ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH

TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA ĐIỆN – ĐIỆN TỬ

BÁO CÁO THÍ NGHIỆM

LAB 03

SYNTHESIS AND STATIC TIMING ANALYSIS (STA)

Môn: Cơ Sở Thiết Kế Vi Mạch

Lớp: L02 – Nhóm 16

MSSV	Họ & Tên	Phân công
2310434	Lâm Chí Dĩnh	Bài Thí nghiệm 2
2313225	Trần Đình Thiên	Bài Thí nghiệm 3 & 4
2313014	Thái Tài	Bài Thí nghiệm 1

GVHD: Thầy Nguyễn Trung Hiếu

Thành phố Hồ Chí Minh, ngày 17 tháng 12 năm 2025

MỤC LỤC

1. THÍ NGHIỆM 1 1
1.1. Chuẩn bị file 1
1.1.1. SDC file 1
1.1.2. TCL file 1
1.1.3. RTL file 2
1.2. 1.2. Kết quả synthesis 3
1.2.1. fast_vdd1v0_basicCells_hvt.lib (ff_1v0_hvt) 3
1.2.2. fast_vdd1v2_basicCells_hvt.lib (ff_1v2_hvt) 9
1.2.3. slow_vdd1v0_basicCells_hvt.lib (ss_1v0_hvt) 14
1.2.4. slow_vdd1v2_basicCells_hvt.lib (ss_1v2_hvt) 19
2. THÍ NGHIỆM 2 25
2.1. Chuẩn bị file 25
2.1.1. SDC file 25
2.1.2. TCL file 25
2.1.3. RTL file 26
2.2. Kết quả synthesis 26
2.2.1. Max delay = 10ns 26
2.2.2. Max delay = 1ns 27
2.2.3. Max delay = 0.5 ns 28
2.2.4. Max delay = 0.2ns 29
2.2.5. Max delay = 0.1 ns 31
2.2.6. Nhận xét hành vi optimize theo timing constraint giảm dần 31
3. THÍ NGHIỆM 3: 33
3.1. Chuẩn bị file: 33

3.1.1. SDC (Set Delay Constraints) file: 33

3.1.2. TCL file: 33

3.1.3. RTL code: 34

3.2. Kết quả Synthesis: 35

3.2.1. Phân tích Worst Path (Path 1) 35

3.2.2. Biểu đồ thời gian (timing diagrams) của 10 Worst Paths 37

3.3. Phân tích các trường hợp ràng buộc thời gian (time constraints) 40

3.3.1. Scenario 1: 40

3.3.2. Scenario 2: 42

3.3.3. Scenario 3: 43

3.3.4. Scenario 4: 45

3.3.5. Scenario 5: 46

4. THÍ NGHIỆM 4 49

4.1. Chuẩn bị file: 49

4.1.1. SDC (Set Delay Constraints) file: 49

4.1.2. TCL file: 49

4.1.3. RTL code: 50

4.2. So sánh công suất tiêu thụ của Experiment 4 và Experiment 3: 51

4.2.1. Công suất tiêu thụ của Experiment 4 51

4.2.2. Công suất tiêu thụ của Experiment 3 52

4.2.3. Nhận xét về công suất tiêu thụ giữa 2 bài thí nghiệm 52

4.3. Kết quả Synthesis và Worst Path 53

4.3.1. Kết quả Synthesis 53

4.3.2. Phân tích Wosrt Path 53

4.3.3. Biểu đồ thời gian (timing diagrams) của 10 Worst Paths 56

DANH MỤC HÌNH ẢNH

Hình 1.1: Kết quả trước khi optimize (ff_1v0_hvt) 3

Hình 1.2: Kết quả sau khi optimize (ff_1v0_hvt) 4

Hình 1.3: Report crtical path (ff_1v0_hvt) 4

Hình 1.4: Kết quả sau khi optimize (ff_1v2_hvt) 9

Hình 1.5: Report crtical path (ff_1v2_hvt) 10

Hình 1.6: Kết quả sau khi optimize (ss_1v0_hvt) 14

Hình 1.7: Report crtical path (ss_1v0_hvt) 15

Hình 1.8: Kết quả sau khi optimize (ss_1v0_hvt)Report của critical path: 20

Hình 1.9: Report crtical path (ss_1v0_hvt) 20

Hình 2.1: Critical path khi max delay = 10ns 27

Hình 2.2: Critical path khi max delay = 1ns 28

Hình 2.3: Critical path khi max delay = 0.5 ns 29

Hình 2.4: Critical path khi max delay = 0.2ns 30

Hình 2.5: Critical path khi max delay = 0.1 ns 31

Hình 3.1: Kết quả Synthesis từ code RTL 35

Hình 3.2: Critical Path trong kết quả Synthesis 35

Hình 3.3: Đường truyền dữ liệu dài nhất của tín hiệu qua các cổng logic 37

Hình 3.4: Critical Path của Scenario 1 41

Hình 3.5: Critical Path của Scenario 2 42

Hình 3.6: Critical Path của Scenario 3 44

Hình 3.7: Critical Path của Scenario 4 45

Hình 3.8: Critical Path của Scenario 5 47

Hình 4.1: Kết quả Synthesis từ code RTL 53

Hình 4.2: Đường đi dài nhất (Critical Path) sau khi Synthesis 54

Hình 4.3: Mô tả đường đi của Path 1 qua các khối 55

DANH MỤC BẢNG

Bảng 3.1: Biểu đồ thời gian của 10 Worst Paths 37

Bảng 3.2: Bảng tổng hợp các kết quả của mọi trường hợp 40

Bảng 4.1: Biểu đồ thời gian của 10 Worst Path 56

1. THÍ NGHIỆM 1

Objective: Perform timing analysis for combinational circuits after synthesis.

Description: In this experiment, we perform static timing analysis (STA) for a combinational design.

1.1. Chuẩn bị file

1.1.1. SDC file

constraints.sdc

```
set_max_delay 0.1 -from [all_inputs] -to [all_outputs]
set_input_delay 0.0 -clock [get_clocks*] [all_inputs]
set_output_delay 0.0 -clock [get_clocks*] [all_outputs]

set timing_report_unconstrained true
```

1.1.2. TCL file

synth.tcl

```
set_db init_lib_search_path {/home/yellow/ee3201_16/LAB3/gpdk045_lib}
set_db init_hdl_search_path
{/home/yellow/ee3201_16/LAB3/Exp1/ff_1v0_hvt/00_src}
read_libs fast_vdd1v0_basicCells_hvt.lib
read_hdl -sv alu.sv #Read HDL file
elaborate
read_sdc constraints.sdc #Read constraints file

set_db syn_generic_effort medium
set_db syn_map_effort medium
set_db syn_opt_effort medium
syn_generic
syn_map
syn_opt
```

```
#Generate reports
report_timing            > 02_reports/timing.rpt
report_timing -nworst 10 > 02_reports/timing_10_path.rpt
report_power             > 02_reports/power.rpt
report_area              > 02_reports/area.rpt
report_qor               > 02_reports/qor.rpt
#Generate netlist and sdf file
write_hdl                > 03_outputs/alu_netlist.sv
write_sdf -timescale ns -nonegchecks -recrem split -edges check_edge -
setuphold split > 03_outputs/delay.sdf
```

Lưu ý: Với mỗi corner library ta sẽ thay đổi tên thư viện và đường dẫn đến file RTL trong 00_src cho phù hợp.

1.1.3. RTL file

alu.sv

```
module alu (
input logic [3:0] A,
input logic [3:0] B,
input logic [1:0] S,
output logic [3:0] Y
);
    always_comb begin
        case (S)
        2'b00: Y=A+B;
        2'b01: Y=A-B;
        2'b10: Y=A&B;
        2'b11: Y=A^B;
        default: Y=4'd0;
        endcase
    end
```

```
endmodule
```

1.2. 1.2. Kết quả synthesis

1.2.1. fast_vdd1v0_basicCells_hvt.lib (ff_1v0_hvt)

a/ Critical path



Hình 1.1: Kết quả trước khi optimize (ff_1v0_hvt)



Hình 1.2: Kết quả sau khi optimize (ff_1v0_hvt)

Report của critical path:

```
Path 1: VIOLATED (-28 ps) Path Delay Check
    Startpoint: (R) A[3]
      Endpoint: (F) Y[3]

                Capture     Launch
  Path Delay:+      100          -
  Drv Adjust:+        0          0
     Arrival:=      100

Required Time:=      100
   Data Path:-       128
       Slack:=       -28

Exceptions/Constraints:
  max_delay             100             constraints.sdc_line_1

#-----------------------------------------------------------------------------------------
# Timing Point    Flags   Arc    Edge    Cell       Fanout Load Trans Delay Arrival Instance
#                                                           (fF)  (ps)  (ps)   (ps)  Location
#-----------------------------------------------------------------------------------------
  A[3]            -       -      R     (arrival)        3  4.9     0     0       0    (-,-)
  fopt8746/Y      -       A->Y   F     CLKINVX8HVT      1  1.4     5     7       7    (-,-)
  g8710__1617/Y   -       A1->Y  R     OAI22X4HVT       6  1.2    26    23      30    (-,-)
  g8694__2398/Y   -       B->Y   F     NOR2XLHVT        1  0.2    10    18      48    (-,-)
  g8688__5115/Y   -       B0->Y  R     AOI21XLHVT       1  0.2    20    20      68    (-,-)
  g8751/Y         -       B->Y   F     NOR2BXLHVT       1  0.2    10    15      83    (-,-)
  g8679__8428/Y   -       A->Y   R     NOR2XLHVT        1  0.2    17    19     101    (-,-)
  g8673__2398/Y   -       D->Y   F     NAND4XLHVT       1  0.0    31    27     128    (-,-)
  Y[3]            <<<     -      F     (port)           -    -     -     0     128    (-,-)
#-----------------------------------------------------------------------------------------
```

Hình 1.3: Report crtical path (ff_1v0_hvt)

- Path type: Delay check
- Startpoint: A[3]
- Endpoint: Y[3]
- Kết quả: VIOLATED (Slack = -28ps)

$$Slack = Required\ Time - Data\ path = 100 - 128 = -28\ ps$$

Phân tích cụ thể ta thấy critical path sẽ đi qua các standard cell cùng với delay như sau:

CLKINVX8HVT (fopt8746 – delay 7ps) → OAI22X4HVT (g8710_1617 – delay 23ps) → NOR2XLHVT (g8694_2398 – delay 18ps) → AOI21XLHVT (g8688_5115 – delay 20ps) → NOR2BXLHVT (g8751 – delay 15ps) → NOR2XLHVT (g8679_8428 – delay 19ps) → NAND4XLHVT (g8673_2398 – delay 27ps)

***Nhận xét*:** So với kết quả khi chưa optimize thì với điều kiện ràng buộc trong file *constraints.sdc* Genus tối ưu được timing của mạch theo hướng thay vì dùng các standard cell lớn (tốn nhiều timing) như OAI, MUX,... thì sẽ sử dụng các cell có timing ngắn hơn. Dù vậy với critical path báo VIOLATED, thiết kế hiện tại vẫn chưa đạt được yêu cầu về mặt timing. Ta có thể thay đỏi constraint (tăng max_delay) hoặc thay đổi thiết kế RTL (*alu.sv*) để thiết kế thỏa được các điều kiện ràng buộc.

b/ Bảng tổng hợp 10 worst path

Lưu ý: Ta đang khảo sát trên mạch tổ hợp, tuy nhiên để phân tích được timing diagrams ta sẽ sử dụng mô hình chuẩn, tức phân tích gồm 2 khối tuần tự và 1 khối tổ hợp ở giữa (coi như các flipflop lý tưởng)

Path	Traversal		Trạng thái
0	clk		
1	A[3] → Y[3]		VIOLATED

2	A[1] → Y[3]		VIOLATED
3	A[0] → Y[3]		VIOLATED
4	A[1] → Y[3]		VIOLATED
5	B[1] → Y[3]		VIOLATED
6	A[1] → Y[3]		VIOLATED
7	A[1] → Y[3]		VIOLATED
8	A[1] → Y[2]		VIOLATED
9	A[3] → Y[3]		VIOLATED
10	A[1] → Y[2]		VIOLATED

Cụ thể ta sẽ có đường đi và delay của 10 worst path như sau:

- **Path 1 (A[3] → Y[3]):**

CLKINVX8HVT (fopt8746 – delay 7ps) → OAI22X4HVT (g8710_1617 – delay 23ps) → NOR2XLHVT (g8694_2398 – delay 18ps) → AOI21XLHVT (g8688_5115 – delay

20ps) → NOR2BXLHVT (g8751 – delay 15ps) → NOR2XLHVT (g8679_8428 – delay 19ps) → NAND4XLHVT (g8673_2398 – delay 27ps)

- **Path 2 (A[1] → Y[3]):**

CLKINVX4HVT (fopt8744 – delay 6ps) → NAND2X2HVT (g8726_6131 – delay 8ps) → NOR2BXLHVT (g8756 – delay 26ps) → OAI21XLHVT (g8693_9315 – delay 26ps) → NAND2XLHVT (g8681_1617 – delay 18ps) → NAND3BXLHVT (g8755 – delay 23ps) → NAND4XLHVT (g8673_2398 – delay 20ps)

- **Path 3 (A[0] → Y[3]):**

INVX3HVT (fopt8743 – delay 7ps) → NAND2X2HVT (g8719_1705 – delay 18ps) → OAI21XLHVT (g8693_9315 – delay 30ps) → NAND2XLHVT (g8681_1617 – delay 24ps) → NAND3BXLHVT (g8755 – delay 15ps) → NAND4XLHVT (g8673_2398 – delay 34ps)

- **Path 4 (A[1] → Y[3])**

CLKINVX4HVT (fopt8744 – delay 6ps) → NAND2X2HVT (g8726_6131 – delay 13ps) → NOR2BXLHVT (g8756 – delay 22ps) → OAI21XLHVT (g8693_9315 – delay 13ps) → NAND2XLHVT (g8681_1617 – delay 24ps) → NAND3BXLHVT (g8755 – delay 15ps) → NAND4XLHVT (g8673_2398 – delay 34ps)

- **Path 5 (B[1] → Y[3]):**

NOR2X2HVT (g8715_1881 – delay 16ps) → OAI21X2HVT (g8699_5526 – delay 25ps) → NAND3BXLHVT (g2 – delay 18ps) → OAI21XLHVT (g8682_2802 – delay 22ps) → NOR2XLHVT (g8679_8428 – delay 20ps) → NAND4XLHVT (g8673_2398 – delay 27ps)

- **Path 6 (A[1] →Y[3]):**

CLKINVX4HVT (fopt8744 – delay 6ps) → NAND2X2HVT (g8726_6131 – delay 8ps) → NOR2BXLHVT (g8756 – delay 26ps) → OAI21XLHVT (g8693_9315 – delay

26ps) → NAND4XLHVT (g8684_5526 – delay 20ps) → NAND4XLHVT (g8673_2398 – delay 40ps)

- **Path 7 (A[1] →Y[3]):**

INVXLHVT (fopt8745 – delay 7ps) → NOR2X1HVT (g8728_2802 – delay 23ps) → OAI21XLHVT (g8693_9315 – delay 35ps) → NAND2XLHVT (g8681_1617 – delay 18ps) → NAND3BXLHVT (g8755 – delay 23ps) → NAND4XLHVT (g8673_2398 – delay 20ps)

- **Path 8 (A[1] →Y[2]):**

CLKINVX4HVT (fopt8744 – delay 6ps) → NAND2X2HVT (g8726_6131 – delay 13ps) → BUFX2HVT (fopt8749 – delay 30ps) → AOI21X1HVT (g8689_7410 – delay 21ps) → AOI31XLHVT (g8676_5122 – delay 36ps) → NAND2XLHVT (g8672_5107 – delay 19ps)

- **Path 9 (A[3] →Y[3]):**

CLKINVX8HVT (fopt8746 – delay 8ps) → OAI22X4HVT (g8710_1617 – delay 28ps) NAND3BXLHVT (g2 – delay 42ps) → OAI21XLHVT (g8682_2802 – delay 19ps) → NOR2XLHVT (g8679_8428 – delay 17ps) → NAND4XLHVT (g8673_2398 – delay 11ps)

- **Path 10 (A[1] → Y[2]):**

CLKINVX4HVT (fopt8744 – delay 6ps) → NAND2X2HVT (g8726_6131 – delay 13ps) → BUFX2HVT (fopt8749 – delay 30ps) → AOI21X1HVT (g8689_7410 – delay 21ps) → NOR3XLHVT (g8677_7098 – delay 17ps) → NOR2XLHVT (g8674_6260 – delay 20ps) → NAND2XLHVT (g8672_5107 – delay 18ps)

Nhận xét:

- Thiết kế không đạt yêu cầu về thời gian (VIOLATED).

- Slack tệ nhất là -28ps.

- Nguyên nhân gây ra sự trễ về mặt timing của thiết kế có thể do thiết kế sử dụng nhiều cell nối tiếp nhau, đặc biệt là các cell phức tạp như OAI, AOI, NAND4,... giúp giảm diện tích nhưng lại tăng propagation delay lên. Hoặc cũng có thể do thư viện đang khảo sát là High Voltage Threshold có dòng rò thấp nhưng lại có tốc độ chuyển mạch lâu dẫn đến làm tăng timing của thiết kế.

1.2.2. fast_vdd1v2_basicCells_hvt.lib (ff_1v2_hvt)

a/ Critical path



Hình 1.4: Kết quả sau khi optimize (ff_1v2_hvt)

Report của critical path:

```
Path 1: MET (0 ps) Path Delay Check
  Startpoint: (F) A[3]
    Endpoint: (R) Y[3]

                Capture    Launch
   Path Delay:+     100         -
   Drv Adjust:+       0         0
     Arrival:=      100

 Required Time:=      100
    Data Path:-       100
       Slack:=          0

Exceptions/Constraints:
  max_delay            100            constraints.sdc_line_1

#-------------------------------------------------------------------------------
# Timing Point   Flags   Arc    Edge    Cell       Fanout Load Trans Delay Arrival Instance
#                                                    (fF)  (ps)  (ps)   (ps)  Location
#-------------------------------------------------------------------------------
  A[3]           -       -      F     (arrival)        5  3.5     0     0       0    (-,-)
  g8873/Y        -       A->Y   R     INVX3HVT         1  1.7     6     7       7    (-,-)
  g8849__3680/Y  -       A1->Y  F     OAI22X4HVT       4  1.8    22    22      29    (-,-)
  g8837/Y        -       A->Y   R     INVX2HVT         4  1.4    11    12      41    (-,-)
  g8822__2802/Y  -       C->Y   F     NAND4XLHVT       1  0.2    29    26      68    (-,-)
  g8816__8428/Y  -       B->Y   R     NAND2XLHVT       1  0.3    14    16      84    (-,-)
  g8812__2398/Y  -       AN->Y  R     NAND3BXLHVT      1  0.0     9    16     100    (-,-)
  Y[3]           <<<     -      R     (port)           -    -     -     0     100    (-,-)
#-------------------------------------------------------------------------------
```

Hình 1.5: Report crtical path (ff_1v2_hvt)

- Path type: Delay check
- Startpoint: A[3]
- Endpoint: Y[3]
- Kết quả: MET (Slack = 0)

$$Slack = Required\ Time - Data\ path = 100 - 100 = 0$$

Phân tích cụ thể ta thấy critical path sẽ đi qua các standard cell cùng với delay như sau:

INVX3HVT (g8873 – delay 7ps) → OAI22X4HVT (g8849_3680 – delay 22ps) → INVX2HVT (g8837 – delay 12ps) → NAND4XLHVT (g8822_2802 – delay 26ps) → NAND2XLHVT (g8816_8428 – delay 16ps) → NAND3BXLHVT (g8812_2398 – delay 16ps)

***Nhận xét*:** So với kết quả khi chưa optimize thì với điều kiện ràng buộc trong file *constraints.sdc* Genus tối ưu được timing của mạch theo hướng thay vì dùng các standard cell lớn (tốn nhiều timing) như OAI, AOI,... thì sẽ sử dụng các cell có timing ngắn hơn. Qua đó cho thấy thiết kế MET được ràng buộc về mặt thời gian.

b/ Bảng tổng hợp 10 worst path

Lưu ý: Ta đang khảo sát trên mạch tổ hợp, tuy nhiên để phân tích được timing diagrams ta sẽ sử dụng mô hình chuẩn, tức phân tích gồm 2 khối tuần tự và 1 khối tổ hợp ở giữa (coi như các flipflop lý tưởng)

Path	Traversal	0 — 100 ps	Trạng thái
0	clk		
1	A[3] → Y[3]		MET
2	A[0] → Y[3]		MET
3	A[1] → Y[3]		MET
4	B[0] → Y[3]		MET
5	A[3] → Y[3]		MET
6	B[2] → Y[2]		MET
7	S[0] → Y[3]		MET
8	B[3] → Y[3]		MET
9	B[1] → Y[3]		MET

10	A[0] → Y[3]		MET

Cụ thể ta sẽ có đường đi và delay của 10 worst path như sau:

- **Path 1 (A[3] → Y[3]):**

INVX3HVT (g8873 – delay 7ps) → OAI22X4HVT (g8849_3680 – delay 22ps) → INVX2HVT (g8837 – delay 12ps) → NAND4XLHVT (g8822_2802 – delay 26ps) → NAND2XLHVT (g8816_8428 – delay 16ps) → NAND3BXLHVT (g8812_2398 – delay 16ps)

- **Path 2 (A[0] → Y[3]):**

INVX1HVT (g8874 – delay 6ps) → NAND2X1HVT (g8856_2802 – delay 19ps) → AOI21X2HVT (g8828_1666 – delay 19ps) → NAND4XLHVT (g8822_2802 – delay 23ps) → NAND2XLHVT (g8816_8428 – delay 16ps) → NAND3BXLHVT (g8812_2398 – delay 16ps)

- **Path 3 (A[1] → Y[3]):**

INVX1HVT (g8871 – delay 7ps) → NAND2X1HVT (g8864_1705 – delay 16ps) → AOI21X2HVT (g8828_1666 – delay 20ps) → NAND4XLHVT (g8822_2802 – delay 23ps) → NAND2XLHVT (g8816_8428 – delay 16ps) → NAND3BXLHVT (g8812_2398 – delay 16ps)

- **Path 4 (B[0] → Y[3]):**

NAND2X4HVT (g8867_6161 – delay 13ps) → OAI21X2HVT (g8839_6783 – delay 20ps) → NAND4BXLHVT (g8877 – delay 30ps) → OAI21XLHVT (g8819_3680 – delay 15ps) → AOI21XLHVT (g8815_6260 – delay 11ps) → NAND3BXLHVT (g8812_2398 – delay 10ps)

- **Path 5 (A[3] → Y[3]):**

INVX3HVT (g8873 – delay 7ps) → OAI22X4HVT (g8849_3680 – delay 22ps) → INVX2HVT (g8837 – delay 12ps) → NAND4BXLHVT (g8877 – delay 21ps) →

OAI21XLHVT (g8819_3680 – delay 15ps) → AOI21XLHVT (g8815_6260 – delay 11ps) → NAND3BXLHVT (g8812_2398 – delay 10ps)

- **Path 6 (B[2] →Y[2]):**

NAND2X2HVT (g8866_9945 – delay 13ps) → NOR2BX1HVT (g2 – delay 21ps) → OAI2BB1X1HVT (g8836_6131 – delay 22ps) → AOI21X1HVT (g8827_1617 – delay 17ps) → OAI211X1HVT (g8813_5107 – delay 25ps)

- **Path 7 (S[0] →Y[3]):**

INVX1HVT (g8876 – delay 5ps) → NOR2X1HVT (g8869_8246 – delay 21ps) → INVX1HVT (g8861 – delay 16ps) → NOR4X1HVT (g8823_1705 – delay 31ps) → NOR2XLHVT (g8818_4319 – delay 15ps) → NAND3BXLHVT (g8812_2398 – delay 10ps)

- **Path 8 (B[3] →Y[3]):**

INVX2HVT (g8872 – delay 8ps) → OAI22X4HVT (g8849_3680 – delay 18ps) → INVX2HVT (g8837 – delay 12ps) → NAND4XLHVT (g8822_2802 – delay 26ps) → NAND2XLHVT (g8816_8428 – delay 16ps) → NAND3BXLHVT (g8812_2398 – delay 16ps)

- **Path 9 (B[1] →Y[3]):**

NAND2X1HVT (g8854_7482 – delay 17ps) → OAI21X2HVT (g8839_6783 – delay 13ps) → NAND4BXLHVT (g8877 – delay 30ps) → OAI21XLHVT (g8819_3680 – delay 15ps) → AOI21XLHVT (g8815_6260 – delay 11ps) → NAND3BXLHVT (g8812_2398 – delay 10ps)

- **Path 10 (A[0] → Y[3]):**

NAND2X4HVT (g8867_6161 – delay 11ps) → OAI21X2HVT (g8839_6783 – delay 20ps) → NAND4BXLHVT (g8877 – delay 30ps) → OAI21XLHVT (g8819_3680 – delay 15ps) → AOI21XLHVT (g8815_6260 – delay 11ps) → NAND3BXLHVT (g8812_2398 – delay 10ps)

Nhận xét:

- Thiết kế đạt yêu cầu về thời gian (MET).

- Slack tệ nhất là 0ps.

- Điện áp VDD cấp vào cao hơn có thể là lí do giúp mạch chuyển trạng thái nhanh hơn, từ đó đáp ứng được timing tốt hơn.

1.2.3. slow_vdd1v0_basicCells_hvt.lib (ss_1v0_hvt)

a/ Critical path



Hình 1.6: Kết quả sau khi optimize (ss_1v0_hvt)

Report của critical path:

```
Path 1: VIOLATED (-488 ps) Path Delay Check
    Startpoint: (F) B[1]
      Endpoint: (R) Y[3]

                Capture    Launch
  Path Delay:+     100         -
  Drv Adjust:+       0         0
     Arrival:=     100

 Required Time:=     100
   Data Path:-       588
       Slack:=    -488

Exceptions/Constraints:
  max_delay            100            constraints.sdc_line_1

#-------------------------------------------------------------------------------------------
#  Timing Point    Flags   Arc   Edge    Cell     Fanout Load Trans Delay Arrival Instance
#                                                   (fF)  (ps)  (ps)   (ps)  Location
#-------------------------------------------------------------------------------------------
  B[1]            -       -     F     (arrival)       5  3.3     0     0       0    (-,-)
  g10562__1666_0/Y -      A->Y  R     NAND2X2HVT      1  0.2    21    19      19    (-,-)
  g10629/Y        -       AN->Y R     NOR2BX2HVT      1  1.3    79   169     188    (-,-)
  g10537__7098/Y  -       A2->Y F     OAI31X4HVT      2  0.6   113   138     325    (-,-)
  g10528__1617/Y  -       B->Y  R     NOR2X1HVT       1  0.3    60   106     431    (-,-)
  g10525__4319/Y  -       B0->Y F     AOI21X1HVT      1  0.2   102    68     499    (-,-)
  g10515__2398/Y  -       A->Y  R     NAND2XLHVT      1  0.0    34    89     588    (-,-)
  Y[3]            <<<     -     R     (port)          -    -     -     0     588    (-,-)
#-------------------------------------------------------------------------------------------
```

Hình 1.7: Report crtical path (ss_1v0_hvt)

- Path type: Delay check
- Startpoint: B[1]
- Endpoint: Y[3]
- Kết quả: VIOLATED (Slack = -488ps)

$$Slack = Required\ Time - Data\ path = 100 - 588 = -488ps$$

Phân tích cụ thể ta thấy critical path sẽ đi qua các standard cell cùng với delay như sau:

NAND2X2HVT (g10562_1666_0 – delay 19ps) → NOR2BX2HVT (g10629 – delay 169ps) → OAI31X4HVT (g10537_7098 – delay 138ps) → NOR2X1HVT (g10528_1617 – delay 106ps) → AOI21X1HVT (g10525_4319 – delay 68ps) → NAND2XLHVT (g10515_2398 – delay 89ps)

***Nhận xét*:** Tương tự corner fast_vdd1v0_basicCells_hvt.lib

b/ Bảng tổng hợp 10 worst path

Lưu ý: Ta đang khảo sát trên mạch tổ hợp, tuy nhiên để phân tích được timing diagrams ta sẽ sử dụng mô hình chuẩn, tức phân tích gồm 2 khối tuần tự và 1 khối tổ hợp ở giữa (coi như các flipflop lý tưởng)

Path	Traversal	0 — 100 ps	Trạng thái
0	clk		
1	B[1] → Y[3]		VIOLATED
2	A[3] → Y[3]		VIOLATED
3	A[3] → Y[3]		VIOLATED
4	B[1] → Y[3]		VIOLATED
5	B[0] → Y[3]		VIOLATED
6	B[0] → Y[3]		VIOLATED
7	A[3] → Y[3]		VIOLATED
8	B[1] → Y[3]		VIOLATED

9 A[1] → Y[3]



VIOLATED

10 B[1] → Y[3]



VIOLATED

Cụ thể ta sẽ có đường đi và delay của 10 worst path như sau:

- **Path 1 (B[1] → Y[3]):**

NAND2X2HVT (g10562_1666_0 – delay 19ps) → NOR2BX2HVT (g10629 – delay 169ps) → OAI31X4HVT (g10537_7098 – delay 138ps) → NOR2X1HVT (g10528_1617 – delay 106ps) → AOI21X1HVT (g10525_4319 – delay 68ps) → NAND2XLHVT (g10515_2398 – delay 89ps)

- **Path 2 (A[3] → Y[3]):**

INVX3HVT (fopt10618 – delay 12ps) → MX2XLHVT (g10556_0_6417 – delay 222ps) → NAND2X1HVT (g10536_5477 – delay 93ps) → NOR2X1HVT (g10528_1617 – delay 104ps) → AOI21X1HVT (g10525_4319 – delay 68ps) → NAND2XLHVT (g10515_2398 – delay 89ps)

- **Path 3 (A[3] → Y[3]):**

INVX3HVT (fopt10618 – delay 12ps) → MX2XLHVT (g10556_0_6417 – delay 222ps) → NAND2XLHVT (g10539_6417 – delay 100ps) → AOI2BB1XLHVT (g10522_6783 – delay 118ps) → NOR3BX1HVT (g10518_5107 – delay 77ps) → NAND2XLHVT (g10515_2398 – delay 59ps)

- **Path 4 (B[1] → Y[3]):**

CLKINVX4HVT (fopt10607 – delay 14ps) → NOR2X2HVT (g10575_1881 – delay 38ps) → OR2XLHVT (g10552_2398 – delay 136ps) → NOR2X1HVT (g10533_1881

– delay 80ps) → NOR3XLHVT (g10523_2802 – delay 85ps) → NOR3BX1HVT (g10518_5107 – delay 128ps) → NAND2XLHVT (g10515_2398 – delay 106ps)

- **Path 5 (B[0] → Y[3]):**

NAND2X6HVT (g10577_6161 – delay 79ps) → INVX2HVT (fopt10589 – delay 69ps) → NOR2BX2HVT (g10629 – delay 61ps) → OAI31X4HVT (g10537_7098 – delay 104ps) → NOR2X1HVT (g10528_1617 – delay 94ps) → AOI21X1HVT (g10525_4319 – delay 75ps) → NAND2XLHVT (g10515_2398 – delay 106ps)

- **Path 6 (B[0] → Y[3]):**

CLKINVX8HVT (fopt10606 – delay 24ps) → NOR2X6HVT (g10576_5122 – delay 52ps) → INVX2HVT (fopt1 – delay 55ps) → NOR2X1HVT (g10540_7410 – delay 57ps) NOR2X1HVT (g10533_1881 – delay 68ps) → AOI2BB1XLHVT (g10522_6783 – delay 132ps) → NOR3BX1HVT (g10518_5107 – delay 93ps) → NAND2XLHVT (g10515_2398 – delay 106ps)

- **Path 7 (A[3] → Y[3]):**

INVX1HVT (fopt10621 – delay 13ps) → MX2XLHVT (g10586_10605 – delay 219ps) → AOI32X1HVT (g10532_6161 – delay 90ps) → NOR3BX1HVT (g10518_5107 – delay 205ps) → NAND2XLHVT (g10515_2398 – delay 59ps)

- **Path 8 (B[1] → Y[3]):**

NAND2X2HVT (g10562_1666_0 – delay 68ps) → NOR2BX2HVT (g10629 – delay 138ps) → OAI31X4HVT (g10537_7098 – delay 104ps) → NOR2X1HVT (g10528_1617 – delay 94ps) → AOI21X1HVT (g10525_4319 – delay 75ps) → NAND2XLHVT (g10515_2398 – delay 106ps)

- **Path 9 (A[1] → Y[3]):**

NAND2X2HVT (g10562_1666_0 – delay 15ps) → NOR2BX2HVT (g10629 – delay 169ps) → OAI31X4HVT (g10537_7098 – delay 138ps) → NOR2X1HVT

(g10528_1617 – delay 106ps) → AOI21X1HVT (g10525_4319 – delay 68ps) → NAND2XLHVT (g10515_2398 – delay 89ps)

- **Path 10 (B[1] → Y[3]):**

CLKINVX4HVT (fopt10607 – delay 20ps) → NOR2X2HVT (g10575_1881 – delay 52ps) → OR2XLHVT (g10552_2398 – delay 119ps) → NOR2X1HVT (g10533_1881 – delay 61ps) → AOI2BB1XLHVT (g10522_6783 – delay 132ps) → NOR3BX1HVT (g10518_5107 – delay 93ps) → NAND2XLHVT (g10515_2398 – delay 106ps)

Nhận xét:

- Thiết kế không đặt yêu cầu về thời gian (VIOLATED).

- Slack âm rất lớn (-488ps) vì Data path lớn (588ps).

- Thiết kế sử dụng nhiều cell phức tạp như MX2XLHVT, AOI2BB1XLHVT, OAI31X4HVT gây ra hiện tượng trễ timing.

1.2.4. slow_vdd1v2_basicCells_hvt.lib (ss_1v2_hvt)

a/ Critical path



*Hình 1.8: Kết quả sau khi optimize (ss_1v0_hvt)*Report của critical path:

```
Path 1: VIOLATED (-145 ps) Path Delay Check
    Startpoint: (R) B[1]
      Endpoint: (R) Y[3]

                  Capture    Launch
     Path Delay:+     100         -
     Drv Adjust:+       0         0
       Arrival:=      100

  Required Time:=     100
       Data Path:-    245
           Slack:=   -145

Exceptions/Constraints:
  max_delay            100             constraints.sdc_line_1

#-----------------------------------------------------------------------------------------
# Timing Point    Flags   Arc   Edge    Cell      Fanout Load Trans Delay Arrival Instance
#                                                         (fF)  (ps)  (ps)   (ps)  Location
#-----------------------------------------------------------------------------------------
  B[1]            -       -     R     (arrival)       4  8.4     0     0       0   (-,-)
  g12588__9315/Y  -       A->Y  F     NAND2X8HVT      3  2.3    40    39      39   (-,-)
  g12561__3680/Y  -       B->Y  R     NAND2X4HVT      1  1.5    21    28      68   (-,-)
  g12546__7482/Y  -       A1->Y F     AOI21X4HVT      2  1.4    53    55     123   (-,-)
  g12540__1705/Y  -       B->Y  R     NOR2X2HVT       1  0.8    33    44     167   (-,-)
  g12537__8428/Y  -       B0->Y F     AOI31X2HVT      1  0.2    68    28     196   (-,-)
  g12528__2398/Y  -       B->Y  R     NAND3XLHVT      1  0.0    23    49     245   (-,-)
  Y[3]            <<<     -     R     (port)          -    -     -     0     245   (-,-)
#-----------------------------------------------------------------------------------------
```

Hình 1.9: Report crtical path (ss_1v0_hvt)

- Path type: Delay check
- Startpoint: B[1]
- Endpoint: Y[3]

- Kết quả: VIOLATED (Slack = -145ps)

$$Slack = Required\ Time - Data\ path = 100 - 245 = -145ps$$

Phân tích cụ thể ta thấy critical path sẽ đi qua các standard cell cùng với delay như sau:

NAND2X8HVT (g12588_9315 – delay 39ps) → NAND2X4HVT (g12561_3680 – delay 28ps) → AOI21X4HVT (g12546_7482 – delay 55ps) → NOR2X2HVT (g12540_1705 – delay 44ps) → AOI31X2HVT (g12537_8428 – delay 28ps) → NAND3XLHVT (g12528_2398 – delay 49ps)

***Nhận xét*:** Tương tự slow_vdd1v0_basicCells_hvt.lib

b/ Bảng tổng hợp 10 worst path

Lưu ý: Ta đang khảo sát trên mạch tổ hợp, tuy nhiên để phân tích được timing diagrams ta sẽ sử dụng mô hình chuẩn, tức phân tích gồm 2 khối tuần tự và 1 khối tổ hợp ở giữa (coi như các flipflop lý tưởng)

Path	Traversal	0 — 100 ps	Trạng thái
0	clk		
1	B[1] → Y[3]		VIOLATED
2	B[1] → Y[3]		VIOLATED
3	B[0] → Y[3]		VIOLATED

4	B[3] → Y[3]		VIOLATED
5	A[3] → Y[3]		VIOLATED
6	B[0] → Y[3]		VIOLATED
7	B[1] → Y[3]		VIOLATED
8	B[1] → Y[3]		VIOLATED
9	B[2] → Y[2]		VIOLATED
10	B[2] → Y[3]		VIOLATED

Cụ thể ta sẽ có đường đi và delay của 10 worst path như sau:

- **Path 1 (B[1] → Y[3]):**

NAND2X8HVT (g12588_9315 – delay 39ps) → NAND2X4HVT (g12561_3680 – delay 28ps) → AOI21X4HVT (g12546_7482 – delay 55ps) → NOR2X2HVT (g12540_1705 – delay 44ps) → AOI31X2HVT (g12537_8428 – delay 28ps) → NAND3XLHVT (g12528_2398 – delay 49ps)

Path 2 (B[1] → Y[3]):

NOR2X8HVT (g12575_2346 – delay 20ps) → NOR2X4HVT (g12559_1617 – delay 36ps) → AOI21X4HVT (g12546_7482 – delay 67ps) → NOR2X2HVT (g12540_1705 – delay 44ps) → AOI31X2HVT (g12537_8428 – delay 28ps) → NAND3XLHVT (g12528_2398 – delay 49ps)

Path 3 (B[0] Y[3]):

NAND2X8HVT (g12608_0_5477 – delay 14ps) → NAND2X4HVT (g12561_3680 – delay 45ps) AOI21X4HVT (g12546_7482 – delay 47ps) → NOR2X2HVT (g12540_1705 – delay 32ps) → AOI31X2HVT (g12537_8428 – delay 36ps) → NAND3XLHVT (g12528_2398 – delay 70ps)

Path 4 (B[3] Y[3]):

INVX2HVT (g12598 – delay 16ps) → NOR2X4HVT (g12574_1705 – delay 33ps) → NOR2X4HVT (g12569_12615 – delay 32ps) → INVX1HVT (fopt12614 – delay 25ps) → AOI31X2HVT (g12537_8428 – delay 88ps) → NAND3XLHVT (g12528_2398 – delay 49ps)

Path 5 (A[3] Y[3]):

CLKINVX4HVT (g12593 – delay 13ps) → NOR2X4HVT (g12585_5122 – delay 31ps) → NOR2X4HVT (g12569_12615 – delay 37ps) → INVX1HVT (fopt12614 – delay 25ps) → AOI31X2HVT (g12537_8428 – delay 88ps) → NAND3XLHVT (g12528_2398 – delay 49ps)

Path 6 (B[0] Y[3]):

CLKINVX8HVT (fopt12610 – delay 14ps) → NOR2X6HVT (g12579_7482 – delay 26ps) → INVX3HVT (fopt2 – delay 25ps) → OAI21X2HVT (g12544_4733 – delay 36ps) → INVX1HVT (g12542 – delay 32ps) → OAI21X1HVT (g12535_5526 – delay 34ps) → NAND3XLHVT (g12528_2398 – delay 78ps)

Path 7 (B[1] Y[3]):

NAND2X8HVT (g12588_9315 – delay 39ps) → NAND2X4HVT (g12561_3680 – delay 28ps) → AOI21X4HVT (g12546_7482 – delay 55ps) → AOI31X2HVT (g12537_8428 – delay 50ps) → NAND3XLHVT (g12528_2398 – delay 70ps)

Path 8 (B[1] Y[3]):

NOR2X8HVT (g12575_2346 – delay 20ps) → NOR2X4HVT (g12559_1617 – delay 36ps) → AOI21X4HVT (g12546_7482 – delay 67ps) → AOI31X2HVT (g12537_8428 – delay 50ps) → NAND3XLHVT (g12528_2398 – delay 70ps)

Path 9 (B[2] Y[2]):

NAND2X4HVT (g12586_2883 – delay 36ps) → OAI21X2HVT (g12555_7410 – delay 50ps) → OAI31X2HVT (g12538_2802 – delay 66ps) → OAI21X1HVT (g12531_6260 – delay 50ps) → NAND2XLHVT (g12529_5107 – delay 40ps)

Path 10 (B[2] Y[3]):

INVX2HVT (g12594 – delay 10ps) → NOR2X2HVT (g12573_2802 – delay 21ps) → NOR2X2HVT (g12566_2398 – delay 37ps) → OAI21X2HVT (g12544_4733 – delay 56ps) → INVX1HVT (g12542 – delay 34ps) → OAI21X1HVT (g12535_5526 – delay 46ps) → NAND3XLHVT (g12528_2398 – delay 39ps)

Nhận xét:

- Thiết kế không đạt yêu cầu về thời gian (VIOLATED).

- Slack âm rất lớn (-145ps) do Data path lớn (245ps).

- Các đường từ B đến Y chiếm đa số trong 10 path tệ nhất.

- Mạch dùng nhiều cell có kích thước lớn như NAND2X8HVT, AOI21X4HVT khiến cho tổng thời gian delay tăng rất nhiều.

2. THÍ NGHIỆM 2

Objective: Perform timing analysis for combinational circuits after synthesis.

Description: In this experiment, we investigate how the Genus tool optimizes a combinational circuit after synthesis according to the timing constraints specified in the SDC file.

2.1. Chuẩn bị file

2.1.1. SDC file

constraints.sdc

```
set_max_delay 10 -from [all_inputs] -to [all_outputs]
set_input_delay 0.0 -clock [get_clocks *] [all_inputs]
set_output_delay 0.0 -clock [get_clocks *] [all_outputs]
set timing_report_unconstrained true
```

2.1.2. TCL file

```
set_db init_lib_search_path {/home/yellow/ee3201_16/LAB3/gpdk045_lib}
set_db init_hdl_search_path {/home/yellow/ee3201_16/LAB3/Exp2/00_src}
read_libs slow_vdd1v2_basicCells_hvt.lib
read_hdl -sv alu.sv
elaborate
read_sdc constraints.sdc
set_db syn_generic_effort medium
set_db syn_map_effort medium
set_db syn_opt_effort medium
syn_generic
syn_map
syn_opt
report_timing > 02_reports/timing.rpt
report_timing -nworst 10 >02_reports/timing_10_path.rpt
report_power > 02_reports/power.rpt
```

```
report_area > 02_reports/area.rpt
report_qor > 02_reports/qor.rpt
write_hdl > 03_outputs/alu_netlist.sv
write_sdf -timescale ns -nonegchecks -recrem split -edges check_edge -
setuphold split > 03_outputs/delay.sdf
```

2.1.3. RTL file

alu.sv

```
module alu (
    input logic [3:0] A,
    input logic [3:0] B,
    input logic [1:0] S,
    output logic [3:0] Y);
 always_comb begin
    case (S)
        2'b00: Y=A+B;
        2'b01: Y=A-B;
        2'b10: Y=A&B;
        2'b11: Y=A^B;
        default: Y=4'd0;
     endcase
 end
endmodule
```

2.2. Kết quả synthesis

2.2.1. Max delay = 10ns



Hình 2.1: Critical path khi max delay = 10ns

Worst slack: 9438ps (**MET**), Startpoint → Endpoint: S[0] → Y[3]. Tổng delay 562 ps. Đường đi qua chuỗi logic cơ bản: INV → MUX → ADD → ADD → XNOR → OAI.

2.2.2. Max delay = 1ns



Hình 2.2: Critical path khi max delay = 1ns

Worst slack: 438ps (**MET**), Startpoint → Endpoint: S[0] → Y[3]. Tổng delay 562 ps. Cấu trúc đường dẫn gần như không đổi so với case 10ns.

2.2.3. Max delay = 0.5 ns



Hình 2.3: Critical path khi max delay = 0.5 ns

Worst slack: 72 ps (**MET**), Startpoint → Endpoint: B[0] → Y[3], Tổng delay 428 ps. Đường dẫn thay đổi hoàn toàn, sử dụng logic phức hợp: NAND2 → OAI21 → OAI21 → NAND2B → OAI22.

2.2.4. Max delay = 0.2ns



Hình 2.4: Critical path khi max delay = 0.2ns

Worst slack: -45 ps (**VIOLATED**), Startpoint → Endpoint: B[1] → Y[3]. Tổng delay 245 ps. Đường dẫn đi qua các cell công suất lớn: NAND2X8HVT → NAND2X4HVT → AOI21X4HVT → NOR2X2HVT → AOI31X2HVT → NAND3XLHVT.

2.2.5. Max delay = 0.1 ns



Hình 2.5: Critical path khi max delay = 0.1 ns

Worst slack: -145 ps (**VIOLATED**). Startpoint → Endpoint: B[1] → Y[3]. Tổng delay 245 ps. Đường dẫn đi qua các cell công suất lớn: NAND2X8HVT → NAND2X4HVT → AOI21X4HVT → NOR2X2HVT → AOI31X2HVT → NAND3XLHVT

2.2.6. Nhận xét hành vi optimize theo timing constraint giảm dần

Max Delay (ns)	Worst Slack (ps)	Actual Path Delay (ps)	Timing Status	Cell Count
10	+9438	562	MET	25
1	+438	562	MET	25

0.5	+72	428	MET	45
0.2	- 45	245	VIOLATED	78
0.1	- 145	245	VIOLATED	77

Qua quá trình khảo sát từ 10ns xuống 0.1ns, ta thấy chiến lược tối ưu hóa của công cụ Synthesis thay đổi linh hoạt theo 3 giai đoạn rõ rệt:

Giai đoạn 10ns - 1ns: Ưu tiên Diện tích. Khi ràng buộc thời gian còn lỏng lẻo, tool ưu tiên giữ nguyên cấu trúc bộ cộng chuẩn (ADDFX1) và sử dụng các cell có kích thước nhỏ nhất (X1) để tiết kiệm diện tích và công suất tiêu thụ.

Giai đoạn 0.5ns: Tối ưu Kiến trúc. Khi ràng buộc bắt đầu chặt hơn tool chuyển sang chiến thuật tái cấu trúc logic. Nó phá vỡ các khối cộng chuẩn, thay thế bằng các cổng logic phức hợp (OAI, AOI) để giảm độ sâu logic, giúp tín hiệu đi nhanh hơn mà chưa cần tăng kích thước cell.

Giai đoạn 0.2ns - 0.1ns: Tăng kích thước Cell Chạm ngưỡng. Khi yêu cầu vượt quá giới hạn kiến trúc, tool buộc phải dùng đến giải pháp cuối cùng là tăng kích thước cell lên cực đại (X4, X8) để tăng khả năng lái. Tuy nhiên, do trễ nội tại của công nghệ 45nm là giới hạn vật lý không thể vượt qua, mạch rơi vào trạng thái Violated và delay bão hòa ở mức ~245ps bất chấp mọi nỗ lực tối ưu.

3. THÍ NGHIỆM 3:

Objective: Perform timing analysis for sequential circuits after synthesis.

Description: In this experiment, we perform static timing analysis (STA) for a sequential design.

Thư viện sử dụng: *slow_vdd1v2_basicCells_hvt.lib*

3.1. Chuẩn bị file:

3.1.1. SDC (Set Delay Constraints) file:

constraints.sdc

```
create_clock -name clk -period 1.0 [get_ports clk]
set_input_delay 0.2 -clock [get_clocks *] [all_inputs]
set_output_delay 0.3 -clock [get_clocks *] [all_outputs]
set_max_delay 0.5 -from [all_inputs] -to [all_outputs]
set timing_report_unconstrained true
```

3.1.2. TCL file:

synth.tcl

```
set_db init_lib_search_path {/home/yellow/ee3201_16/LAB3/gpdk045_lib}
set_db init_hdl_search_path {/home/yellow/ee3201_16/LAB3/Exp3/00_src}

read_libs slow_vdd1v2_basicCells_hvt.lib

read_hdl -sv alu.sv
elaborate

read_sdc constraints.sdc

set_db syn_generic_effort medium
set_db syn_map_effort medium
set_db syn_opt_effort medium

syn_generic
syn_map
syn_opt

report_timing            > 02_reports/timing.rpt
```

```
report_timing -nworst 10 > 02_reports/all_paths.rpt
report_power             > 02_reports/power.rpt
report_area              > 02_reports/area.rpt
report_qor               > 02_reports/qor.rpt

write_hdl                > 03_outputs/alu_netlist.sv
write_sdf -timescale ns -nonegchecks -recrem split -edges check_edge -
setuphold split > 03_outputs/delay.sdf
```

3.1.3. RTL code:

Alu.sv

```
module alu (
    input  logic [3:0] A,
    input  logic [3:0] B,
    input  logic [1:0] S,
    input  logic       clk,
    output logic [3:0] Y
    );

    always_ff @ (posedge clk) begin
        case (S)
            2'b00: Y=A+B;
            2'b01: Y=A-B;
            2'b10: Y=A&B;
            2'b11: Y=A^B;
            default: Y=4'd0;
        endcase
    end
endmodule
```

3.2. Kết quả Synthesis:



Hình 3.1: Kết quả Synthesis từ code RTL

3.2.1. Phân tích Worst Path (Path 1)



Hình 3.2: Critical Path trong kết quả Synthesis

Worst path trong file all_paths.rpt:

```
============================================================
  Generated by:           Genus(TM) Synthesis Solution 21.19-s055_1
  Generated on:           Dec 14 2025  09:09:08 pm
  Module:                 alu
  Operating conditions:   PVT_1P08V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================


Path 1: MET (251 ps) Setup Check with Pin Y_reg[3]/CK->D
          Group: clk
     Startpoint: (R) B[0]
          Clock: (R) clk
       Endpoint: (R) Y_reg[3]/D
          Clock: (R) clk

                     Capture       Launch
        Clock Edge:+    1000            0
        Drv Adjust:+       0            0
       Src Latency:+       0            0
       Net Latency:+       0 (I)        0 (I)
           Arrival:=    1000            0

             Setup:-      93
     Required Time:=     907
      Launch Clock:-       0
       Input Delay:-     200
         Data Path:-     455
             Slack:=     251

Exceptions/Constraints:
  input_delay             200             constraints.sdc_line_3_7_1

#-------------------------------------------------------------------------------------------
# Timing Point   Flags   Arc   Edge    Cell       Fanout Load Trans Delay Arrival Instance
#                                                        (fF)  (ps)  (ps)   (ps)  Location
#-------------------------------------------------------------------------------------------
  B[0]           -       -     R     (arrival)        3  0.8     0     0     200    (-,-)
  g808__8428/Y   -       AN->Y R     NOR2BX1HVT       3  0.8    40    61     261    (-,-)
  g782__1881/Y   -       A0->Y F     OAI21X1HVT       3  0.9    75    87     348    (-,-)
  g772__5122/Y   -       A1->Y R     AOI21X1HVT       2  0.4    36    64     412    (-,-)
  g768__4319/Y   -       A2->Y F     AOI33XLHVT       1  0.3   169   147     559    (-,-)
  g764__2398/Y   -       C0->Y R     OAI211X1HVT      1  0.2    47    96     655    (-,-)
  Y_reg[3]/D     -       -     R     DFFQXLHVT        1    -     -     0     655    (-,-)
#-------------------------------------------------------------------------------------------
```

Worst path là path đầu tiên trong file all_paths.rpt

- Path Type: Setup Check.
- Startpoint: ngõ vào B[0].
- Endpoint: Y_reg[3]/D (Flip-Flop lưu bit thứ 3 của ngõ ra Y[3]).
- Kết quả: MET (Đạt) với Slack = 251 ps.

Cách tính Slack:

$$Slack = Arrival\ time - Setup\ Time - Input\ Delay - Data\ Path\ Delay$$

$$= 1000 - 93 - 200 - 455 = 252 \approx 251\ ps$$

Đường đi của Worst Path theo file all_paths.rpt:



Hình 3.3: Đường truyền dữ liệu dài nhất của tín hiệu qua các cổng logic

Tín hiệu đi từ ngõ vào B[0] đến ngõ ra Y[3] theo đường dây qua các khối sau: NOR2BX1HVT (g808__8428 – delay 61 ps) → OAI21X1HVT (g782__1881 – delay 87 ps) → AOI21X1HVT (g772__5122 – delay 64 ps) → AOI33XLHVT (g768__4319 – delay 147 ps) → OAI211X1HVT (g764__2398 – delay 96 ps)

Nhận xét: Do kết quả Slack dương (+251 ps), tín hiệu dữ liệu đến đích sớm hơn thời hạn yêu cầu. Mạch hoạt động ổn định ở tần số 1GHz (chu kỳ 1ns) với điều kiện input delay là 0.2ns.

3.2.2. Biểu đồ thời gian (timing diagrams) của 10 Worst Paths

Bảng 3.1: Biểu đồ thời gian của 10 Worst Paths

Path	Traversal	0 — 1000 ps	Trạng thái
0	clk		
1	B[0] → Y[3]		MET
2	B[1] → Y[3]		MET
3	A[0] → Y[3]		MET
4	B[1] → Y[3]		MET

5	A[1] → Y[3]		MET
6	B[0] → Y[3]		MET
7	A[1] → Y[3]		MET
8	B[0] → Y[3]		MET
9	B[3] → Y[3]		MET
10	B[0] → Y[3]		MET

Đường đi của tín hiệu qua các Path:

- **Path 1: Tín hiệu truyền từ B[0] đến Y[3] qua các cổng:**

NOR2BX1HVT (g808__8428 – delay 61 ps) → OAI21X1HVT (g782__1881 – delay 87 ps) → AOI21X1HVT (g772__5122 – delay 64 ps) → AOI33XLHVT (g768__4319 – delay 147 ps) → OAI211X1HVT (g764__2398 – delay 96 ps)

- **Path 2: Tín hiệu truyền từ B[1] đến Y[3] qua các cổng:**

NOR2BX1HVT (g796__7410 – delay 57 ps) → OAI21X1HVT (g782__1881 – delay 72 ps) → AOI21X1HVT (g772__5122 – delay 64 ps) → AOI33XLHVT (g768__4319 – delay 147 ps) → OAI211X1HVT (g764__2398 – delay 96 ps)

- **Path 3: Tín hiệu truyền từ A[0] đến Y[3] qua các cổng:**

NOR2BX1HVT (g808__8428 – delay 27 ps) → OAI21X1HVT (g782__1881 – delay 87 ps) → AOI21X1HVT (g772__5122 – delay 64 ps) → AOI33XLHVT (g768__4319 – delay 147 ps) → OAI211X1HVT (g764__2398 – delay 96 ps)

- **Path 4: Tín hiệu truyền từ B[1] đến Y[3] qua các cổng:**

NAND2BX1HVT (g797__6417 – delay 45 ps) → OAI21X1HVT (g782__1881 – delay 69 ps) → AOI21X1HVT (g772__5122 – delay 64 ps) → AOI33XLHVT (g768__4319 – delay 147 ps) → OAI211X1HVT (g764__2398 – delay 96 ps)

- **Path 5: Tín hiệu truyền từ A[1] đến Y[3] qua các cổng:**

NOR2BX1HVT (g796__7410 – delay 24 ps) → OAI21X1HVT (g782__1881 – delay 72 ps) → AOI21X1HVT (g772__5122 – delay 64 ps) → AOI33XLHVT (g768__4319 – delay 147 ps) → OAI211X1HVT (g764__2398 – delay 96 ps)

- **Path 6: Tín hiệu truyền từ B[0] đến Y[3] qua các cổng:**

NOR2BX1HVT (g808__8428 – delay 61 ps) → OAI21X1HVT (g782__1881 – delay 87 ps) → AOI21X1HVT (g772__5122 – delay 64 ps) → INVXLHVT (g770 – delay 36ps) → AOI221X1HVT (g767__6260 – delay 70 ps) → OAI211X1HVT (g764__2398 – delay 104 ps)

- **Path 7: Tín hiệu truyền từ A[1] đến Y[3] qua các cổng:**

NAND2BX1HVT (g797__6417 – delay 15 ps) → OAI21X1HVT (g782__1881 – delay 69 ps) → AOI21X1HVT (g772__5122 – delay 64 ps) → AOI33XLHVT (g768__4319 – delay 147 ps) → OAI211X1HVT (g764__2398 – delay 96 ps)

- **Path 8: Tín hiệu truyền từ B[0] đến Y[3] qua các cổng:**

NAND2X1HVT (g798__5526 – delay 51 ps) → OAI21X1HVT (g786__5115 – delay 73 ps) → AOI21X1HVT (g779__2802 – delay 83 ps) → NAND3BXLHVT (g778__6783 – delay 119 ps) → OAI211X1HVT (g764__2398 – delay 59 ps)

- **Path 9: Tín hiệu truyền từ B[3] đến Y[3] qua các cổng:**

XNOR2X1HVT (g791__9315 – delay 130 ps) → AOI33XLHVT (g768__4319 – delay 158 ps) → OAI211X1HVT (g764__2398 – delay 96 ps)

- **Path 10: Tín hiệu truyền từ B[0] đến Y[3] qua các cổng:**

NAND2X1HVT (g798__5526 – delay 51 ps) → OAI21X1HVT (g786__5115 – delay 73 ps) → AOI21X1HVT (g779__2802 – delay 83 ps) → AOI221X1HVT (g767__6260 – delay 98 ps) → OAI211X1HVT (g764__2398 – delay 104 ps)

Nhận xét:

- Toàn bộ đường truyền đều đạt yêu cầu về thời gian (MET).

- Slack tệ nhất là 251 ps.

- Với chu kỳ Clock cao (1000 ps) và các thông số delay thấp, mạch có nhiều thời gian trống và khá thoải mái cho thiết kế, vì vậy slack khá cao.

3.3. Phân tích các trường hợp ràng buộc thời gian (time constraints)

Ta thay đổi và áp dụng các thông số ràng buộc về thời gian trong file *constraints.sdc* trong 5 trường hợp như bảng dưới đây

Scenario	period of clk	max_delay	input_delay	output_delay
1	1ns	0.2ns	0.2ns	0.3ns
2	1ns	0.2ns	0.1ns	0.3ns
3	0.8ns	0.2ns	0.3ns	0.3ns
4	0.6ns	0.2ns	0.2ns	0.2ns
5	0.5ns	0.2ns	0.1ns	0.2ns

Kết quả các thông số được tổng hợp:

Bảng 3.2: Bảng tổng hợp các kết quả của mọi trường hợp

Scenario	Period	Input Delay	Output Delay	Setup Time	Data Path	Slack	Trạng thái
1	1000	200	300	*93*	455	*+251*	MET
2	1000	100	300	80	*570*	*+251*	MET
3	800	300	300	69	424	+7	MET
4	600	200	200	79	*321*	*0*	MET
5	500	100	200	79	*321*	*0*	MET

3.3.1. Scenario 1:

Các giá trị: clk = 1 ns; input delay = 0.2 ns; output delay = 0.3 ns; max delay = 0,2 ns



Hình 3.4: Critical Path của Scenario 1

Worst Path của Scenario 1 trong file all_path.rpt:

```
============================================================
  Generated by:           Genus(TM) Synthesis Solution 21.19-s055_1
  Generated on:           Dec 14 2025  10:47:57 pm
  Module:                 alu
  Operating conditions:   PVT_1P08V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================


Path 1: MET (251 ps) Setup Check with Pin Y_reg[3]/CK->D
          Group: clk
     Startpoint: (R) B[0]
          Clock: (R) clk
       Endpoint: (R) Y_reg[3]/D
          Clock: (R) clk

                     Capture       Launch
        Clock Edge:+    1000            0
        Drv Adjust:+       0            0
       Src Latency:+       0            0
       Net Latency:+       0 (I)        0 (I)
           Arrival:=    1000            0

             Setup:-      93
     Required Time:=     907
      Launch Clock:-       0
       Input Delay:-     200
         Data Path:-     455
             Slack:=     251
```

```
Exceptions/Constraints:
  input_delay             200             constraints.sdc_line_3_7_1

#-------------------------------------------------------------------------------------------
# Timing Point    Flags    Arc    Edge     Cell       Fanout Load Trans Delay Arrival Instance
#                                                        (fF)   (ps)  (ps)   (ps)  Location
#-------------------------------------------------------------------------------------------
  B[0]            -        -      R      (arrival)        3  0.8     0     0     200    (-,-)
  g808__8428/Y    -        AN->Y  R      NOR2BX1HVT       3  0.8    40    61     261    (-,-)
  g782__1881/Y    -        A0->Y  F      OAI21X1HVT       3  0.9    75    87     348    (-,-)
  g772__5122/Y    -        A1->Y  R      AOI21X1HVT       2  0.4    36    64     412    (-,-)
  g768__4319/Y    -        A2->Y  F      AOI33XLHVT       1  0.3   169   147     559    (-,-)
  g764__2398/Y    -        C0->Y  R      OAI211X1HVT      1  0.2    47    96     655    (-,-)
  Y_reg[3]/D      -        -      R      DFFQXLHVT        1    -     -     0     655    (-,-)
#-------------------------------------------------------------------------------------------
```

Với chu kì là 1 ns, hệ thống có dư dả thời gian để truyền tín hiệu, nên các khoảng thời gian Setup, Data Path và Slack khá cao

3.3.2. Scenario 2:

Các giá trị: clk = 1 ns; input delay = 0.1 ns; output delay = 0.3 ns; max delay = 0.2 ns



Hình 3.5: Critical Path của Scenario 2

Worst Path của Scenario 2 trong file all_path.rpt:

```
============================================================
  Generated by:           Genus(TM) Synthesis Solution 21.19-s055_1
  Generated on:           Dec 14 2025  10:55:15 pm
  Module:                 alu
  Operating conditions:   PVT_1P08V_125C (balanced_tree)
```

```
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================


Path 1: MET (251 ps) Setup Check with Pin Y_reg[3]/CK->D
          Group: clk
     Startpoint: (F) S[0]
          Clock: (R) clk
       Endpoint: (F) Y_reg[3]/D
          Clock: (R) clk

                     Capture       Launch
        Clock Edge:+    1000            0
        Drv Adjust:+       0            0
       Src Latency:+       0            0
       Net Latency:+       0 (I)        0 (I)
           Arrival:=    1000            0

             Setup:-      80
     Required Time:=     920
      Launch Clock:-       0
       Input Delay:-     100
         Data Path:-     570
             Slack:=     251

Exceptions/Constraints:
  input_delay             100             constraints.sdc_line_3_9_1

#-------------------------------------------------------------------------------------------
# Timing Point   Flags    Arc    Edge    Cell       Fanout Load Trans Delay Arrival Instance
#                                                           (fF)  (ps)  (ps)   (ps)  Location
#-------------------------------------------------------------------------------------------
  S[0]           -        -      F     (arrival)        5  1.2     0     0     100    (-,-)
  g683/Y         -        A->Y   R     INVX1HVT         5  1.4    26    18     118    (-,-)
  g674__5122/Y   -        A->Y   F     MXI2XLHVT        1  0.5    84    83     202    (-,-)
  g665__5526/CO  -        CI->CO F     ADDFX1HVT        1  0.5    25   127     328    (-,-)
  g661__4319/CO  -        CI->CO F     ADDFX1HVT        1  0.4    23   101     430    (-,-)
  g659__6260/Y   -        B->Y   R     XNOR2X1HVT       1  0.4    18   113     542    (-,-)
  g656__2398/Y   -        B1->Y  F     OAI222X1HVT      1  0.2   122   128     670    (-,-)
  Y_reg[3]/D     -        -      F     DFFQXLHVT        1    -     -     0     670    (-,-)
#-------------------------------------------------------------------------------------------
```

So với trường hợp 1, tại Scenario 2 ta giảm input delay xuống 100 ps, nên mạch có thêm 100 ps để xử lý tín hiệu. Hệ thống đã chọn việc tăng Data Path và giữ nguyên Slack để tối ưu hóa mạch hơn.

3.3.3. Scenario 3:

Các giá trị: clk = 0.8; input delay = 0.3 ns; output delay = 0.3 ns; max delay = 0.2 ns



Hình 3.6: Critical Path của Scenario 3

Worst Path của Scenario 3 trong file all_path.rpt:

```
============================================================
  Generated by:           Genus(TM) Synthesis Solution 21.19-s055_1
  Generated on:           Dec 14 2025  10:59:02 pm
  Module:                 alu
  Operating conditions:   PVT_1P08V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================


Path 1: MET (7 ps) Setup Check with Pin Y_reg[2]/CK->D
          Group: clk
     Startpoint: (F) A[0]
          Clock: (R) clk
       Endpoint: (F) Y_reg[2]/D
          Clock: (R) clk

                     Capture       Launch
        Clock Edge:+     800            0
        Drv Adjust:+       0            0
       Src Latency:+       0            0
       Net Latency:+       0 (I)        0 (I)
           Arrival:=     800            0

             Setup:-      69
     Required Time:=     731
      Launch Clock:-       0
       Input Delay:-     300
         Data Path:-     424
             Slack:=       7

Exceptions/Constraints:
  input_delay             300             constraints.sdc_line_3_3_1
```

```
#-------------------------------------------------------------------------------------------
# Timing Point    Flags    Arc    Edge     Cell       Fanout Load Trans Delay Arrival Instance
#                                                             (fF)  (ps)  (ps)   (ps)  Location
#-------------------------------------------------------------------------------------------
  A[0]            -        -      F      (arrival)        3  1.3     0     0     300    (-,-)
  g1984/Y         -        A->Y   R      INVX1HVT         1  0.8    17    13     313    (-,-)
  g1972__6417/Y   -        B->Y   F      NAND2X2HVT       4  1.1    50    44     357    (-,-)
  g1954__5115/Y   -        A0->Y  R      AOI21X1HVT       3  1.2    59    72     429    (-,-)
  g1946__1617/Y   -        A1->Y  F      OAI221X1HVT      1  0.3   102   134     562    (-,-)
  g1941__8428/Y   -        B->Y   R      NAND2X1HVT       1  0.4    29    62     625    (-,-)
  g1938__6260/Y   -        C0->Y  F      OAI221X1HVT      1  0.2    96    99     724    (-,-)
  Y_reg[2]/D      -        -      F      DFFQXLHVT        1    -     -     0     724    (-,-)
#-------------------------------------------------------------------------------------------
```

Tại Scenario 3, ta giảm chu kì xuống 200 ps, đồng thời tăng input delay lên thêm 200 ps, mạch sẽ có ít thời gian hơn để xử lý tín hiệu (Data Path giảm). Vì vậy hệ thống phải thay đổi việc mapping khi Synthesis để đáp ứng được Slack (7 ps) và Data Path (424 ps) tối ưu.

3.3.4. Scenario 4:

Các giá trị: clk = 0.6; input delay = 0.2 ns; output delay = 0.2 ns; max delay = 0.2 ns



Hình 3.7: Critical Path của Scenario 4

Worst Path của Scenario 4 trong file all_path.rpt:

```
============================================================
  Generated by:           Genus(TM) Synthesis Solution 21.19-s055_1
  Generated on:           Dec 14 2025  11:13:03 pm
```

```
  Module:                   alu
  Operating conditions:     PVT_1P08V_125C (balanced_tree)
  Wireload mode:            enclosed
  Area mode:                timing library
============================================================


Path 1: MET (0 ps) Setup Check with Pin Y_reg[3]/CK->D
          Group: clk
     Startpoint: (R) A[2]
          Clock: (R) clk
       Endpoint: (F) Y_reg[3]/D
          Clock: (R) clk

                       Capture       Launch
        Clock Edge:+     600            0
        Drv Adjust:+       0            0
       Src Latency:+       0            0
       Net Latency:+       0 (I)        0 (I)
           Arrival:=     600            0

             Setup:-      79
     Required Time:=     521
      Launch Clock:-       0
       Input Delay:-     200
         Data Path:-     321
             Slack:=       0

Exceptions/Constraints:
  input_delay             200             constraints.sdc_line_3_1_1

#-------------------------------------------------------------------------------------------
# Timing Point    Flags    Arc    Edge    Cell       Fanout Load Trans Delay Arrival Instance
#                                                            (fF)  (ps)  (ps)   (ps)  Location
#-------------------------------------------------------------------------------------------
  A[2]            -        -      R     (arrival)        4  1.2     0     0     200    (-,-)
  g12517/Y        -        AN->Y  R     NAND2BX1HVT      2  0.6    22    44     244    (-,-)
  g12475__6417/Y  -        A->Y   F     NAND2X1HVT       1  0.3    39    47     291    (-,-)
  g12460__8246/Y  -        A->Y   R     NOR2X1HVT        2  0.6    36    48     338    (-,-)
  g2/Y            -        AN->Y  R     NAND2BX1HVT      1  0.2    16    56     394    (-,-)
  g12444__5107/Y  -        B->Y   F     NAND4XLHVT       1  0.2   121   127     521    (-,-)
  Y_reg[3]/D      -        -      F     DFFQXLHVT        1    -     -     0     521    (-,-)
#-------------------------------------------------------------------------------------------
```

Với chu kỳ giảm chỉ còn 600 ps, đồng thời cũng giảm các thông số ràng buộc input, output, kết quả Slack (0 ps) và Data Path (321 ps) trong Scenario 4 là vừa đủ để tối ưu hóa công suất tiêu thụ của mạch.

3.3.5. Scenario 5:

Các giá trị: clk = 0.5; input delay = 0.1 ns; output delay = 0.2 ns; max delay = 0.2 ns



Hình 3.8: Critical Path của Scenario 5

Worst Path của Scenario 5 trong file all_path.rpt:

```
============================================================
  Generated by:           Genus(TM) Synthesis Solution 21.19-s055_1
  Generated on:           Dec 14 2025  11:09:24 pm
  Module:                 alu
  Operating conditions:   PVT_1P08V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================


Path 1: MET (0 ps) Setup Check with Pin Y_reg[3]/CK->D
          Group: clk
     Startpoint: (R) A[2]
          Clock: (R) clk
       Endpoint: (F) Y_reg[3]/D
          Clock: (R) clk

                     Capture       Launch
        Clock Edge:+     500            0
        Drv Adjust:+       0            0
       Src Latency:+       0            0
       Net Latency:+       0 (I)        0 (I)
           Arrival:=     500            0

             Setup:-      79
     Required Time:=     421
      Launch Clock:-       0
       Input Delay:-     100
         Data Path:-     321
             Slack:=       0

Exceptions/Constraints:
  input_delay             100             constraints.sdc_line_3_1_1
```

```
#-------------------------------------------------------------------------------------------
# Timing Point   Flags   Arc    Edge    Cell       Fanout Load Trans Delay Arrival Instance
#                                                          (fF)  (ps)  (ps)   (ps)  Location
#-------------------------------------------------------------------------------------------
  A[2]           -       -      R     (arrival)        4  1.2     0     0     100    (-,-)
  g12517/Y       -       AN->Y  R     NAND2BX1HVT      2  0.6    22    44     144    (-,-)
  g12475__6417/Y -       A->Y   F     NAND2X1HVT       1  0.3    39    47     191    (-,-)
  g12460__8246/Y -       A->Y   R     NOR2X1HVT        2  0.6    36    48     238    (-,-)
  g2/Y           -       AN->Y  R     NAND2BX1HVT      1  0.2    16    56     294    (-,-)
  g12444__5107/Y -       B->Y   F     NAND4XLHVT       1  0.2   121   127     421    (-,-)
  Y_reg[3]/D     -       -      F     DFFQXLHVT        1    -     -     0     421    (-,-)
#-------------------------------------------------------------------------------------------
```

Dù chu kỳ giảm đi 100ps (từ 600 xuống 500ps), nhưng vì input delay cũng giảm đi tương ứng (từ 200 xuống 100ps), nên áp lực thời gian lên mạch logic là không đổi.

Kết quả Data Path = 321 ps xuất hiện ở cả Scenario 5 và 4 cho thấy đây có thể là giới hạn vật lý tối thiểu mà mạch ALU có thể synthesis, theo thư viện ở đề bài. Vì vậy, dù tăng hay giảm các điều kiện khác, tín hiệu vẫn cần tối thiểu 321 ps để đi từ đầu vào đến đầu ra.

4. THÍ NGHIỆM 4

Objective: Perform timing analysis for the low-power sequential circuit after synthesis.

Description: In this experiment, we perform STA for a low-power sequential design. The code used in this experiment is a code segment describing an ALU that employs clock-gating techniques

4.1. Chuẩn bị file:

4.1.1. SDC (Set Delay Constraints) file:

constraints.sdc

```
create_clock -name clk -period 1.0 [get_ports clk]
set_input_delay 0.2 -clock [get_clocks *] [all_inputs]
set_output_delay 0.3 -clock [get_clocks *] [all_outputs]
set_max_delay 0.5 -from [all_inputs] -to [all_outputs]
set timing_report_unconstrained true
```

4.1.2. TCL file:

synth.tcl

```
set_db init_lib_search_path {/home/yellow/ee3201_16/LAB3/gpdk045_lib}
set_db init_hdl_search_path {/home/yellow/ee3201_16/LAB3/Exp4/00_src}

read_libs slow_vdd1v2_basicCells_hvt.lib

read_hdl -sv alu_low_power.sv
elaborate

read_sdc constraints.sdc

set_db syn_generic_effort medium
set_db syn_map_effort medium
set_db syn_opt_effort medium

syn_generic
syn_map
syn_opt
```

```
report_timing            > 02_reports/timing.rpt
report_timing -nworst 10 > 02_reports/all_paths.rpt
report_power             > 02_reports/power.rpt
report_area              > 02_reports/area.rpt
report_qor               > 02_reports/qor.rpt

write_hdl                > 03_outputs/alu_low_power_netlist.sv
write_sdf -timescale ns -nonegchecks -recrem split -edges check_edge -
setuphold split > 03_outputs/delay.sdf
```

4.1.3. RTL code:

alu_low_power.sv

```
module alu_low_power (
    input logic [3:0] A,
    input logic [3:0] B,
    input logic [1:0] S,
    input logic clk,
    output logic [3:0] Y
    );

    logic [3:0] add_res, sub_res, and_res, xor_res;
    logic en_add,en_sub,en_and,en_xor;

    // Activate only the necessary logic to reduce switching
    // Generate enable signals for each block
    assign en_add = (S == 2'b00)?1'b1:1'b0;
    assign en_sub = (S == 2'b01)?1'b1:1'b0;
    assign en_and = (S == 2'b10)?1'b1:1'b0;
    assign en_xor = (S == 2'b11)?1'b1:1'b0;

    // Use clock gating to supply clock signals to each logic block
    logic clk_add, clk_sub, clk_andl, clk_xorl;

    // Clock gating using an AND gate
    assign clk_add = clk & en_add;
    assign clk_sub = clk & en_sub;
    assign clk_andl = clk & en_and;
    assign clk_xorl = clk & en_xor;

    // These blocks operate only when en = 1
    always_ff @(posedge clk_add)
        add_res <= A + B;
    always_ff @(posedge clk_sub)
```

```
        sub_res <= A - B;
    always_ff @(posedge clk_andl)
        and_res <= A & B;
    always_ff @(posedge clk_xorl)
        xor_res <= A ^ B;

    //Output Selection Mux
    always_comb begin
        case (S)
            2'b00: Y = add_res;
            2'b01: Y = sub_res;
            2'b10: Y = and_res;
            2'b11: Y = xor_res;
            default: Y = 4'd0;
        endcase
    end
endmodule
```

4.2. So sánh công suất tiêu thụ của Experiment 4 và Experiment 3:

4.2.1. Công suất tiêu thụ của Experiment 4

Exp4/02_reports/power.rpt

```
Instance: /alu_low_power
Power Unit: W
PDB Frames: /stim#0/frame#0
  ----------------------------------------------------------------------
    Category          Leakage     Internal    Switching        Total    Row%
  ----------------------------------------------------------------------
      memory      0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
    register      1.97189e-09  1.80446e-05  9.56448e-07  1.90030e-05  50.06%
       latch      0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
       logic      2.83351e-09  1.08688e-05  4.51139e-06  1.53830e-05  40.53%
        bbox      0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
       clock      1.31104e-10  1.51788e-06  2.05286e-06  3.57087e-06   9.41%
         pad      0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
          pm      0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
  ----------------------------------------------------------------------
    Subtotal      4.93651e-09  3.04312e-05  7.52070e-06  3.79568e-05 100.00%
  Percentage            0.01%       80.17%       19.81%      100.00% 100.00%
  ----------------------------------------------------------------------
```

Công suất tiêu thụ tổng cộng (Total Power) của bài Thí nghiệm 4 là

$$P_4 = 3.79 \times 10^{-5}\ W = 0.38\ \mu W$$

4.2.2. Công suất tiêu thụ của Experiment 3

Exp3/02_reports/power.rpt

```
Instance: /alu
Power Unit: W
PDB Frames: /stim#0/frame#0
  ----------------------------------------------------------------------
    Category         Leakage     Internal    Switching        Total    Row%
  ----------------------------------------------------------------------
       memory     0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
     register     5.42607e-10  1.13839e-05  0.00000e+00  1.13844e-05  44.80%
        latch     0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
        logic     2.23387e-09  8.48340e-06  4.60737e-06  1.30930e-05  51.53%
         bbox     0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
        clock     0.00000e+00  0.00000e+00  9.33120e-07  9.33120e-07   3.67%
          pad     0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
           pm     0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
  ----------------------------------------------------------------------
    Subtotal     2.77648e-09  1.98673e-05  5.54049e-06  2.54106e-05 100.00%
  Percentage           0.01%       78.19%       21.80%      100.00% 100.00%
  ----------------------------------------------------------------------
```

Công suất tiêu thụ tổng cộng (Total Power) của bài Thí nghiệm 3 là

$$P_3 = 2.54 \times 10^{-5}\ W = 0.254\ \mu W$$

4.2.3. Nhận xét về công suất tiêu thụ giữa 2 bài thí nghiệm

Về mặt lý thuyết, kỹ thuật Clock Gating (ở Thí nghiệm 4) được kỳ vọng sẽ tiết kiệm công suất tiêu thụ so với thiết kế ALU thông thường (tại Thí nghiệm 3) khi ngắt xung nhịp cấp cho các Flip-Flop không hoạt động. Tuy nhiên, theo như báo cáo về công suất (power.rpt) kết quả công suất tiêu thụ của Thí nghiệm 4 lại cao hơn Thí nghiệm 3.

Nguyên nhân của hiện tượng này có thể do quy mô của hệ thống quá nhỏ, công suất tiêu thụ của các cổng logic thêm vào lớn hơn công suất tiết kiệm được từ việc ngắt clock. Với nhiều cổng logic được tích hợp hơn, diện tích của mạch cũng tăng lên, đây cũng là một yếu tố làm tăng công suất tổng của hệ thống

Kỹ thuật này sẽ hiệu quả đối với các hệ thống lớn (sử dụng 32 - 64 bit tín hiệu), trong khi module ALU khá đơn giản với cao nhất là 4 bit cho các biến.

4.3. Kết quả Synthesis và Worst Path

4.3.1. Kết quả Synthesis



Hình 4.1: Kết quả Synthesis từ code RTL

4.3.2. Phân tích Wosrt Path



Hình 4.2: Đường đi dài nhất (Critical Path) sau khi Synthesis

- Worst path (path 1) trong file *all_paths.rpt*:

```
============================================================
  Generated by:           Genus(TM) Synthesis Solution 21.19-s055_1
  Generated on:           Dec 18 2025  10:52:04 am
  Module:                 alu_low_power
  Operating conditions:   PVT_1P08V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

Path 1: VIOLATED (-176 ps) Late External Delay Assertion at pin Y[0]
          Group: clk
     Startpoint: (R) S[0]
          Clock: (R) clk
       Endpoint: (R) Y[0]
          Clock: (R) clk

                         Capture       Launch
           Path Delay:+     500            -
           Drv Adjust:+       0            0
          Src Latency:+       0            0
          Net Latency:+       0 (I)        0 (I)
        Capture Clock:+       0
              Arrival:=     500            0

         Output Delay:-     300
```

```
        Required Time:=     200
         Launch Clock:-       0
          Input Delay:-     200
            Data Path:-     176
                Slack:=    -176

Exceptions/Constraints:
  max_delay                 500             constraints.sdc_line_4
  input_delay               200             constraints.sdc_line_2_9_1
  output_delay              300             constraints.sdc_line_3_11_1

#-------------------------------------------------------------------------------------------
# Timing Point    Flags    Arc    Edge      Cell       Fanout Load Trans Delay Arrival Instance
#                                                              (fF)  (ps)  (ps)   (ps)  Location
#-------------------------------------------------------------------------------------------
  S[0]            -        -      R      (arrival)          4  2.8     0     0     200    (-,-)
  g588__2398/Y    -        A->Y   R      CLKAND2X6HVT       5  1.8    19    66     266    (-,-)
  g1121__5115/Y   -        A1->Y  F      AOI22X1HVT         1  0.2    68    66     332    (-,-)
  g1114__5122/Y   -        B->Y   R      NAND2XLHVT         1  0.0    20    44     376    (-,-)
  Y[0]            -        -      R      (port)             -    -     -     0     376    (-,-)
#-------------------------------------------------------------------------------------------
```

Worst path là path đầu tiên trong file all_paths.rpt

- Path Type: Late External Delay Assertion.
- Startpoint: ngõ vào S[0].
- Endpoint: ngõ ra Y[0]
- Kết quả: VIOLATED (Không đạt) với $Slack = -176\ ps$.

Cách tính Slack:

$$Slack = Arrival\ time - Output\ Delay - Input\ Delay - Data\ Path\ Delay$$

$$= 500 - 300 - 200 - 176 = -176\ ps$$

Đường đi của Worst Path theo file all_paths.rpt:



Hình 4.3: Mô tả đường đi của Path 1 qua các khối

Tín hiệu đi từ ngõ vào S[0] đến ngõ ra Y[0] theo đường dây qua các khối sau: CLKAND2X6HVT (g588__2398 – delay 66 ps) → AOI22X1HVT (g1121__5115 – delay 66 ps) → NAND2XLHVT (g1114__5122 – delay 44 ps)

4.3.3. Biểu đồ thời gian (timing diagrams) của 10 Worst Paths

Bảng 4.1: Biểu đồ thời gian của 10 Worst Path

Path	Traversal	0 — 500 ps	Trạng thái
1	S[0] → Y[0]		VIOLATED
2	S[0] → Y[0]		VIOLATED
3	S[0] → Y[1]		VIOLATED
4	S[0] → Y[1]		VIOLATED
5	S[0] → Y[2]		VIOLATED
6	S[0] → Y[2]		VIOLATED
7	S[0] → Y[3]		VIOLATED
8	S[0] → Y[3]		VIOLATED
9	S[1] → Y[0]		VIOLATED
10	S[1] → Y[1]		VIOLATED

Đường đi của tín hiệu qua các Path:

- **Path 1: Tín hiệu truyền từ S[0] đến Y[0] qua các cổng:**

CLKAND2X6HVT (g588__2398 – delay 66 ps) → AOI22X1HVT (g1121__5115 – delay 66 ps) → NAND2XLHVT (g1114__5122 – delay 44 ps)

- **Path 2: Tín hiệu truyền từ S[0] đến Y[0] qua các cổng:**

INVX2HVT (g593 – delay 13 ps) → NOR2X2HVT (g590__6260 – delay 36 ps) → AOI22X1HVT (g1122__7482 – delay 79 ps) → NAND2XLHVT (g1114__5122 – delay 48 ps)

- **Path 3: Tín hiệu truyền từ S[0] đến Y[1] qua các cổng:**

CLKAND2X6HVT (g588__2398 – delay 66 ps) → AOI22X1HVT (g1127__9945 – delay 66 ps) → NAND2XLHVT (g1109__1617 – delay 44 ps)

- **Path 4: Tín hiệu truyền từ S[0] đến Y[1] qua các cổng:**

INVX2HVT (g593 – delay 13 ps) → NOR2X2HVT (g590__6260 – delay 36 ps) → AOI22X1HVT (g1113__1705 – delay 79 ps) → NAND2XLHVT (g1109__1617 – delay 48 ps)

- **Path 5: Tín hiệu truyền từ S[0] đến Y[2] qua các cổng:**

CLKAND2X6HVT (g588__2398 – delay 66 ps) → AOI22X1HVT (g1128__2883 – delay 66 ps) → NAND2XLHVT (g1106__6783 – delay 44 ps)

- **Path 6: Tín hiệu truyền từ S[0] đến Y[2] qua các cổng:**

INVX2HVT (g593 – delay 13 ps) → NOR2X2HVT (g590__6260 – delay 36 ps) → AOI22X1HVT (g1108__3680 – delay 79 ps) → NAND2XLHVT (g1106__6783 – delay 48 ps)

- **Path 7: Tín hiệu truyền từ S[0] đến Y[3] qua các cổng:**

CLKAND2X6HVT (g588__2398 – delay 66 ps) → AOI22X1HVT (g1120__1881 – delay 66 ps) → NAND2XLHVT (g1104__8428 – delay 44 ps)

- **Path 8: Tín hiệu truyền từ S[0] đến Y[3] qua các cổng:**

INVX2HVT (g593 – delay 13 ps) → NOR2X2HVT (g590__6260 – delay 36 ps) → AOI22X1HVT (g1105__5526 – delay 79 ps) → NAND2XLHVT (g1104__8428 – delay 48 ps)

- **Path 9: Tín hiệu truyền từ S[1] đến Y[0] qua các cổng:**

NOR2BX2HVT (g2__4319 – delay 78 ps) → AOI22X1HVT (g1121__5115 – delay 53 ps) → NAND2XLHVT (g1114__5122 – delay 44 ps)

- **Path 10: Tín hiệu truyền từ S[1] đến Y[1] qua các cổng:**

NOR2BX2HVT (g2__4319 – delay 78 ps) → AOI22X1HVT (g1127__9945 – delay 53 ps) → NAND2XLHVT (g1109__1617 – delay 44 ps)

Nhận xét:

- Toàn bộ 10 worst path đều không đạt yêu cầu về thời gian (VIOLATED).

- Slack tệ nhất là -176 ps.

- Với Max delay đúng bằng Input delay cộng với Output delay, mạch không còn thời gian trống để thiết kế data path. Vì vậy, giá trị Slack bị violated trong một Path trùng với giá trị Data Path trong Path đó