ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH

TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA ĐIỆN – ĐIỆN TỬ

BÁO CÁO THÍ NGHIỆM

LAB 05

Layout of Basic Standard Cells

Môn: Cơ Sở Thiết Kế Vi Mạch

Lớp: L02 – Nhóm 16

MSSV	Họ & Tên	Phân công
2310434	Lâm Chí Dĩnh	Cổng NOT & NAND2
2313225	Trần Đình Thiên	Cổng XOR & MUX5b
2313014	Thái Tài	CỔNG NOR2 & MUX5c

GVHD: Thầy Nguyễn Trung Hiếu

Thành phố Hồ Chí Minh, ngày 4 tháng 1 năm 2026

MỤC LỤC

DANH MỤC HÌNH ẢNH 1

1. THÍ NGHIỆM 1 5

1.1. Bước đầu thực hiện layout: 5

1.2. Kết quả chạy DRC và phân tích lỗi: 6

1.3. Kết quả chạy LVS và phân tích lỗi 8

1.4. Layout hoàn chỉnh của NOT 10

2. THÍ NGHIỆM 2 12

2.1. Cổng NAND2 13

2.1.1. Bước đầu thực hiện layout cổng NAND2: 13

2.1.2. Kết quả chạy DRC và phân tích lỗi cổng NAND2 14

2.2. Cổng NOR2 21

2.2.1. Bước đầu thực hiện Layout 21

2.2.2. Kết quả chạy DRC và phân tích lỗi 23

2.2.3. Kết quả chạy LVS 26

2.3. Cổng XOR 26

2.3.1. Bước đầu thực hiện Layout 27

2.3.2. Kết quả DRC và phân tích lỗi 27

2.3.3. Kết quả chạy LVS 35

3. THÍ NGHIỆM 3 36

3.1. Cổng MUX21 tại Figure 5b 36

3.1.1. Bước đầu thực hiện Layout 36

3.1.2. Kết quả DRC và phân tích lỗi 37

3.1.3. Kết quả chạy LVS 41

3.2. cổng mux21 tại figure 5c: 42

3.2.1. Bước đầu thực hiện layout MUX21 42

3.2.2. Chạy DRC và phân tích lỗi 44

3.2.3. Chạy LVS và xử lí các lỗi: 49

3.2.4. Kết quả layout đã hoàn chỉnh của mux21 hình c 49

DANH MỤC HÌNH ẢNH

Hình 1.1: Sơ đồ nguyên lý và Layout ban đầu của cổng NOT 6

Hình 1.2: Lỗi DRC thứ nhất: Vi phạm độ rộng tại chân IN 6

Hình 1.3: sửa lỗi DRC vi phạm độ rộng ở chân IN 7

Hình 1.4: Lỗi DRC thứ hai: Vi phạm khoảng cách tại chân VSS 7

Hình 1.5: Sửa lỗi vi phạm khoản cách tại chân VSS 8

Hình 1.6: Layout NOT hoàn chỉnh sạch lỗi DRC 8

Hình 1.7: Kết quả LVS báo lỗi Mismatch: Thiếu Pin Layout 9

Hình 1.8: : Thiết lập Create Label với Layer/Purpose = Metal1 pin để tạo pin layout .. 9

Hình 1.9: Kết quả LVS sau khi sửa: Comparison Results = Match (LVS Pass) 10

Hình 1.10: hình mạch layout hoàn chỉnh của cổng NOT 11

Hình 2.1: Sơ đồ nguyên lý và Layout ban đầu của cổng NAND2 14

Hình 2.2: lỗi Metal1 vi phạm khoảng cách (Min Spacing) tại vùng chân A của nand2 14

Hình 2.3: sửa lỗi DRC vi phạm độ rộng ở chân A 15

Hình 2.4 Lỗi DRC Poly: Vi phạm khoảng cách tối thiểu Poly-to-Poly cổng nand2 ... 15

Hình 2.5: sửa lỗi vi phạm khoảng cách tối thiểu Poly-to-Poly cổng nand2 16

Hình 2.6: lỗi Poly vi phạm diện tích tối thiểu (POLY.A.1) tại vùng routing net16/VSS 16

Hình 2.7: sửa lỗi POLY.A.1 của cổng nand bằng cách kéo dài phần poly 17

Hình 2.8: lỗi Poly vi phạm khoảng cách (POLY.SE1–POLY.SE2) tại vùng gần node OUT cổng nand2 17

Hình 2.9: Cách khắc phục lỗi POLY.SE1–POLY.SE2 18

Hình 2.10: lỗi Poly vi phạm độ rộng tối thiểu (POLY.W.5) tại vùng routing tín hiệu A 18

Hình 2.11: Khắc phục lỗi POLY.W.5 19

Hình 2.12: Kết quả DRC sạch của NAND2 sau khi hoàn tất chỉnh sửa 20

Hình 2.13: Kết quả LVS của NAND2 sau khi sửa lỗi: Comparison Results = Match (LVS Pass) 20

Hình 2.14: Layout hoàn chỉnh của cổng NAND2 sau khi sửa lỗi DRC và LVS đạt Match 21

Hình 2.15: Thực hiện Layout ở bước kiểm lỗi 22

Hình 2.16: Các lớp Metal 1 và Poly của bản Layout sơ khai 23

Hình 2.17: Kết quả DRC của cổng NOR2 24

Hình 2.18: Kết quả sau khi chỉnh lỗi về poly.se1_poly.se2 24

Hình 2.19: Kết quả sau khi chỉnh lỗi metal1.sp.1.1 25

Hình 2.20: Kết quả sau khi sửa tất cả các lỗi 25

Hình 2.21: Bản Layout hoàn chỉnh của cổng NOR2 26

Hình 2.22: Kết quả LVS của cổng NOR2 26

Hình 2.23: Thực hiện Layout ở bước kiểm lỗi 27

Hình 2.24: Các lớp Poly và Metal1 của bản Layout sơ khai 27

Hình 2.25: Kết quả Output DRC của cổng XOR 28

Hình 2.26: Kích thước pin nhỏ 28

Hình 2.27: Hình dạng của Pin B sau khi được tăng kích thước 29

Hình 2.28: Khoảng cách giữa 2 dây của lớp Metal1 quá gần 29

Hình 2.29: Xóa đi phần dây dư thừa 30

Hình 2.30: Lỗi tại vùng Nwell của PMOS 30

Hình 2.31: Thêm một vùng Nwell bao tất cả các PMOS 31

Hình 2.32: Lỗi khoảng cách giữa các thành phần của lớp Poly 32

Hình 2.33: Tăng khoảng cách các thành phần của lớp Poly 32

Hình 2.34: Kết quả Ouptut DRC của cổng XOR sau khi sửa lỗi 33

Hình 2.35: a) Bản Layout hoàn chỉnh của cổng XOR; b) Bản Layout với lớp Metal 1; c) Bản Layout với lớp Poly 34

Hình 2.36: Kết quả LVS của cổng XOR 35

Hình 3.1: Kết quả Layout cổng MUX5b ở bước đầu 37

Hình 3.2: Lỗi khoảng cách dây lớp Metal1 khi chạy DRC cổng MUX21:5b 37

Hình 3.3: Sửa lỗi khoảng cách dây của lớp Metal 38

Hình 3.4: Lỗi khoảng cách dây lớp Poly khi chạy DRC cổng MUX21:5b 39

Hình 3.5: Sửa lỗi khoảng cách dây của lớp Poly 40

Hình 3.6: Kết quả Ouptut DRC cổng MUX5b sau khi sửa lỗi 40

Hình 3.7: a) Bản Layout hoàn chỉnh của cổng MUX5b; b) Bản Layout với lớp Metal 1; c) Bản Layout với lớp Poly 41

Hình 3.8: Kết quả LVS của cổng MUX5b 42

Hình 3.9: Sơ đồ nguyên lý và layout ban đầu của MUX21c 43

Hình 3.10: Chi tiết tối ưu routing tại MUX21: dùng net1 làm đường trung gian để tránh Metal1 bị dính/vi phạm spacing 44

Hình 3.11: lỗi DRC của MUX21 tập trung tại vùng /S_source_2/VDD: nhóm lỗi Contact 45

Hình 3.12: lỗi METAL1.A.1 vi phạm diện tích tối thiểu Metal1 tại vùng chân tín hiệu S 45

Hình 3.13: sửa lỗi METAL1.A.1 của MUX21 46

Hình 3.14: lỗi DRC của MUX21 tập trung tại vùng /S_source_2/VDD: nhóm lỗi POLY 46

Hình 3.15: lỗi NWS.P.1 tại vùng N-well/VDD và kết quả sau khi chỉnh sửa 47

Hình 3.16: lỗi POLY.A.1 (vi phạm diện tích tối thiểu Poly) tại vùng gần OUT/VSS. 47

Hình 3.17: Khắc phục POLY.A.1: kéo dài shape Poly để tăng diện tích tối thiểu 48

Hình 3.18: kết quả chạy DRC của MUX21 hình c sau khi nhóm đã sử lí hết các lỗi phát sinh 48

Hình 3.19: Kết quả LVS của MUX21 (mux21 hình c): Extraction Clean, Comparison Match (LVS Pass) 49

Hình 3.20: Layout hoàn chỉnh của MUX21 sau khi sửa toàn bộ lỗi DRC và đạt LVS Match 50

1. THÍ NGHIỆM 1

Objective: Perform layout design for a CMOS NOT logic gate.

Description: In this experiment, we perform layout design for a CMOS NOT logic gate. We did the circuit design process in Lab 4. Students design layout for this logic gate.

The sizing for each NMOS and PMOS (width/length/finger=120n/45n/2).



Figure 1a: The symbol of an inverter



Figure 1b: The schematic of a CMOS inverter

1.1. Bước đầu thực hiện layout:

Trong bước đầu thực hiện layout cho cổng NOT, nhóm tiến hành tạo layout từ schematic gồm một PMOS kéo lên VDD và một NMOS kéo xuống VSS, với ngõ vào IN điều khiển chung gate và ngõ ra OUT lấy tại nút nối hai drain.

Trên layout, PMOS được đặt trong vùng Nwell phía trên và NMOS đặt phía dưới, các rail VDD/VSS được cố định ở biên trên/dưới cell, đồng thời định nghĩa các pin IN/OUT/VDD/VSS để phục vụ kiểm tra DRC/LVS. Ở giai đoạn này cần đặc biệt kiểm tra các contact/via tại drain và source và sự liên tục của node OUT để tránh lỗi hở mạch hoặc phát sinh kết nối sai khi chạy LVS.



Hình 1.1: Sơ đồ nguyên lý và Layout ban đầu của cổng NOT

1.2. Kết quả chạy DRC và phân tích lỗi:

Khi chạy DRC lần đầu cho cell NOT, công cụ báo lỗi vi phạm độ rộng tối thiểu (Diện tích lớp Metal1 phải lớn hơn hoặc bằng $0.02\ \mu m$) trên lớp Metal1 tại chân IN. Quan sát marker cho thấy đoạn Metal1 nối từ pin IN vào phần routing bên trong bị thắt lại, làm bề rộng nhỏ hơn quy định công nghệ.



Hình 1.2: Lỗi DRC thứ nhất: Vi phạm độ rộng tại chân IN

Nhóm khắc phục bằng cách mở rộng bề rộng đoạn Metal1 tại vùng chân IN bằng cách chọn Mental1 drw và dùng phím R để kéo thành hình chữ nhật có diện tích hơn 0.02m bao quanh pin IN , sau đó chạy lại DRC để xác nhận lỗi được loại bỏ.



Hình 1.3: sửa lỗi DRC vi phạm độ rộng ở chân IN

Ở lần chạy DRC tiếp theo, công cụ báo lỗi vi phạm khoảng cách tối thiểu trên lớp Metal1 tại khu vực chân VSS. Nguyên nhân là vùng Metal1 của net VSS bao gồm pin/đường nối nằm quá gần một đối tượng Metal1 lân cận thường là cạnh pin, đoạn route, hoặc một mảng kim loại khác, làm khoảng hở nhỏ hơn yêu cầu của rule spacing.



Hình 1.4: Lỗi DRC thứ hai: Vi phạm khoảng cách tại chân VSS

Để sửa lỗi này, nhóm thêm và điều chỉnh vùng Metal1 drawing bao quanh bằng cách mở rộng hay di dời phần Metal1 của net VSS sao cho vừa đảm bảo tính liên tục kết nối, vừa tăng khoảng cách đến các shape Metal1 khác đạt chuẩn. Sau khi cập nhật layout, chạy lại DRC để kiểm tra và xác nhận lỗi Min Spacing tại chân VSS đã được xử lý.



Hình 1.5: Sửa lỗi vi phạm khoản cách tại chân VSS

Sau khi sửa xong hai lỗi trên, nhóm chạy lại DRC và kiểm tra không còn xảy ra lỗi nữa:



Hình 1.6: Layout NOT hoàn chỉnh sạch lỗi DRC

1.3. Kết quả chạy LVS và phân tích lỗi

Khi chạy LVS cho cell NOT ở lần đầu, công cụ báo Mismatch. Cụ thể, các chân được khai báo ở schematic (VDD, VSS, IN, OUT) không được nhận diện tương ứng ở phía layout, dẫn đến trạng thái thiếu pin layout. Lỗi này thường xảy ra khi layout chưa tạo

pin đúng chuẩn hoặc label được đặt sai layer/purpose nên extractor/LVS không nhìn thấy pin, dù trên layout có đường kim loại và chữ tên net.



Hình 1.7: Kết quả LVS báo lỗi Mismatch: Thiếu Pin Layout

Nhóm sửa lỗi bằng cách tạo lại đầy đủ pin/label cho 4 chân VDD, VSS, IN, OUT theo đúng chuẩn:

1. Vào chức năng Create Label và chọn Label Layer/Purpose = Metal1 pin.
2. Nhập lần lượt tên label: IN, OUT, VDD, VSS.
3. Khi phần mềm hỏi *Choose Object for Label Creation*, chọn đúng đối tượng Metal1 pin để đảm bảo label được attach vào pin.
4. Lặp lại cho đủ 4 chân, kiểm tra lại trên layout đã có đầy đủ pin shapes và label tương ứng.



Hình 1.8: : Thiết lập Create Label với Layer/Purpose = Metal1 pin để tạo pin layout

Sau khi bổ sung pin/label đúng layer và chạy lại LVS, công cụ báo Comparison Results = Match, chứng tỏ layout đã khớp hoàn toàn với schematic. Tại thời điểm này, cell NOT được xem là hoàn chỉnh để đưa vào các bước tổng hợp/thiết kế các cell phức tạp hơn.



Hình 1.9: Kết quả LVS sau khi sửa: Comparison Results = Match (LVS Pass)

1.4. Layout hoàn chỉnh của NOT

Layout NOT sau sửa đã bố trí đúng cấu trúc PMOS trên/NMOS dưới, IN chung poly và OUT tại nút nối drain, đồng thời các pin VDD/VSS/IN/OUT được tạo đúng lớp pin để LVS nhận diện. Sau khi chạy lại, DRC không còn vi phạm và LVS báo Match, xác nhận layout đạt yêu cầu để sử dụng ở các cell tiếp theo.



Hình 1.10: hình mạch layout hoàn chỉnh của cổng NOT

2. THÍ NGHIỆM 2

Objective: Perform layout design for CMOS NOR, NAND and XOR logic gates.

Description: In this experiment, we perform layout design for CMOS NOR, NAND and XOR logic gates. We did the circuit design process in Lab 4. Students design layout for these logic gates.

The sizing for each NMOS and PMOS (width/length/finger=120n/45n/2).



Figure 2a: The symbol of a NAND gate



Figure 2b: The schematic of a CMOS NAND gate



Figure 3a: The symbol of a NOR gate



Figure 3b: The schematic of a CMOS NOR gate



Figure 3a: The symbol of a XOR gate



Figure 3b: The schematic of a CMOS XOR gate

2.1. Cổng NAND2

2.1.1. Bước đầu thực hiện layout cổng NAND2:

Nhóm tiến hành thiết kế cổng NAND2 với cấu trúc chuẩn gồm hai PMOS mắc song song ở mạng kéo lên và hai NMOS mắc nối tiếp ở mạng kéo xuống, với hai ngõ vào A và B điều khiển các gate tương ứng. Trên layout ban đầu, PMOS được bố trí trong Nwell phía trên và NMOS ở phía dưới, đồng thời định tuyến các net A, B, Out và các rail nguồn VDD/VSS theo bố cục standard cell. Ở bước này, nhóm tập trung đảm bảo node Out là nút chung giữa pull-up và pull-down và kiểm soát node nội bộ của NMOS nối tiếp để tránh hở mạch khi chạy LVS.



Hình 2.1: Sơ đồ nguyên lý và Layout ban đầu của cổng NAND2

2.1.2. Kết quả chạy DRC và phân tích lỗi cổng NAND2

Khi chạy DRC lần đầu cho cell NAND2, công cụ báo lỗi vi phạm độ rộng và diện tích tối thiểu trên lớp Metal1 tại khu vực chân A. Quan sát marker cho thấy đoạn Metal1 nối từ pin A vào phần routing bên trong bị thắt lại, khiến vùng Metal1 tại vị trí này không đạt yêu cầu tối thiểu của công nghệ (diện tích Metal1 phải ≥ 0.02 μm²).



Hình 2.2: lỗi Metal1 vi phạm khoảng cách (Min Spacing) tại vùng chân A của nand2

Nhóm khắc phục bằng cách mở rộng shape Metal1 drawing tại vùng chân A: chọn Metal1 drw và dùng thao tác Stretch/Resize để tăng bề rộng hoặc đắp thêm một patch Metal1 sao cho phần Metal1 không còn bị lỗi quá nhỏ và đạt diện tích tối thiểu. Sau đó chạy lại DRC để xác nhận lỗi đã được loại bỏ.



Hình 2.3: sửa lỗi DRC vi phạm độ rộng ở chân A

Khi chạy DRC cho cell NAND2, công cụ báo lỗi Poly vi phạm khoảng cách tối thiểu (Min Spacing) giữa Poly-to-Poly. Marker DRC xuất hiện tại vùng gần chân VSS/net16, cho thấy có hai hình dạng poly nằm quá sát nhau vi phạm khoảng cách nhỏ hơn giá trị spacing mà công nghệ quy định (Khoảng cách giữa 2 thành phần Metal1 với nhau tối thiểu là $0.06\ \mu m)$. Lỗi này thường xảy ra khi bố trí các gate poly hoặc đoạn poly routing ở sát khu vực nguồn và đường kim loại, khiến các cạnh poly bị lấn và tạo khoảng hở không đủ chuẩn.



Hình 2.4 Lỗi DRC Poly: Vi phạm khoảng cách tối thiểu Poly-to-Poly cổng nand2

Nhóm khắc phục bằng cách tăng khoảng cách giữa các shape poly tại vùng bị đánh dấu: dùng thao tác Move hoặc Stretch để dịch một trong hai đoạn poly ra xa, hoặc cắt và thu ngắn phần poly thừa làm khoảng cách bị nhỏ. Trong trường hợp cần giữ vị trí transistor, có thể route lại bằng Metal1/Metal2 thay vì kéo poly chạy dài để tránh poly đặt sát poly khác. Sau khi chỉnh sửa, nhóm chạy lại DRC để xác nhận lỗi Poly-to-Poly Min Spacing được loại bỏ.



Hình 2.5: sửa lỗi vi phạm khoảng cách tối thiểu Poly-to-Poly cổng nand2

Khi chạy DRC cho cell NAND2, công cụ tiếp tục báo lỗi POLY.A.1 – vi phạm diện tích tối thiểu của lớp Poly (Min Area). Marker lỗi xuất hiện tại vùng poly nằm gần khu vực net16/VSS, cho thấy có một phần poly được tạo ra với diện tích quá nhỏ. Do diện tích shape poly này nhỏ hơn ngưỡng tối thiểu theo rule công nghệ nên bị DRC đánh lỗi.



Hình 2.6: lỗi Poly vi phạm diện tích tối thiểu (POLY.A.1) tại vùng routing net16/VSS

Để khắc phục lỗi này, nhóm thấy có thể sửa bằng rất nhiều cách như: Bổ sung thêm một mảng Poly hoặc kéo dài phần Poly tại vị trí bị báo lỗi để tăng diện tích tổng của shape poly, đảm bảo đạt ngưỡng Min Area, hay mở rộng shape poly để chồng hoặc ghép với phần poly lân cận tạo thành một shape liên tục có diện tích lớn hơn, đồng thời đảm bảo không phát sinh lỗi spacing khác. Nhóm quyết định chọn cách sử lí thứ 2 là kéo dài phần poly (như ảnh bên dưới). Sau khi cập nhật layout, chạy lại DRC và xác nhận lỗi POLY.A.1 được loại bỏ.



Hình 2.7: sửa lỗi POLY.A.1 của cổng nand bằng cách kéo dài phần poly

Khi chạy DRC cho cell NAND2, công cụ báo lỗi POLY.SE1–POLY.SE2, thể hiện vi phạm khoảng cách tối thiểu giữa các biên Poly. Marker lỗi xuất hiện tại khu vực gần đường nối OUT, nơi các đoạn poly/biên poly nằm sát nhau hoặc tạo thành một góc nhọn, làm khoảng hở poly-to-poly nhỏ hơn quy định công nghệ. Đây là lỗi hình học thường gặp khi routing và hiệu chỉnh poly tạo ra phần poly lấn đi các poly lân cận.



Hình 2.8: lỗi Poly vi phạm khoảng cách (POLY.SE1–POLY.SE2) tại vùng gần node OUT cổng nand2

Để sửa lỗi, nhóm tiến hành chỉnh lại hình dạng và vị trí của shape Poly tại vùng bị đánh dấu: sử dụng thao tác Move và Stretch để dịch đoạn poly ra xa biên poly lân cận và loại bỏ phần poly nhọn không cần thiết, nhằm đảm bảo khoảng cách poly-to-poly thỏa min spacing theo rule. Sau khi điều chỉnh, nhóm chạy lại DRC để kiểm tra và xác nhận lỗi POLY.SE1–POLY.SE2 không còn xuất hiện.



Hình 2.9: Cách khắc phục lỗi POLY.SE1–POLY.SE2

Khi chạy DRC cho cell NAND2, công cụ báo lỗi POLY.W.5 tại khu vực đường tín hiệu A. Marker lỗi xuất hiện ở vùng poly có đoạn bị tạo hình dạng xéo, khiến bề rộng hiệu dụng của poly tại vị trí đó nhỏ hơn độ rộng tối thiểu theo rule công nghệ. Lỗi này thường phát sinh khi đoạn bị vát góc hoặc bị kéo lệch, tạo ra một phần poly hẹp cục bộ dù nhìn tổng thể đường poly vẫn liên tục.



Hình 2.10: lỗi Poly vi phạm độ rộng tối thiểu (POLY.W.5) tại vùng routing tín hiệu A



Hình 2.11: Khắc phục lỗi POLY.W.5

Để sửa lỗi POLY.W.5, nhóm thực hiện chỉnh lại hình dạng của poly tại vùng bị marker: dùng thao tác Stretch hoặc Resize để mở rộng đoạn poly bị hẹp, đồng thời chỉnh đoạn poly về dạng thẳng. Sau khi tăng bề rộng poly đạt yêu cầu tối thiểu, nhóm chạy lại DRC để kiểm tra và xác nhận lỗi POLY.W.5 không còn xuất hiện.

Sau khi sửa hết các lỗi xảy ra trong thông báo, nhóm đã chạy lại DRC và clear hết các lỗi:



Hình 2.12: Kết quả DRC sạch của NAND2 sau khi hoàn tất chỉnh sửa

2.1.3. Chạy LVS và phân tích các lỗi xảy ra

Sau khi hoàn tất sửa các lỗi DRC (Metal1/Poly liên quan đến min width/min spacing/min area) và kiểm tra lại kết nối các net chính, nhóm tiến hành chạy PVS LVS cho cell NAND2. Kết quả LVS cho thấy Extraction Results = Clean và Comparison Results = Match, tức là netlist trích xuất từ layout khớp hoàn toàn với schematic. Điều này xác nhận layout NAND2 đã đảm bảo đúng chức năng.



Hình 2.13: Kết quả LVS của NAND2 sau khi sửa lỗi: Comparison Results = Match (LVS Pass)

2.1.4. Layout hoàn chỉnh của cổng NAND2

Layout NAND2 sau khi hoàn thiện được bố trí theo dạng standard-cell: hai PMOS đặt trong Nwell phía trên, hai NMOS đặt phía dưới; VDD/VSS rails nằm ở biên trên/dưới giúp thuận tiện khi ghép cell theo hàng. Hai tín hiệu vào A và B được route theo trục dọc đến các gate poly tương ứng, trong khi Out được định tuyến theo phương ngang ở vùng giữa và nối đúng vào nút chung giữa mạng kéo lên và kéo xuống. Sau quá trình chỉnh sửa, DRC không còn vi phạm và LVS đạt Match, xác nhận cell NAND2 đáp ứng yêu cầu công nghệ và sẵn sàng dùng cho các bước thiết kế tiếp theo.



Hình 2.14: Layout hoàn chỉnh của cổng NAND2 sau khi sửa lỗi DRC và LVS đạt Match

2.2. Cổng NOR2

2.2.1. Bước đầu thực hiện Layout

Trước hết ta sẽ placement MOSFET nhằm tối ưu diện tích, và thuận tiện cho việc Routing sau đó. Ta sẽ đặt 2 PMOS ở trên gần VDD và 2 NMOS ở dưới gần VSS, sao cho các PMOS và NMOS có cùng cực gate sẽ song song thuận tiện cho việc đi dây Poly.

Sau đó ta tiến hành Routing the o đúng schematic của NOR2, chỉ cần lưu ý việc phải đặt thêm cực B cho accs transistor và điểm tiếp xúc giữa Poly và Metal tại 2 input A,B phải đóng thêm via.



Hình 2.15: Thực hiện Layout ở bước kiểm lỗi



Hình 2.16: Các lớp Metal 1 và Poly của bản Layout sơ khai

2.2.2. Kết quả chạy DRC và phân tích lỗi

Sau khi chạy DRC, kết quả xuất hiện như sau:



Hình 2.17: Kết quả DRC của cổng NOR2

Ta thấy có tổng cộng 6 lỗi, các lỗi chủ yếu liên quan đến khoảng cách giữa 2 lớp, diện tích của lớp Metal 1, diện tích lớp Poly.

a) Lỗi POLY.SE1_POLY.SE2

Xuất hiện ở các tại khu vực gần các pin A, B tại lớp Poly

→ Ta sẽ kéo 2 pin A, B lên phía trên lớp Poly để tăng khoảng cách lên.



Hình 2.18: Kết quả sau khi chỉnh lỗi về poly.se1_poly.se2

b) Lỗi METAL1.SP.1.1

Xuất hiện ở những đường dây Metal1 có khoảng cách quá gần nhau không đủ 0.06um.

→ Ta sẽ stretch các đường dây Metal1 để tăng khoảng cách.



Hình 2.19: Kết quả sau khi chỉnh lỗi metal1.sp.1.1

c) Lỗi METAL1.A.1

Xuất hiện ở 2 pin A, B khi diện tích lớp Metal 1 không đủ 0.02um.

→ Ta sẽ vẽ đè một lớp Metal 1 có diện tích lớp hơn lên 2 pin này.



Hình 2.20: Kết quả sau khi sửa tất cả các lỗi

Bảng kết quả DRC trống trơn → Không còn lỗi nào xuất hiện, phần Layout gần như hoàn thành.



Hình 2.21: Bản Layout hoàn chỉnh của cổng NOR2

2.2.3. Kết quả chạy LVS



Hình 2.22: Kết quả LVS của cổng NOR2

Kết quả LVS không phtas hiện lỗi nào. Bản Layout chính thức hoàn chỉnh.

2.3. Cổng XOR

2.3.1. Bước đầu thực hiện Layout

Cổng XOR bao gồm tổng cộng 12 MOSFETs, gồm 6 PMOS và 6 NMOS. Có 2 cặp PMOS-NMOS tạo thành cổng đảo và 8 MOSFETs còn lại tạo thành cổng XOR.

Ta sẽ thực hiện Layout với 2 cổng đảo cho 2 ngõ vào A và B (Cho ra 2 ngõ đảo $\bar{A}, \bar{B}$) ở 2 bên, và khối cấu trúc XOR ở chính giữa



Hình 2.23: Thực hiện Layout ở bước kiểm lỗi



Hình 2.24: Các lớp Poly và Metal1 của bản Layout sơ khai

2.3.2. Kết quả DRC và phân tích lỗi

Sau khi chạy DRC, kết quả Output xuất hiện như sau



Hình 2.25: Kết quả Output DRC của cổng XOR

Thiết kế ban đầu có tổng cộng 12 lỗi chia làm 5 nhóm. Ta sẽ phân tích lỗi của từng nhóm và cách để sửa chúng.

a) Lỗi ở pin input



Hình 2.26: Kích thước pin nhỏ

Vị trí lỗi ở 2 input A và B, nội dung lỗi như sau: "Diện tích lớp Metal1 phải lớn hơn hoặc bằng 0.02 μm". Nguyên nhân gây ra lỗi này là do diện tích của Input Pin A và B nhỏ hơn so với giá trị tối thiểu được quy định

Cách xử lý lỗi: Tăng kích thước các Pin Input A và B lên



Hình 2.27: Hình dạng của Pin B sau khi được tăng kích thước

b) Lỗi khoảng cách giữa các thành phần của lớp Metal1



Hình 2.28: Khoảng cách giữa 2 dây của lớp Metal1 quá gần

Vị trí lỗi tại PMOS của cổng đảo ngõ vào A và B, nội dung lỗi : ”Khoảng cách giữa 2 thành phần Metal1 với nhau tối thiểu là 0.06 μm”. Nguyên nhân gây ra lỗi này là do khoảng cách giữa 2 thành phần Metal1 với nhau ngắn hơn mức tối thiểu cho phép.

Cách xử lý lỗi: Đây chỉ là lỗi thao tác do trước đó nhóm đã dịch chuyển PMOS mà không dịch chuyển dây, vì vậy ta thực hiện xóa đi phần dư thừa và vẽ lại cho đúng



Hình 2.29: Xóa đi phần dây dư thừa

c) Lỗi kích thước vùng Nwell của PMOS



Hình 2.30: Lỗi tại vùng Nwell của PMOS

Vị trí lỗi nằm tại 2 PMOS tầng dưới của cấu trúc XOR với nội dung: “Lớp Nwell phải có bề rộng tối thiểu là 0.3 μm”. Nguyên nhân gây ra lỗi này là do kích thước bề rộng của lớp Nwell của PMOS ngắn hơn mức tối thiểu

Cách xử lý lỗi: Tạo thêm một vùng Nwell mới bao quanh tất cả các PMOS



Hình 2.31: Thêm một vùng Nwell bao tất cả các PMOS

d) Lỗi khoảng cách giữa các thành phần của lớp Poly





Hình 2.32: Lỗi khoảng cách giữa các thành phần của lớp Poly

Vị trí lỗi nằm tại 1) Giữa via và lớp Poly của ngõ vào A, và 2) Giữa via và dây Abu của lớp Poly. Nội dung lỗi như sau: "Khoảng cách tối thiểu giữa 2 thành phần kết nối của lớp Poly là 0.06 μm". Nguyên nhân gây ra lỗi này là do khoảng cách giữa các dây trong lớp Poly gần hơn giá trị tối thiểu được quy định

Cách sửa lỗi: Tăng khoảng cách giữa các dây nối trong lớp Poly lên



Hình 2.33: Tăng khoảng cách các thành phần của lớp Poly

e) Kết quả sau khi sửa tất cả các lỗi



Hình 2.34: Kết quả Ouptut DRC của cổng XOR sau khi sửa lỗi

Bảng Kết quả DRC trống trơn → Không còn lỗi nào xuất hiện, phần Layout gần như hoàn thành

Thực hiện các bước thu nhỏ khoảng cách, tối ưu không gian, ta có bản Layout hoàn chỉnh như hình dưới:



a)



b)



c)

Hình 2.35: a) Bản Layout hoàn chỉnh của cổng XOR; b) Bản Layout với lớp Metal 1; c) Bản Layout với lớp Poly

2.3.3. Kết quả chạy LVS

Thực hiện chạy LVS như hướng dẫn, kết quả được hiển thị như hình dưới đây



Hình 2.36: Kết quả LVS của cổng XOR

Kết quả LVS không phát hiện lỗi nào. Bản Layout đã chính thức hoàn chỉnh

3. THÍ NGHIỆM 3

Objective: Perform layout design for a CMOS MUX circuit.

Description: In this experiment, we perform layout design for CMOS MUX circuit. We did the circuit design process in Lab 4. Students design layout for these circuits.

The sizing for each NMOS and PMOS (width/length/finger=120n/45n/2)



Figure 5a:
The symbol of MUX



Figure 5b:
The schematic of MUX



Figure 5c:
The schematic of MUX

3.1. Cổng MUX21 tại Figure 5b

3.1.1. Bước đầu thực hiện Layout

Cổng MUX21 tại Figure 5b có cấu trúc giống như cổng XOR nhưng có ít Transistor hơn với chỉ 1 bộ Đảo. Với những kinh nghiệm từ việc Layout cổng XOR, ta thực hiện Layout bước đầu cho cổng MUX này, kết quả như hình dưới



Hình 3.1: Kết quả Layout cổng MUX5b ở bước đầu

3.1.2. Kết quả DRC và phân tích lỗi

Sau khi chạy DRC, hộp thoại DRC Result Viewer xuất hiện với 5 lỗi, chia làm 2 nhóm. Ta sẽ phân tích từng nhóm một.

a) Lỗi khoảng cách giữa các dây trong lớp Metal1



Hình 3.2: Lỗi khoảng cách dây lớp Metal1 khi chạy DRC cổng MUX21:5b

Lỗi này nằm tại vị trí giữa via lớp Metal1 của dây notS và dây VDD của cực B PMOS. Nội dung lỗi như sau: "Khoảng cách tối thiểu giữa hai dây trong lớp Metal1 là 0.06 μm". Nguyên nhân của lỗi này là do khoảng cách giữa via và đường dây của lớp Metal1 nhỏ hơn giá trị tối thiểu

Thực hiện sửa lỗi này bằng cách tăng khoảng cách giữa via và dây Metal1, kết quả như hình dưới



Hình 3.3: Sửa lỗi khoảng cách dây của lớp Metal

b) Lỗi khoảng cách giữa các dây trong lớp Poly





Hình 3.4: Lỗi khoảng cách dây lớp Poly khi chạy DRC cổng MUX21:5b

Lỗi này nằm tại vị trí 1) Giữa dây notS và cực G của PMOS, và 2) Giữa dây D1 và cực G của NMOS. Nội dung lỗi như sau: "Khoảng cách tối thiểu giữa hai dây trong lớp Poly là 0.06 μm". Nguyên nhân của lỗi này là do khoảng cách giữa các đường dây của lớp Poly nhỏ hơn giá trị tối thiểu

Thực hiện sửa lỗi này bằng cách tăng khoảng cách giữa các đường dây của lớp Poly, kết quả như hình dưới





Hình 3.5: Sửa lỗi khoảng cách dây của lớp Poly

c) Kết quả sau khi sửa tất cả các lỗi



Hình 3.6: Kết quả Ouptut DRC cổng MUX5b sau khi sửa lỗi

Bảng Kết quả DRC trống trơn → Không còn lỗi nào xuất hiện, phần Layout gần như hoàn thành

Thực hiện các bước thu nhỏ khoảng cách, tối ưu không gian, ta có bản Layout hoàn chỉnh như hình dưới:



a)



b) *c)*

Hình 3.7: a) Bản Layout hoàn chỉnh của cổng MUX5b; b) Bản Layout với lớp Metal 1; c) Bản Layout với lớp Poly

3.1.3. Kết quả chạy LVS

Thực hiện chạy LVS như hướng dẫn, kết quả được hiển thị như hình dưới đây



Hình 3.8: Kết quả LVS của cổng MUX5b

Kết quả LVS không phát hiện lỗi nào. Bản Layout đã chính thức hoàn chỉnh

3.2. cổng mux21 tại figure 5c:

3.2.1. Bước đầu thực hiện layout MUX21

nhóm triển khai layout cho MUX21 dựa trên schematic, với các tín hiệu điều khiển và các nhánh truyền dữ liệu được nối qua các transistor theo cấu trúc của mạch chọn 2:1. Trên layout, các cụm transistor được bố trí theo dạng standard-cell có PMOS phía trên trong Nwell và NMOS phía dưới, đồng thời định tuyến các đường tín hiệu chính để hình thành các nút nội bộ và ngõ ra Out. Do số lượng các node khá nhiều nên việc routing được thực hiện theo từng cụm để kiểm soát tốt khoảng cách giữa các đường kim loại và tránh phát sinh vi phạm DRC.



Hình 3.9: Sơ đồ nguyên lý và layout ban đầu của MUX21c

Trong quá trình đi dây trong layout, nhóm nhận thấy nếu route trực tiếp hai đường Metal1 chạy song song hoặc giao nhau ở khu vực trung tâm thì rất dễ xảy ra hiện tượng metal chạm nhau hoặc khoảng cách không đạt (min spacing), dẫn đến lỗi DRC và có thể gây mismatch khi LVS. Để tối ưu và giảm rủi ro lỗi, nhóm sử dụng net1 làm đường trung gian để bắc cầu: thay vì để hai đoạn Metal1 tiến lại quá gần nhau, nhóm chuyển hướng kết nối qua net1 để tạo khoảng cách an toàn giữa các shape Metal1 và giữ cho các đường routing tách biệt rõ ràng. Cách làm này giúp tránh dính metal, đảm bảo layout sạch hơn về DRC, đồng thời làm cho các node nội bộ được phân tách dễ kiểm soát khi debug LVS.



Hình 3.10: Chi tiết tối ưu routing tại MUX21: dùng net1 làm đường trung gian để tránh Metal1 bị dính/vi phạm spacing

3.2.2. Chạy DRC và phân tích lỗi

Khi chạy DRC cho cell MUX21, các vi phạm xuất hiện tập trung tại vùng /S_source_2/VDD và khu vực lân cận nơi có nhiều đường dây giao nhau cũng như đổi lớp. Danh sách rule cho thấy lỗi thuộc nhiều nhóm như *CONT.** (ví dụ CONT.E.2, CONT.S.*, CONT.X.*), *METAL1.** (ví dụ METAL1.A.1) và *POLY.** (POLY.E.2, POLY.E.3, POLY.SE1–POLY.SE2, POLYX.1). Điều này cho thấy nguyên nhân chính không phải do nhóm đi sai mạch mà đến từ hình học layout tại vùng routing dày đặc như:

(i) contact/via đặt sát biên kim loại gây thiếu hoặc khoảng cách contact không đủ, (ii) xuất hiện các mảng Metal1 nhỏ/đầu nhọn khi bẻ góc hoặc nối patch dẫn đến không đạt điều kiện tối thiểu, và (iii) các đoạn poly bị đi sát nhau đặc biệt ở vùng gần VDD và các nhánh tín hiệu làm phát sinh các lỗi poly-edge hay poly spacing.

Vì phần lớn lỗi phát sinh do đi dây quá sát và hình dạng shape chưa tối ưu, nhóm xử lý theo hướng đi dây lại khu vực /S_source_2/VDD để giảm mật độ và chuẩn hóa hình học như sau:

1. Reroute lại các nhánh đi qua vùng VDD theo hướng cho thoáng hơn: tránh để các đường Metal1 chạy quá gần nhau hoặc giao nhau tại một điểm; ưu tiên đi dây theo kiểu vuông góc để không tạo các góc nhọn/đầu nhọn.
2. Với các lỗi *CONT.*:* nhóm dịch vị trí contact/via ra xa biên shape lân cận và đắp thêm các lối Metal1 quanh contact để đảm bảo 2 dây giao với nhau; đồng thời giãn khoảng cách giữa các contact khi cần để thỏa min spacing.



Hình 3.11: lỗi DRC của MUX21 tập trung tại vùng /S_source_2/VDD: nhóm lỗi Contact

3. Với lỗi *METAL1.A.1* (mảng Metal1 quá nhỏ): nhóm hợp nhất và đắp thêm Metal1 để tránh tạo các mảnh kim loại nhỏ do nối dây kiểu chắp vá; đảm bảo đoạn nối liên tục và đủ kích thước tối thiểu.



Hình 3.12: lỗi METAL1.A.1 vi phạm diện tích tối thiểu Metal1 tại vùng chân tín hiệu S



Hình 3.13: sửa lỗi METAL1.A.1 của MUX21

4. Với các lỗi *POLY.*:* nhóm hạn chế dùng poly như một đường dây dài, thay vào đó chỉnh lại biên poly và tăng khoảng cách poly-to-poly tại vùng bị marker; những đoạn cần bắc cầu hoặc né dây được chuyển ưu tiên sang metal + contact/via để tránh phát sinh lỗi poly-edge và spacing.



Hình 3.14: lỗi DRC của MUX21 tập trung tại vùng /S_source_2/VDD: nhóm lỗi POLY

Sau khi thực hiện các bước trên, nhóm chạy lại DRC để kiểm tra cho đến khi các vi phạm tại vùng /S_source_2/VDD được loại bỏ (không còn lỗi thuộc nhóm CONT/METAL1/POLY tại khu vực này), từ đó đảm bảo layout sạch hình học trước khi chuyển sang bước LVS.

Khi chạy DRC cho cell MUX21, công cụ báo lỗi NWS.P.1 tại khu vực phía trên gần VDD/N-well, vị trí được đánh dấu cho thấy một hình dạng liên quan đến vùng không thỏa điều kiện công nghệ như khoảng cách và độ phủ tối thiểu. Lỗi này thường xuất hiện khi bố trí các khối transistor PMOS và đường nguồn sát biên, làm vùng Nwell bị

cụt lại hoặc quá gần một shape khác. Nhóm khắc phục điều chỉnh lại layout ở vùng VDD bằng cách dịch chuyển và thu gọn đường dây hoặc các lối lân cận, đồng thời đảm bảo vùng biên liên quan đủ khoảng cách và độ bao theo luật, sau đó chạy lại DRC và xác nhận lỗi NWS.P.1 đã được loại bỏ.



Hình 3.15: lỗi NWS.P.1 tại vùng N-well/VDD và kết quả sau khi chỉnh sửa

Khi chạy DRC cho cell MUX21, công cụ báo lỗi POLY.A.1, tức là vi phạm diện tích tối thiểu (Min Area) của lớp Poly tại khu vực được đánh dấu gần node OUT/VSS. Marker cho thấy một đoạn poly ở vị trí này có diện tích quá nhỏ, thường do shape poly bị cụt hoặc tạo thành một mảnh poly ngắn và hẹp trong quá trình đi dây và chỉnh sửa layout.



Hình 3.16: lỗi POLY.A.1 (vi phạm diện tích tối thiểu Poly) tại vùng gần OUT/VSS

Để khắc phục, nhóm chọn phương án kéo dài miếng poly tại vùng bị báo lỗi: dùng thao tác Stretch và Resize để tăng chiều dài của hình dạng poly sao cho diện tích poly đạt ngưỡng tối thiểu theo rule công nghệ, đồng thời đảm bảo không phát sinh thêm lỗi với các lớp lân cận. Sau khi điều chỉnh, nhóm chạy lại DRC và xác nhận lỗi POLY.A.1 đã được loại bỏ.



Hình 3.17: Khắc phục POLY.A.1: kéo dài shape Poly để tăng diện tích tối thiểu

Sau khi sử lí hết các lỗi đã phát sinh, nhóm chạy lại DRC và đã clean hết các lỗi như hình vẽ bên dưới.



Hình 3.18: kết quả chạy DRC của MUX21 hình c sau khi nhóm đã sử lí hết các lỗi phát sinh

3.2.3. Chạy LVS và xử lí các lỗi:

Sau khi hoàn tất quá trình sửa các lỗi DRC phát sinh trong quá trình layout liên quan đến Metal1/Contact/Poly như min area, min spacing, enclosure và điều chỉnh routing tại các vùng dây dày, nhóm tiến hành chạy PVS và LVS cho cell mux21 hình c. Kết quả cho thấy Extraction Results = Clean và Comparison Results = Match, nghĩa là netlist trích xuất từ layout khớp hoàn toàn với schematic về số lượng linh kiện, kết nối các node và các chân I/O. Điều này xác nhận cell MUX21 đã được tạo pin/label đúng chuẩn và tất cả các node nội bộ đã được định tuyến chính xác theo chức năng mạch.



Hình 3.19: Kết quả LVS của MUX21 (mux21 hình c): Extraction Clean, Comparison Match (LVS Pass)

3.2.4. Kết quả layout đã hoàn chỉnh của mux21 hình c

Layout MUX21 sau khi hoàn chỉnh có cấu trúc dạng standard-cell với các cụm transistor được bố trí rõ ràng theo từng nhánh chức năng, giúp giảm giao cắt dây và thuận tiện kiểm soát các node nội bộ. Các đường nguồn VDD/VSS được giữ theo rail, trong khi các tín hiệu điều khiển và dữ liệu được định tuyến theo hướng thoáng để đảm bảo khoảng cách công nghệ và tránh chạm các lớp metal. Ở các vùng mật độ routing cao, nhóm đã tối ưu bằng cách tách tuyến và sử dụng các node trung gian để tránh hai đường Metal1 dính nhau gây lỗi. Sau khi điều chỉnh, cell đạt DRC sạch và LVS Match, sẵn sàng dùng cho các bước thiết kế và kiểm thử tiếp theo.



Hình 3.20: Layout hoàn chỉnh của MUX21 sau khi sửa toàn bộ lỗi DRC và đạt LVS Match