

信号分离装置

摘要：本设计实现的信号分离装置，可以对输入的两路信号进行相加，通过信号分离电路恢复出两路信号并进行稳定同频输出、控制输出两路信号的相位差等功能。系统由加法器电路、ADC 模块、DAC 模块、ZYNQ7020 核心板，TJC3224T132 串口显示屏等部分组成。输入的两路信号经过增益为 1 的加法器相加后由 ADC 直采转换，然后由 FPGA 读取，对信号进行快速傅里叶变换，从而分离信号并由 DAC 输出。使用信号发生器输出原始信号，装置启动后，可自动对两路信号进行相加，按下信号分离按键后，系统可自动进行信号分离；输入相位控制参数后，系统可按照相关参数对正弦信号进行分离，并控制其相位差。

关键词：FFT；加法器；信号分离；移相

一、 系统方案

1. 比较与选择

1.1 信号分离设计方案

方案一：使用滤波器进行信号分离。

方案二：使用 FFT 提取频谱信息，分离后通过 DDS 重建信号。

方案选择：方案一，滤波器可以直接针对目标频率进行分离，需要计算资源较少。滤波器的性能受限于阶数，要达到精准滤波的效果需要耗费较多的逻辑资源，而且可调整性较差，还可能引入相位失真，影响信号的重构质量，几乎不可能准确控制输出的相位差；方案二，FFT 能够提供信号的频域表示，直观地展示出各个频率成分及其幅度，可以有效识别和分析不同频率的信号，且在频率变化时的性能较好，可以准确控制输出的相位差，几乎不需要耗费逻辑资源。但是对于信号的后处理较滤波器较为复杂，需要耗费更多的计算资源。综合考虑，使用方案二。

1.2 信号输出方案

方案一：将测量相位差的工作交给模拟相位测量芯片来完成，FPGA 通过其输出来获取实时相位差。

方案二：把信号重建工作交给 DDS，FPGA 通过接口实时调整 DDS 产生信号的相位。

方案选择：方案一，模拟相位测量芯片能够直接对输入信号进行处理，输出相位差结果，FPGA 可以直接读取，整个过程延迟较低，可以减少数字处理带来的量化误差和延时。但模拟电路受到外界影响较大，测量精度不如数字方法高，且其功能和性能不易调整；方案二，DDS 技术基于数字处理，可以灵活精确地调整输出信号的频率和相位，不受环境因素影响，便于实现精准的相位控制策略，且具有灵活性。DDS 通过 FPGA 控制，会存在一定的处理延时，但在误差允许范围内。综合考虑，使用方案二。

2. 方案描述

系统框图如图 1 所示。

两个输入信号 A 和 B 经过一个独立供电的加法器进行增益为 1 的相加操作，得到信号 C。信号 C 通过 ADC 进行采样，将其转换成数字信号供 FPGA 处理。在 FPGA 中，输入的数字信号进入处理系统（Processing System，简称为 PS）进行 FFT 处理，提取出频谱信息，分析信号的频率成分。

FPGA 通过从 FFT 分析中获得的信息和由串口屏输入的初始相位差，通过 DDS 模块进行移相操作，从而生成具有一定初始相位差的两个信号。生成的两个信号通过 DAC 输

出到示波器进行观察。




图 1 系统框图

二、 理论分析与计算

1. FFT 原理分析

FFT，即快速傅里叶变换（Fast Fourier Transform），是一种高效计算离散傅里叶变换（DFT）及其逆变换的算法。




图 2 DFT 示意图

对于长度为 N 的复数序列 $x[n]$ ，其 DFT 定义为：

$$X[k] = \sum_{n=0}^{N-1} x[n] \cdot W_N^{kn}, \quad k=0, 1, \dots, N-1 \quad (1)$$

其中 $W_N = e^{-j2\pi/N}$ 是 N 阶单位根，满足 $W_N^N = 1$ 。

考虑长度为 N 的序列 $x[n]$ ，首先将其划分为：

$$x_e[m] = x[2m], \quad x_o[m] = x[2m+1], \quad m=0, 1, \dots, N/2-1 \quad (2)$$

利用 DFT 的性质，原序列的 DFT 可表示为：

$$X[k] = \sum_{m=0}^{N/2-1} x_e[m] \cdot W_N^{2mk} + W_N^k \sum_{m=0}^{N/2-1} x_o[m] \cdot W_N^{2mk}, \quad k=0, 1, \dots, N-1 \quad (3)$$

化简得：

$$X[k] = X_e[k] + W_N^k X_o[k] \quad (4)$$

其中 $(X_e[k])$ 和 $(X_o[k])$ 分别是 $x_e[m]$ 和 $x_o[m]$ 的 DFT。

上述分解过程可以递归地应用于 $x_e[m]$ 和 $x_o[m]$ ，直至达到基本情况（子序列长度为 1）。

在每一步递归中，引入旋转因子 W_N^k 来结合子序列的 DFT 结果。这些操作通过蝶形计算完成，每个蝶形涉及一对复数的加法和乘以旋转因子的操作。

在第 k 级蝶形中：

$$X[k] = X'[k] + W_{N/2}^k X''[k] \quad (5)$$

$$X[k + N/2] = X'[k] - W_{N/2}^k X''[k] \quad (6)$$

$X'[k]$ 和 $X''[k]$ 分别对应于前一半和后一半的子序列在目前级的中间结果，旋转因子是相应级别的 $W_{N/2}^k = e^{-j\pi k/N}$ 。

当序列长度减至 1 时，DFT 简化为原序列值本身。递归过程中产生的所有中间结果最终被合成，形成完整的 $x[k]$ 。

2. 三角波与正弦波分辨原理分析

考虑待处理信号为正弦波的叠加时，即输入：

$$u_A = U_A \sin(\omega_A t + \phi_A) \quad u_B = U_B \sin(\omega_B t + \phi_B) \quad (7)$$

叠加后的信号：

$$u_C = U_A \sin(\omega_A t + \phi_A) + U_B \sin(\omega_B t + \phi_B) \quad (8)$$

可以看出，其只有两个频率分量，当对其进行傅里叶变换后，其幅度谱只在 ω_A ， $-\omega_A$ ， ω_B ， $-\omega_B$ 这四个点不为零。故对其进行傅里叶变换后可以直接得到原输入信号的频率。




图 3 正弦波叠加的幅度谱示意图

当待处理信号为正弦波和三角波的叠加时，将三角波按傅里叶级数进行展开，此时有：

$$f(t) = \frac{8A_{\max}}{\pi^2} \cdot \sum_{n=1}^{\infty} \frac{(-1)^{n-1}}{(2n-1)^2} \sin((2n-1)\omega t) \quad (9)$$

其中， ω 为三角波一个基波周期对应的角频率， $A_{\max}$ 为三角波的幅值。

故三角波信号具有无穷多个频率分量，且对应的频率分量的幅度之间具有一定的数学

关系。通过这种数学关系，可将正弦波与三角波分离。

待处理信号为三角波的叠加时，同样由三角波的幅度谱特性，也可以将不同频率的三角波分离。




图 4 三角波幅度谱示意图

三、 电路与程序设计

1. ADC 电路设计

ADC 前置差分电路如图 5 所示。ADC 模块基于 12 位、170MSPS 的高速 ADC 芯片 LTC2220，前端输入信号经过 ADA4937 超低失真差分 ADC 驱动器进行调理，做 50 欧姆阻抗匹配。ADC 进行采样转换后的数字量为并行输出，为保证输出的稳定性，由两个 PMOD 接口接入 FPGA。




图 5 ADC 前置差分电路

2. 加法器电路设计

加法器电路如图 5 所示。运算放大器芯片采用 NE5532 双通道低噪声运算放大器，增益带宽积为 10MHz，压摆率为 9V/us，可充分满足设计需求。同时为使电路表现出更好的性能，按照操作手册，在正负电源与地之间分别连接一个 100nF 的电容器。




图 5 加法器电路

3. 软件程序设计

程序设计流程图如图 7 所示。




图 7 软件设计流程图

在信号分离模式下，系统通过 FIFO 读取数据，然后进行 FFT 获取频谱信息，再利用频谱信息使用寻峰算法寻找 A 和 B 的频率。若寻找到的一个信号的频率为另一个信号频率

的三倍(以 B 的频率为 A 的三倍为例), 为了避免误差, 计算 A 的一次和五次谐波能量比, 若大于 150, 则判定为正弦波, 反之则判定为三角波。计算 B 的一次和三次谐波能量比, 若大于 50, 则判定为正弦波, 反之则判定为三角波; 若寻找到的一个信号的频率不为另一个信号频率的三倍, 则均计算次和三次谐波能量比, 若大于 50, 则判定为正弦波, 反之则判定为三角波。然后根据信号的类型和频率进行输出。

在相位控制模式下, 系统由串口屏读取相位控制信息, 若在要求范围(0 到 180 度)范围内, 则按照输入的相位控制信息和输入的信号, 控制输出的相位。

四、 测试方案与测试结果

1. 测试环境

示波器:	GWINSTEK	MDO2204ES 型数字示波器;
信号发生器:	RIGOL	DG4162 型 160M 任意波形发生器;
电 源:	RIGOL	DP832 型稳压源。

2. 测试方案

2.1 加法器测试方案

将两路输入信号连接至加法器的输入端, 改变信号 A 和信号 B 的频率和峰峰值, 多次测量, 观测输出端波形是否正确。

2.2 信号分离测试方案

将两路输入信号连接至加法器的输入端, 分别测量以下四种情形, 观测输出波形是否正确: 信号 A 和信号 B 均为正弦波; 信号 A 为正弦波, 信号 B 为三角波; 信号 A 为三角波, 信号 B 为正弦波; 信号 A 和信号 B 均为三角波。在测试输出时, 设置对应输入为示波器触发源, 调节水平扫描速度使得示波器上显示 4~8 个周期的输入信号波形, 观察分离出的信号波形是否与输入信号同频率、不失真, 稳定显示不漂移。

2.3 相位控制测试方案

将两路输入信号 A, B 连接至加法器的输入端, 分离后的两路信号 A', B' 分别接至示波器的两通道; 输入需要控制的相位差, 设置 A 为示波器触发源, 观察分离后的信号波形; 使用光标测量功能测量 A', B' 上升沿过零点的时间差, 计算对应相位差, 观察是否与输入的相位差相同。

3. 测试结果与数据

3.1 加法器测试结果

表 1 加法器测试表

信号 A 频率 /kHz	信号 B 频率 /kHz	信号 A 峰峰值/V	信号 B 峰峰值/V	信号 C 理论 峰峰值/V	信号 C 实际 峰峰值/V
10	10	1.00	1.00	2.00	2.01
10	10	1.50	1.00	2.50	2.50
30	30	1.00	1.00	2.00	1.99
60	60	1.50	1.00	2.50	2.49
60	60	2.00	1.00	3.00	2.99
90	90	1.00	1.00	2.00	2.00
90	90	1.50	1.00	2.50	2.50

3.2 信号分离测试结果

表 2 信号分离测试表

信号 A 类型	信号 B 类型	信号 A 频率 /kHz	信号 B 频率 /kHz	信号 A' 类型	信号 B' 类型	信号 A' 频率 /kHz	信号 B' 频率 /kHz	是否稳 定显示
正弦波	正弦波	50	100	正弦波	正弦波	50	100	是
正弦波	正弦波	20	60	正弦波	正弦波	20	60	是
正弦波	三角波	20	40	正弦波	三角波	20	40	是
正弦波	三角波	50	55	正弦波	三角波	50	55	是
三角波	正弦波	20	60	三角波	正弦波	20	60	是
三角波	正弦波	30	90	三角波	正弦波	30	90	是
三角波	三角波	30	90	三角波	三角波	30	90	是
三角波	三角波	20	60	三角波	三角波	20	60	是

3.3 相位控制测试

表 3 相位控制测试表

信号 A 频率 /kHz	信号 B 频率 /kHz	输入初始相 位差/°	信号 A'频率 /kHz	信号 B'频率 /kHz	输出实际相 位差/°
20	40	30.00	20	40	29.76
25	75	30.00	25	75	29.81
30	60	60.00	30	60	60.03
30	90	60.00	30	90	60.19
40	80	90.00	40	80	89.77
40	80	120.00	40	80	119.85
50	100	120.00	50	100	120.59
50	100	150.00	50	100	149.88

4. 测试结果分析

4.1 加法器测试分析：由数据结果知，加法器增益约为 1,满足题目要求。误差主要来源于电路中噪声的存在和电阻阻值的误差。

4.2 信号分离测试分析：由数据结果知，该信号分离装置可正确分离信号，并做到稳定同频显示，且波形无失真，满足题目要求；误差主要来源于 DDS 的精度和信号发生器的误差。

4.3 相位控制测试分析：由数据结果知，该信号分离装置相位控制的误差在 0.6 度以内，满足题目要求；误差主要来源于二次和三次谐波能量比，若大于 50，则判定为正弦波，反之则判定为三角波；DDS 的精度和数据处理的延时。

五、 参考文献

- [1]. 罗杰,谢自美.电子线路-设计·实验·测试(第五版),2015,电子工业出版社.
- [2]. 康华光.电子技术基础(模拟部分)(第六版).2013,高等教育出版社.
- [3]. [美]Bruce Carter.运算放大器权威指南(第四版)2014,人民邮电出版社.
- [4]. 全国大学生电子设计竞赛组委会.第十一届全国大学生电子设计竞赛获奖作品选编,北京理工大学出版社.