## **CEDT Final Project 2567 Digital Logic 2110252: Mini CPU**

จะเปิดให้ส่งตัว final test พร้อมกับ future **operation** วันพุธที่ 23 ตุลาคม 2567 เวลา 14:00

5 กลุ่มแรกที่ทำแบบ multiple cycle / pipeline (ทำแบบ single clock CPU จะไม่นับใน bonusนี้) และผ่านทุกเคส จะได้ S ทั้งกลุ่ม (โดยไม่ต้องเข้าสอบก็ได้) คนที่พัฒนาหลัก 2 คนต่อกล่มจะได้ S\*

ขอแสดงความยินดีกับทั้ง 5 กลุ่มด้วยนะครับ กลุ่มที่ทำเสร็จถัดมาก็คือเก่งมาก ช้ากว่าแด่ไม่กี่นาทีเอง 🙂

# ทั้ง 5 กลุ่มที่ได้ Extra credit

- ได้ S ทันที**ทุกคน**
- คนที่เป็นผู้พัฒนาหลักได้ S\*
- ไม่ต้องเข้าสอบพรุ่งนี้ก็ได้ (แต่ถ้าใครอยากเข้าสอบเพื่อได้คะแนนสอบ ยอดเยี่ยมก็ได้)
- ไม่ต้องพรีเซนต์ ไม่ต้องทำรายงาน (แต่ถ้าทำมาแล้วก็ส่งได้นะ) → ถ้าจะ ไม่มาพรีเซนต์ ให้ลบที่จองออกด้วยนะครับ → ถือว่าส่วนโครงงานได้ เต็ม 35
- ปกติทางภาควิชาจะมีการมอบประกาศนียบัตรกับนิสิตที่ได้คะแนน Top
   ของแต่ละวิชาด้วย ดังนั้นถ้านิสิตอยากจะทำคะแนนให้ได้สูงๆ เพื่อ ลุ้นประกาศนียบัตรนี้ ควรเข้าสอบด้วย

เขียนชื่อกลุ่มและสมาชิก พร้อมระบุคนทำหลัก 2 คน ลงไปในไฟล์ .dig ที่ส่งด้วยนะครับ ทำเหมือนใส่กรอบเดิม label นั้นแหละ

ข้อมูล testcase แบบ full

https://docs.google.com/spreadsheets/d/1TIUC1whxUTNDk\_5jwqrP4Xb7SYOda\_58/editrusp=sharing&ouid=115188683733264074142&rtpof=true&sd=true

## ให้จองลำดับการนำเสนอ (เข้าด้วยอีเมล์นิสิต)

https://docs.google.com/spreadsheets/d/1U4k3qLSoolD2SVIIzdwHmq SKDFMKScWfXDO7qqRIBBg

กลุ่มใหนทำ verilog มาเองและอยากนำเสนอเพื่อได้ Extra credit ลงเวลาได้เลยนะครับ <a href="https://docs.google.com/spreadsheets/d/1U4k3qLSooID2SVIIzdwHmqSKDFMKScWfXDO7qqRI">https://docs.google.com/spreadsheets/d/1U4k3qLSooID2SVIIzdwHmqSKDFMKScWfXDO7qqRI</a> BBg/edit?gid=186526749#gid=186526749

ให้นิสิตสร้าง CPU โดยใช้โปรแกรม Digital โดยช่วงแรกรอรับคำสั่งเพื่อโหลดโปรแกรมเข้ามาเก็บใน RAM memory ขนาด 256 x 13 bits (pRAM - Program RAM) แล้วทำตามคำสั่งโดยคำสั่งแรกจะอยู่ที่ address 0x00 ทำไปจนเจอคำสั่งให้หยุด จากนั้นรอจนกว่าจะได้รับสัญญาณให้ส่งคำตอบ จึงแสดงผลลัพธ์ที่เก็บไว้ใน RAM memory ขนาด 256 x 8 bits (rRAM - Result RAM) ในตำแหน่ง address 0x00 - 0x0F ออกทาง output และ 7-segment จำนวน 2 ตัว

### วงจรมี input คือ

- M ขนาด 8 bits พารามิเตอร์ที่ 1
   N ขนาด 8 bits พารามิเตอร์ที่ 2
- progIN ขนาด 13 bits เป็น data input ที่จะส่งโปรแกรมเข้ามาทีละคำสั่งจนครบ ก่อนจะให้รอ สัญญาณเพื่อเริ่มทำงาน
- reset ขนาด 1 bit เมื่อได้ 1 ให้ reset การทำงานของวงจร และ/หรือ เคลียร์ค่าของ rRAM ให้ เป็น 0 ทั้งหมด โดยจะมี clock ให้ทำงานส่วนนี้อย่างน้อย 20 clocks
- progLoad ขนาด 1 bit เมื่อได้ 1 ให้เริ่มอ่านค่าจาก progIN ทีละคำสั่ง ไปเก็บใน pRAM เริ่มตั้งแต่ address 0x00 ไปจนกระทั่ง สัญญาณ progLoad เป็น 0 ซึ่งคำสั่งที่มากที่สุดจะเป็น 256 คำสั่ง
- start ขนาด 1 bit เมื่อได้ 1 ให้เริ่มทำงานตาม pRAM
- result ขนาด 1 bit เมื่อได้ 1 ให้เริ่มส่งคำตอบที่อยู่ใน rRAM
- clk ขนาด 1 bit เป็นสัญญาณ clock สำหรับใช้ในการให้จังหวะ

ส่วนนี้สำหรับเป็นตัวช่วยในการทำงาน grader ไม่ได้ส่งส่วนนี้ให้โดยตรง

• [pRAM ขนาด 256 x 13 bits] สำหรับเก็บโปรแกรม ที่ได้รับเข้ามา สามารถเลือกเป็นแบบใดก็ได้

## วงจรมี output คือ

- valid ขนาด 1 bit เป็น 1 เมื่อทำงานตามโปรแกรมเสร็จเรียบร้อยพร้อมส่งคำตอบ
- done ขนาด 1 bit เป็น 1 เมื่อการทำงานเสร็จสิ้นและส่งผลคำตอบเรียบร้อย หรือตอนเริ่มต้น ครั้งแรกที่พร้อมรับคำสั่ง reset / progLoad / start
- output ขนาด 8 bits เป็นค่า output ที่ได้จากการทำงาน โดยแสดงผลลัพธ์ที่อยู่ใน rRAM เป็น เลขฐาน 16 โดยจะแสดงค่าหลังจากได้รับสัญญาณ result

ส่วนนี้สำหรับเป็นตัวช่วยในการทำงาน grader ไม่ได้อ่านจากส่วนนี้

- [7-segment 2 ตัว] แสดงค่าผลลัพธ์ของ output สำหรับให้ตรวจสอบผลลัพธ์
- [rRAM ขนาด 256 x 8 bits] สำหรับเก็บคำตอบ สามารถเลือกเป็นแบบใดก็ได้

## ข้อมูลเพิ่มเติมสำหรับการพัฒนา CPU

- สามารถใช้อุปกรณ์ อะไรก็ได้เพิ่มเติมที่มีอยู่ใน Digital แบบมาตรฐาน
- จำนวนบรรทัดของคำสั่งจะอยู่ในช่วง 1 255 คำสั่ง
- คำสั่งโปรแกรมที่ส่งมาให้จัดเก็บเข้า pRAM โดยเมื่อทำงานให้อ่านคำสั่งของโปรแกรมตามลำดับ โดยให้ทำงานตั้งแต่บรรทัดแรกไปจนเจอคำสั่งที่ให้หยุดการทำงาน
- CPU นี้จะใช้การคำนวณแบบ 8 bits เป็นหลัก
- ระบบตัวเลขสำหรับคำนวณทางคณิตศาสตร์จะเป็นแบบ 2's complement ยกเว้นจะระบุเป็นอย่างอื่น
- แต่ละคำสั่ง จะออกแบบให้ใช้จำนวน clock เท่ากันหรือไม่เท่ากันก็ได้
- ต้องมีการออกแบบ register เพื่อเก็บค่าสถานะหรือข้อมูลต่างๆเพิ่มเดิมเอง ตามความเหมาะสม
- ไม่จำเป็นต้องทำได้ครบทกคำสั่ง บาง test case อาจจะใช้เพียงไม่กี่คำสั่งก็ได้
- กำหนดให้ใช้ positive edge clock ในการ Synchronous วงจร

# แต่ละคำสั่งจะมีโครงสร้างคำสั่งดังนี้

| 12 | 11 | 10     | 9    | 8 | 7 | 6 | 5 | 4      | 3        | 2 | 1 | 0 |
|----|----|--------|------|---|---|---|---|--------|----------|---|---|---|
|    | Ор | code 5 | bits | - |   |   |   | Operan | d 8 bits |   |   |   |

โครงสร้างของ instruction ขนาด 13 bits แบ่งเป็น opcode 5 bits และ operand 8 bits

## Opcode และคำอธิบายเป็นไปดังตารางด้านล่าง

| Opcode | คำสั่ง                           | ความหมาย   |
|--------|----------------------------------|--|
| 00000  | NOPE                             | ไม่ต้องทำงานอะไร ข้ามไปทำงานคำสั่งถัดไป  |
| 00001  | accA ← Operand                   | นำค่า 8 bits ของ operand ไปเก็บไว้ใน accA  |
| 00010  | accB ← Operand                   | นำค่า 8 bits ของ operand ไปเก็บไว้ใน accB  |
| 00011  | accA ← accB                      | นำค่าจาก accB ไปเก็บไว้ใน accA   |
| 00100  | accB ← accA                      | นำค่าจาก accA ไปเก็บไว้ใน accB   |
| 00101  | regC ← accA                      | นำค่าจาก accA ไปเก็บไว้ใน regC   |
| 00110  | accA ← regC                      | นำค่าจาก regC ไปเก็บไว้ใน accA   |
| 00111  | regC ← M                         | นำค่าจาก input M ไปเก็บไว้ใน regC  |
| 01000  | regC ← N                         | นำค่าจาก input N ไปเก็บไว้ใน regC  |
| 01001  | accA ←<br>pRAM_adr[Operand]      | นำค่าจาก pRAM ใน address ที่ระบุโดย operand ไปเก็บไว้ใน<br>accA โดยจัดเก็บเฉพาะ 8 bits ด้านขวาเท่านั้น |
| 01010  | accA ←<br>rRAM_adr[Operand]      | นำค่าจาก rRAM ใน address ที่ระบุโดย operand ไปเก็บไว้ใน<br>accA  |
| 01011  | rRAM_adr[Operand]<br>← accA      | นำค่าจาก accA ไปเก็บไว้ใน rRAM ใน address ที่ระบุโดย<br>operand  |
| 01100  | Jump to address<br>Operand       | ข้ามไปทำคำสั่งใน address ตามที่ระบุใน Operand แบบไม่มี<br>เงื่อนไข                                     |
| 01101  | Jump to address<br>Operand if eq | ข้ามไปทำคำสั่งใน address ตามที่ระบุใน Operand ถ้า equal<br>flag เป็น 1                                 |
| 01110  | Jump to address<br>Operand if gr | ข้ามไปทำคำสั่งใน address ตามที่ระบุใน Operand ถ้า greater<br>flag เป็น 1                               |
| 01111  | Jump to address                  | ข้ามไปทำคำสั่งใน address ตามที่ระบุใน Operand ถ้า lesser   |

| Opcode | คำสั่ง                                 | ความหมาย  |
|--------|--|---|
|        | Operand if le                          | flag เป็น 1   |
| 10000  | Jump to address<br>Operand if eq or gr | ข้ามไปทำคำสั่งใน address ตามที่ระบุใน Operand ถ้า equal<br>flag หรือ greater flag เป็น 1  |
| 10001  | accA ← accA + accB                     | นำค่าจาก accA มาบวกกับ accB แล้วไปเก็บที่ accA (ไม่ต้อง<br>สนใจกรณีผลบวกเกินขอบเขต) คำนวณแบบ 2's complement   |
| 10010  | accA ← accA - accB                     | นำค่าจาก accA มาลบกับ accB แล้วไปเก็บที่ accA (ไม่ต้อง<br>สนใจกรณีผลลบเกินขอบเขต) คำนวณแบบ 2's complement   |
| 10011  | accA ← accA * accB                     | นำค่าจาก accA[30] มาคูณกับ accB[30] แล้วไปเก็บที่ accA<br>(คิด 4 bits ดังนั้นจะมองเป็นเลขบวกอย่างเดียว)   |
| 10100  | accA ← accA / accB                     | นำค่าจาก accA คิดแบบ binary ไม่ดู signed bit มาหารกับ accB<br>แล้วไปเก็บที่ accA  |
| 10101  | accA ← accA % accB                     | นำค่าจาก accA คิดแบบ binary ไม่ดู signed bit มา mod กับ<br>accB แล้วไปเก็บที่ accA  |
| 10110  | accA ← accA ^ accB                     | นำค่าจาก accA[20] มายกกำลัง accB[20] แล้วไปเก็บที่ accA<br>(ไม่ต้องสนใจกรณีผลลัพธ์เกินขอบเขต)   |
| 10111  | accA CMP accB                          | เทียบค่า accA กับ accB คำนวณแบบ 2's complement<br>- ถ้า accA == accB ค่า equal flag จะเป็น 1<br>- ถ้า accA > accB ค่า greater flag จะเป็น 1<br>- ถ้า accA < accB ค่า lesser flag จะเป็น 1 |
| 11000  | accA ← NOT(accA)                       | กลับบิตของ accA แล้วเก็บไว้ที่ accA   |
| 11001  | accA ←<br>accA AND accB                | นำค่าจาก accA มา bitwise AND กับ accB แล้วไปเก็บที่ accA  |
| 11010  | accA ←<br>accA OR accB                 | นำค่าจาก accA มา bitwise OR กับ accB แล้วไปเก็บที่ accA   |
| 11011  | accA ←<br>accA XOR accB                | นำค่าจาก accA มา bitwise XOR กับ accB แล้วไปเก็บที่ accA  |
| 11100  | accA ←<br>accA << accB                 | นำค่าจาก accA มา logical shift left ตามค่าของ accB[20]<br>แล้วไปเก็บที่ accA โดย shift left ไม่เกิน 7 bits  |
| 11101  | isPrime(accA)                          | ตรวจสอบว่า accA เป็นจำนวนเฉพาะหรือไม่ ถ้า<br>- accA เป็นจำนวนเฉพาะ ค่า equal flag จะเป็น 1<br>ให้คิด accA แบบเลขฐาน 2 ปกติ ไม่มีเลขลบ   |
| 11110  | rRAM[0x0E:0x0F] ←<br>LCM(              | คำนวณหาค่าคูณร่วมน้อย LCM(m,n) โดย<br>m คือค่าใน rRAM ตำแหน่งตาม operand[7:4]   |

| Opcode | คำสั่ง   | ความหมาย   |  |  |  |
|--------|--|--|--|--|--|
|        | rRAM_adr[Operand<br>[7:4]],<br>rRAM_adr[Operand<br>[3:0]]) | n คือค่าใน rRAM ตำแหน่งตาม operand[3:0]<br>ให้คิดตัวเลขแบบ binary เป็นจำนวนเต็มบวกเท่านั้น<br>นำผลลัพธ์ที่ได้เก็บไว้ที่ rRAM[0x0E] และ rRAM[0x0F]<br>โดยค่า most significant บิต result[15:8] เก็บที่ rRAM[0x0E] |  |  |  |
|        |  | โดยค่า least significant บิต result[7:0] เก็บที่ rRAM[0x0F]  https://en.wikipedia.org/wiki/Least_common_multiple   |  |  |  |
| 11111  | STOP   | หยุดการทำงาน ไม่ต้องทำคำสั่งถัดไป แล้วรอสัญญาณ result  |  |  |  |

accA, accB, regC คือ Accumulator A, Accumulator B, Register C ตามลำดับโดยมีขนาด 8 bits

## การทำงานในทีม

- ให้ทำงานเป็นกลุ่ม กลุ่มละ 3-4 คน โดยนิสิตสามารถจับกลุ่มกันเองได้
  - กลุ่ม 2 คนก็ได้ พออนุโลม แต่ถ้ามีเพื่อนไม่มีกลุ่ม ก็อาจจะขอให้เพื่อนร่วมกลุ่มด้วย
- นิสิตสามารถปรึกษากันระหว่างกลุ่มได้ แต่ห้ามคัดลอก
- สามารถใช้ generative AI ในการช่วยวิเคราะห์และพัฒนาวงจรได้

### การให้คะแนน (draft)

• เอกสารด้านเทคนิคไม่เกิน 10 หน้า

(10 คะแนน)

- แนวคิดการออกแบบ CPU
- ASM Chart หรือ FSM Chart
- การออกแบบและพัฒนาส่วน Data Path
- การออกแบบและพัฒนาส่วน Control Unit

• ส่วนการนำเสนอ (10 คะแนน)

- สุ่มตัวแทนที่จะมานำเสนอ แสดงว่าทุกคนควรรู้เรื่องและอธิบายได้
- ให้จัดทำสไลด์ประกอบการนำเสนอ
- ระยะเวลานำเสนอ 5-10 นาที

• การทำงานตาม test case

(80 คะแนน)

- ในแต่ละ โปรแกรมทดสอบจะมีความแตกต่างกันทั้งเรื่องจำนวนคำสั่งที่ใช้ บรรทัดของคำสั่ง
- สำหรับโปรแกรมทดสอบเดียวกัน ก็จะมีหลาย test case เพื่อทดสอบส่งสัญญาณ input
   เช่น M, N, reset, start, result ในเวลาที่ไม่เหมือนกันเพื่อดูการตอบสนองของวงจรที่สร้าง
   ขึ้น
- ทุกๆ สมาชิกที่เกินกว่า 4 คน จะถูกหักคนละ 5 คะแนน

(-5 คะแนน)

#### **Extra Credit**

- กลุ่ม (จำนวนไม่เกิน 5 คน) ที่สามารถส่งวงจรผ่าน grader ได้ถูกต้องทุก test case จำนวน 5 กลุ่ม แรก (ในกลุ่มต้องทำเอง ห้ามทุจริตเอาของกลุ่มอื่นมาดัดแปลงแล้วส่ง) จะได้รางวัลพิเศษ (ต้อง แสดงรหัสและชื่อสมาชิกในไฟล์ .dig และแสดงหน้าที่ของแต่ละคนโดยเป็นคนหลักในการออกแบบ และพัฒนาไม่เกิน 2 คน) โดยยึดรายชื่อตามไฟล์ครั้งแรกที่ส่งผ่านครบทุก test case
  - ถือว่าสอบผ่านได้ S ทั้งกลุ่ม โดยไม่พิจารณาคะแนนแล็ปและคะแนนสอบ
  - คนที่เป็นหลักในการออกแบบและพัฒนาจำนวนไม่เกิน 2 คนต่อกลุ่ม จะได้ S\* คือใบ Certificate ยอดเยี่ยมประจำวิชา
- กลุ่ม (จำนวนไม่เกิน 5 คน) ที่ทำวงจรผ่านโปรแกรม Digital จนผ่านทุก test case แล้ว สามารถจัด ทำ CPU ในรูปแบบโปรแกรม verilog ได้ (โดยทำเองไม่ใช่ export จาก Digital) โดยกลุ่มที่ทำต่อ ยอดส่วนนี้จนสำเร็จจำนวน 3 กลุ่มแรก
  - ถือว่าสอบผ่านได้ S ทั้งกลุ่ม โดยไม่พิจารณาคะแนนแล็ปและคะแนนสอบ
  - o คนที่เป็นหลักในการออกแบบและพัฒนาจำนวนไม่เกิน 2 คนต่อกลุ่ม จะได้ S\* คือใบ Certificate ยอดเยี่ยมประจำวิชา

## ตัวอย่างการทำงาน


กำหนดให้ข้อมูลโปรแกรมทดสอบเป็นดังนี้

| 0b | 00001 0000 1111 | $accA \leftarrow Operand$            |
|----|-----------------|--------------------------------------|
| 0b | 00010 0011 0101 | $accB \leftarrow Operand$            |
| 0b | 10001 0000 0000 | accA ← accA + accB                   |
| 0b | 01011 0000 0011 | $rRAM\_adr[Operand] \leftarrow accA$ |
| 0b | 11111 0000 0000 | STOP                                 |

เริ่มต้นจะมีสัญญาณ reset เพื่อให้วงจรทำการตั้งต้นค่าของระบบ โดยจะมี clock อย่างน้อยจำนวน 20 clock ก่อนจะมีสัญญาณ progLoad

รอสัญญาณ progLoad เป็น 1 จะให้เริ่มรับคำสั่งทีละคำสั่งผ่านทาง progIN ไปเก็บไว้ใน pRAM โดยเริ่มต้น ที่ address 0x00 แล้วค่อยๆเพิ่ม address ทีละ 1 จนกว่าสัญญาณ progLoad เป็น 0 ซึ่งหมายถึง program ได้ถูกส่งให้ครบถ้วนแล้ว


ในกรณีนี้จะส่งมาทั้งหมด 4 คำสั่ง ให้จัดเก็บที่ pRAM address 0x00 - 0x03



รอสัญญาณ start เป็น 1 จะให้เริ่มทำคำสั่งตามลำดับใน pRAM

เริ่มจากให้ accA ← 15 accB ← 53 accA ← 15 + 53 = 68 rRAM\_adr[3] ← 68

เมื่อทำงานเสร็จ ให้กำหนดสัญญาณ valid = 1



จากนั้นรอจนได้สัญญาณ result = 1 จึงเริ่มส่งค่าของ rRAM ตั้งแต่ address 0x00 ไปจนถึง 0x0F ซึ่งจะได้

rRAM[0x00]  $\rightarrow$ rRAM[0x01]  $\rightarrow$ rRAM[0x02]  $\rightarrow$ rRAM[0x03]  $\rightarrow$  68  $\rightarrow$  0x44 rRAM[0x0F]  $\rightarrow 0$ 

เมื่อแสดงผลครบ ให้ส่งสัญญาณ done ออกเป็น 1 เพื่อรอสัญญาณการทำงานใหม่ โดยต้องสามารถรับ สัญญาณ reset, progLoad และ start ได้อย่างต่อเนื่อง

### **Template**

Template สามารถเข้าถึงได้จาก <u>TEMPLATE V2.dig</u>

https://drive.google.com/file/d/1RSEFD2m7Z0iy-kiXMjbMnvUEdCjVwVkg

#### **Testcase**

ไฟล์ที่ไว้สร้าง test case สามารถทดลองใช้ได้จาก excel (ให้โหลดลงที่เครื่องมาทดลอง ตัว testcase จะ อยู่ที่คอลัมน์ P)

| Α      | В     | С      | D     | E       | F       | G      | Н   | 1     | J    | K      | L | M                             | N                                   | 0               | P           | Q           | R       |
|--------|-------|--------|-------|---------|---------|--------|-----|-------|------|--------|---|-------------------------------|-------------------------------------|-----------------|-------------|-------------|---------|
| ogram1 | Test1 |        |       |         |         |        |     |       |      |        |   |                               |                                     |                 | testcase fo | rmat        |         |
|        | N     | progIN | reset | progLoa | d start | result | clk | valid | done | output |   | Meaning                       | Assembly                            | Machine code    | M N progli  | V reset pro | gLoad : |
| 0      |       | 0 0    | )     | 0       | 0       | 0      | 0 ( | ) (   | ) (  | 0      | 0 |                               |                                     |                 | 000000      | 00000       |         |
| 0      |       | 0 0    |       | 0       | 0       | 0      | 0   | (     | ) (  | 0      | 0 | clock20 รอให้ reset วงจร      |                                     |                 | 000000      | 01000       |         |
| 0      |       | 0 271  |       | 0       | 1       | 0      | 0 ( | ) (   | ) (  | 0      | 0 |                               | accA ← Operand                      | 00001 0000 1111 | 0 0 271 0 1 | 000000      |         |
| 0      |       | 0 271  |       | 0       | 1       | 0      | 0   | (     | ) (  | 0      | 0 | โหลดคำสั่งที่ 1 เข้า pRAM     |                                     |                 | 0 0 271 0 1 | 001000      |         |
| 0      |       | 0 565  | i     | 0       | 1       | 0      | 0 ( | ) (   | ) (  | 0      | 0 |                               | accB ← Operand                      | 00010 0011 0101 | 0 0 565 0 1 | 000000      |         |
| 0      |       | 0 565  | i     | 0       | 1       | 0      | 0   | (     | ) (  | 0      | 0 | โหลดคำสั่งที่ 2 เข้า pRAM     |                                     |                 | 0 0 565 0 1 | 001000      |         |
| 0      |       | 0 4352 | !     | 0       | 1       | 0      | 0 ( | ) (   | ) (  | 0      | 0 |                               | accA ← accA + accB                  | 10001 0000 0000 | 0 0 4352 0  | 100000      | 0       |
| 0      |       | 0 4352 | !     | 0       | 1       | 0      | 0   | (     | ) (  | 0      | 0 | โหลดคำสั่งที่ 3 เข้า pRAM     |                                     |                 | 0 0 4352 0  | 100100      | 0       |
| 0      |       | 0 2819 | 1     | 0       | 1       | 0      | 0 ( | ) (   | ) (  | 0      | 0 |                               | $RAM\_add[Operand] \leftarrow accA$ | 01011 0000 0011 | 0 0 2819 0  | 100000      | 0       |
| 0      |       | 0 2819 | 1     | 0       | 1       | 0      | 0   | (     | ) (  | 0      | 0 | โหลดคำสั่งที่ 4 เข้า pRAM     |                                     |                 | 0 0 2819 0  | 100100      | 0       |
| 0      |       | 0 7936 |       | 0       | 1       | 0      | 0 ( | ) (   | ) (  | 0      | 0 |                               | STOP                                | 11111 0000 0000 | 0 0 7936 0  | 100000      | 0       |
| 0      |       | 0 7936 | i     | 0       | 1       | 0      | 0   | (     | ) (  | 0      | 0 | โหลดคำสั่งที่ 5 เข้า pRAM     |                                     |                 | 0 0 7936 0  | 100100      | 0       |
| 0      |       | 0 0    | )     | 0       | 0       | 1      | 0 ( | ) (   | ) (  | 0      | 0 |                               |                                     |                 | 000001      | 00000       |         |
| 0      |       | 0 0    |       | 0       | 0       | 1      | 0   | (     | ) (  | 0      | 0 | รับคำสั่ง start ให้เริ่มทำงาน |                                     |                 | 000001      | 01000       |         |
| 0      |       | 0 0    |       | 0       | 0       | 0      | 0 ( | x     | (    | 0      | 0 |                               |                                     |                 | 000000      | 00x00       |         |
| 0      |       | 0 0    | 1     | 0       | 0       | 0      | 0   | l x   | (    | 0      | 0 | ทำงานตามโปรแกรม               |                                     |                 | 000000      | 01x00       |         |
| 0      |       | 0 0    | 1     | 0       | 0       | 0      | 0 ( | x     | (    | 0      | 0 |                               |                                     |                 | 000000      | 00x00       |         |
| 0      |       | 0 0    | 1     | 0       | 0       | 0      | 0   | l x   | (    | 0      | 0 | ทำงานตามโปรแกรม               |                                     |                 | 000000      | 01x00       |         |
| 0      |       | 0 0    | )     | 0       | 0       | 0      | 0 ( | ) x   | (    | 0      | 0 |                               |                                     |                 | 000000      | 00x00       |         |
| 0      |       | 0 0    | 1     | 0       | 0       | 0      | 0   | l x   | (    | 0      | 0 | ทำงานตามโปรแกรม               |                                     |                 | 000000      | 01x00       |         |
| 0      |       | 0 0    | 1     | 0       | 0       | 0      | 0 ( | ) x   | (    | 0      | 0 |                               |                                     |                 | 000000      | 00x00       |         |

https://docs.google.com/spreadsheets/d/1TIUC1whxUTNDk\_5jwqrP4Xb7SYOda\_58/edit?usp=s haring&ouid=115188683733264074142&rtpof=true&sd=true

ถ้านิสิตได้จัดทำ testcase และทดสอบแล้วว่าใช้งานได้สามารถ upload เพื่อมาแชร์กันได้ที่ <a href="https://drive.google.com/drive/folders/1pVPxsRP0wovPDF3y4Q1z42OHkex2D9pj?usp=sharing">https://drive.google.com/drive/folders/1pVPxsRP0wovPDF3y4Q1z42OHkex2D9pj?usp=sharing</a> โดยให้ upload ที่เป็น excel ด้วยเพื่อตรวจทานได้สะดวก โดยตั้งชื่อตามที่เห็นสมควร

พี่เดชได้จัดทำ testcasegenerator.py มาเพิ่มครับ สามารถทดลองใช้กันได้ <a href="https://drive.google.com/file/d/1DnZNXi1npDifLYNbxk54oTro5Eq">https://drive.google.com/file/d/1DnZNXi1npDifLYNbxk54oTro5Eq</a> ip0l/view?usp=sharing

#### Test case นะครับ

- Test case ใน grader ที่ให้ทดสอบจะสอดคล้องกับ test case ในไฟล์ program Test.xlsx
- 01 P01T01 ทดสอบการโหลดโปรแกรมและการส่งค่าทั่วไป
- 02\_P01T02 request result เป็นครั้งที่ 2 หลังจากส่ง output ออกมาแล้ว
- 03\_P02T01 Test simple jump
- 04 P03T01 pRamLoad Test
- 05 P04T01 isPrime Test
- 06 P05T01 isPrime + CMP
- 07 P06T01 ทดสอบการอ่านค่า M และ N
- 08\_P06T02 ทดสอบการอ่านค่า M และ N / แล้วก็ทดสอบการ run ใหม่โดยไม่ได้ โหลดโปรแกรม ใหม่
- 09 P07T01 ทดสอบคำสั่งพิเศษ LCM
- 10\_P07T02 ทดสอบคำสั่งพิเศษ LCM โดยให้ค่าคำตอบจะเกิน 8 บิต และเก็บตัวตันไว้ที่ address 0x0F ซึ่งจะไว้เก็บคำตอบด้วย
- 11 P08T01 ทดสอบการ + \* / % ^

- 12\_P08T02 ทดสอบการ + \* / % ^ โดยการสั่งแกับางส่วนของโปรแกรมแล้วทำงานเลย
- 13\_P09T01 ทดสอบ bitwise operation NOT AND OR XOR <<
- 14\_P09T02 ทดสอบ bitwise operation NOT AND OR XOR << แล้วก็ reset ระหว่างทำงาน

#### กำหนดการและแนวทางในการส่ง

#### วันประกาศโครงงาน

- ให้นิสิตจับกลุ่มและแจ้งรายละเอียดกลุ่ม โดยให้สมาชิกเพียงคนเดียวเป็นตัวแทนในการกรอก (รวม ถึงต้องใช้ account นี้ในการ update และส่งข้อมูลตลอด) https://www.mycourseville.com/?q=courseville/worksheet/53675/1425077
- ให้กรอกชื่อทีมและสมาชิกภายในวันพุธที่ 16 ตุลาคม 2567
- เริ่มออกแบบและพัฒนาวงจร

## ก่อนวันกำหนดส่งระยะหนึ่งภายในวันที่ 18 ตุลาคม 2567

- แจ้งตัวอย่าง test case ที่ใช้ในการทดสอบเบื้องตัน (ซึ่งนิสิตจะทราบคำสั่งที่มี จำนวนคำสั่ง จำนวน clock มากที่สุดที่ยอมให้ใช้)
- เปิด grader ให้ทดลองส่งบาง test case

#### ก่อนวันกำหนดส่ง

- ทยอยเพิ่มและแจ้ง Test case (เกือบ) ทั้งหมดที่ใช้ในการทดสอบ
- ให้จองลำดับการนำเสนอ
   https://docs.google.com/spreadsheets/d/1U4k3qLSoolD2SVIIzdwHmqSKDFMKScWfXD
   O7qqRIBBg

## วันกำหนดส่ง 24 ตุลาคม 2567 เวลาประมาณ 12:00 หลังสอบเสร็จ

- เพิ่ม Test case ทั้งหมดที่ใช้ในการทดสอบ
- เริ่มนับเวลาส่งอย่างเป็นทางการเพื่อคัดเลือกทีมที่ส่งได้ครบทุก test case ตาม Extra Credit

#### ช่วงการนำเสนอ

- ให้ Upload เอกสารสำหรับนำเสนอให้เสร็จ
- นำเสนอกลุ่มละประมาณ 5-10 นาที
- โดยคนนำเสนอและตอบคำถามจะถูกสุ่มจากสมาชิกคนใดคนหนึ่ง
- นำเสนอทีละกลุ่ม ตามลำดับการจอง

#### หลังการนำเสนอ

- มีเวลาให้ทำการพัฒนา CPU เพิ่มเติม
- Grader จะปิดรับการส่งในวันที่ 24 ตุลาคม 2567 ตอนเที่ยงคืน
- ให้ Upload เอกสารต่างๆ เช่นไฟล์สำหรับนำเสนอ รายงาน ไฟล์โปรแกรม และ capture หน้าจอ คะแนน grader ผ่านทาง MCV ให้เสร็จก่อนเที่ยงคืน

### หลังวันกำหนดส่ง 26-27 ตุลาคม 2567

- พักผ่อนหรือเตรียมตัวสำหรับวิชาถัดไป
- ขอให้นิสิตทุกคนโชคดีและสนุกกับการเรียน

## มีคำถามตรงใหนเพิ่มเติมสามารถ เพิ่ม comment มาได้เลยนะครับ

Comment 1จับ 2 คนได้ใหม → ได้ครับ พออนุโลม แต่อยากให้เป็น 3-4 คนมากกว่า

Comment 2 Output ขนาด 8 bits จะต้องมีทั้งหมดกี่ตัวครับ จะต้องสร้างให้ครบ 16 ตัวเพื่อแสดงผลค่าใน rRAM ที่ address 0x00 จนถึง 0x0F เลยไหมครับ → ไม่ต้องสร้างตัวแปรให้ครบได้ครับ คือใน rRAM ตอน โดนสัญญาณ clear ก็ให้ล้างค่าเป็น 0 ไว้ก่อน, แล้วพอโดนคำสั่งให้ไปเก็บค่าใน rRAM ก็ค่อยเก็บค่าตาม ตำแหน่งที่ระบุ → ตอนแสดงผลก็ค่อยๆดึงค่าจาก rRAM เอามาส่งออกให้ทาง output

Comment 3 opcode 01101 - 10000 ค่าของ flag ได้จากการเอาตัวอะไรมาเปรียบเทียบกันหรอครับ → ก็ แล้วแต่คำสั่งก่อนหน้าว่าจะเอาอะไรมาเปรียบเทียบ แต่ผลจากการเปรียบเทียบก็จะเอามาใช้สำหรับการ Jump คำสั่ง

ก็คือขึ้นอยู่กับคำสั่ง 10111 ก่อนหน้าใช่ไหมครับ ถ้าเป็นอย่างนั้นแสดงว่า ในชุดคำสั่งทั้งหมด คำสั่ง
 10111 จะมาก่อน 01101-10000 แน่นอนใช่ไหมครับ → ควรมีการเทียบค่าก่อน หรืออาจจะเทียบไว้
 นานแล้วค่อยมา Jump ก็ได้ครับ หรือบางทีก็คือเรียกคำสั่ง 11101 (isPrime) ก็ได้

Comment 4 acc คืออะไรหรอครับ → accumulator ก็เป็น register ที่เอาไว้ส่งค่าให้ ALU คิดคำนวณครับ แล้วก็รอค่าจาก ALU เอาไปทำคำสั่งอื่นๆต่อ <a href="https://en.wikipedia.org/wiki/Accumulator">https://en.wikipedia.org/wiki/Accumulator</a> (computing)

Comment 5 มีโอกาสที่ reset กับ progLoad เป็น 1 พร้อมกันไหมครับ → ไม่มีครับ → test case ที่ เหมาะสมจะไม่เป็นอย่างนั้น

- แล้วมีโอกาสที่หลังจาก start แล้ว progLoad จะเป็น 1 ไหมครับ → ก็ต้องขอ result ก่อน แล้วก็วน ไปเพื่อ reset / progLoad ได้ครับ

Comment 6 ระหว่างที่ CPU กำลังทำงานอยู่ จะมีโอกาสที่ reset เป็น 0 ไหมครับ → ปกติ reset = 0 คือทำ งานไปเรื่อยๆ ไม่ reset ครับ , ถ้าจะให้ reset คือเป็น 1 ซึ่งมีโอกาสที่จะได้รับสัญญาณ reset ระหว่างทำงานได้ แล้วระบบก็ต้องรอพวก progLoad / start ใหม่

- ก็คือหยุดการทำงานทันที (Sync) แบบไม่ต้องรอ Opcode 11111 เลยใช่ไหมครับ → คือเข้าสู่ standby เพื่อรอคำสั่งรอบใหม่ครับ แต่ถ้าเจอ opcode 11111 ก็คือให้รอจังหวะไม่ต้องทำโปรแกรม อะไรเพิ่มเติมแล้ว รอสัญญาณ result เพื่อส่งคำตอบ (แต่ถ้าโดน reset ก็คือไปล้างค่าแล้วรอเริ่มใหม่ นะ)

Comment 7 มีโอกาสที่สัญญาณ result จะติดก่อนสัญญาณ valid ใหมครับ → มีครับ ก็คือกรณีที่วงจรที่ สร้างมาทำงานข้ากว่าที่กำหนด ระบบจะร้องขอคำตอบแล้วแต่วงจรยังทำไม่ทัน → เคสนี้ก็คือรันได้ผิด

Comment 8 กรณีที่ Done แล้ว จะต้องรับสัญญาณ Reset, ProgLOAD แล้ว start ตามลำดับเท่านั้นไหม ครับ หรือว่า Done แล้ว สามารถ Start ได้เลยไหมครับโดยที่ไม่ต้อง Reset → เป็นไปได้ครับ คือเราอาจจะ ใช้ program เดิม แต่เปลี่ยน input M กับ N แทน

Comment 9 isPrime(acc A) คิดแบบ Two's complement หรือว่าเลขฐานสองปกติครับ → คิดแบบฐาน สองปกติครับ

Comment10 หลังจากที่startเป็น 1แล้ว ระหว่างรันคำสั่งในpRAMอยู่ มีโอกาสที่start จะเปลี่ยนค่ามั้ยครับ → start จะเป็น 1 เพียงสั้นๆ อาจจะเพียงแค่ 1 clock Comment 11 มีกรณีที่ equal flag กับ greater หรือ lesser flag มีค่าเป็น 1 พร้อมกันไหมครับ ถ้าหากใช้ คำสั่ง isPrime() แล้วใช้คำสั่ง Compare ต่อ → อันนี้ต้องขึ้นอยู่กับการ implement ครับ ซึ่งจริงๆไม่ควรให้ เป็นอย่างนั้น


Comment 12 ถ้า greater flag เป็น 1 แล้วจะให้ lesser flag กับ equal flag เป็น 0 ด้วยไหมครับ → ควร เป็นอย่างนั้นครับ


Comment 13 left shift ตามค่า accB คือถ้า accB มีค่าเป็น 4 ให้เลื่อนbitทั้งหมดวนไปทางช้าย 4 รอบใช่ มั้ยครับ  $\rightarrow$  ใช่ครับ  $\rightarrow$  เป็น shift left ไม่ต้อง rotate shift left

- ค่า accB คิดแบบ binary ปกติหรือว่า Two's complement ครับ → คิดแบบ binary โดยใช้ accB[2..0] จำนวน 3 bits ครับ

Comment 14 reset จะเป็น 1 เพียงสั้นๆ เหมือน comment ที่ 10 ไหมครับ —> ใช่ครับ สั้นๆ

Comment 15 ในเอกสาร progIN จะมีค่าทั้งตอน clk 0 และ 1 แต่ใน test case ของ template ค่า progIN มีเฉพาะตอน clk เป็น 0 ควรยึดอันไหนครับ → จริงๆแล้วขอเพียง มีสัญญาณ progIN ที่ถูกต้อง ก่อน clock จะเป็นขาขึ้น ก็พอครับ จังหวะที่ clock=1 ระบบไม่น่าจะได้อ่านอยู่แล้วครับ → พยายามทำระบบให้รองรับ การอ่านจังหวะขอบขาขึ้นแล้วกันนะครับ





| X 01_P01T01 failed |   |        |  |   |   |   |  |  |  |  |
|--------------------|---|--------|--|---|---|---|--|--|--|--|
| M                  | N | progIN | reset  | progLoad  | start   | result  | clk  |  |  |  |
| 0                  | 0 | 0      | 0  | 0   | 0   | 0   | 1  |  |  |  |
| 0                  | 0 | 10F    | 0  | 1   | 0   | 0   | 0  |  |  |  |
| 0                  | 0 | 0      | 0  | 1   | 0   | 0   | 1  |  |  |  |
| 0                  | 0 | 0x235  | 0  | 1   | 0   | 0   | 0  |  |  |  |
| 0                  | 0 | 0      | 0  | 1   | 0   | 0   | 1  |  |  |  |
| 0                  | 0 | 0x1100 | 0  | 1   | 0   | 0   | 0  |  |  |  |
| 0                  | 0 | 0      | 0  | 1   | 0   | 0   | 1  |  |  |  |
|                    |   |        | M N progIN  0 0 0  0 0 10F  0 0 0  0 0 0  0 0 0  0 0 0  0 0 0  0 0 0  0 0 0  0 0 0 | M N progIN reset  0 0 0 0 0  0 0 10F 0  0 0 0 0  0 0 0 0  0 0 0 0  0 0 0 0  0 0 0 0 | M         N         progIN         reset         progLoad           0         0         0         0         0           0         0         10F         0         1           0         0         0         0         1           0         0         0x235         0         1           0         0         0         0         1 | M         N         progIN         reset         progLoad         start           0         0         0         0         0           0         0         10F         0         1         0           0         0         0         0         1         0           0         0         0         1         0           0         0         0         1         0           0         0         0         1         0 | M         N         progIN         reset         progLoad         start         result           0         0         0         0         0         0           0         0         10F         0         1         0         0           0         0         0         1         0         0         0           0         0         0x235         0         1         0         0           0         0         0         1         0         0 |  |  |  |

Comment 16 ProgLoad เปลี่ยนเป็น 0 ในช่วงเวลาเดียวกันกับ Start เปลี่ยนเป็น 1 ไหมครับ → ใช่ครับ

Comment 17 Isprime(accA) ถ้า accA ไม่ใช่จำนวนเฉพาะ ให้ข้ามไปไม่ต้องทำอะไร (คงค่าทุก Flag ไว้ ให้เป็นเหมือนเดิม) หรือให้ตั้งค่า Equal flag เป็น 0 ครับ → ตั้ง equal flag เป็น 0 ครับ

Comment 18 ถ้า greater flag หรือ lesser flag เป็น 1 อยู่ก่อนหน้านั้น แล้วเจอคำสั่ง IsPrime(accA) ที่ ทำให้ equal flag เป็น 1 คำถามคือต้อง reset ทั้งค่า greater flag และ lesser flag เป็น 0 ด้วยไหมครับหรือ คงค่าเอาไว้เหมือนเดิม → คงไว้ได้ครับ โปรแกรมที่ควรจะเป็นก็ควรรู้ว่าเราเรียก isPrime ซึ่งจะกระทบเพียง equal flag อย่างเดียว

Comment 19 ถ้าเดิมที่มี Flag อยู่แล้ว เมื่อเรียกใช้ isPrime(accA) แล้วค่า Flag จะเปลี่ยนเป็นแบบนี้

```
(GT = 1, EQ = 0, LT = 0) => <u>ไม่เป็น</u>จำนวนเฉพาะ => (GT = 1, EQ = <mark>0</mark>, LT = 0) (GT = 1, EQ = 0, LT = 0) => <u>เป็น</u>จำนวนเฉพาะ => (GT = 1, EQ = <mark>1</mark>, LT = 0) (GT = 0, EQ = 1, LT = 0) => <u>ไม่เป็น</u>จำนวนเฉพาะ => (GT = 0, EQ = <mark>0</mark>, LT = 0) (GT = 0, EQ = 1, LT = 0) => <u>เป็น</u>จำนวนเฉพาะ => (GT = 0, EQ = <mark>1</mark>, LT = 0)
```

Comment 20 Reset progLoad Start result ทั้งสี่ตัวนี้ มีตัวไหนบ้างครับที่อาจจะมีกรณีที่เป็น 1 พร้อมกัน ได้ → พร้อมกันไม่ได้เลยครับtestcase ที่ดีจะกำหนดให้เป็น 1 ทีละตัว

Comment 21 เวลาดึงค่าจาก rRam มา output จำเป็นต้องออกมา 16 ตัว ทุกครั้งมั้ย (0x00 - 0x0F) → จังหวะดึงมาแสดงผลตาม result จะแสดง 16 ตัวครับ

Comment 22 ทุกครั้งที่เกิดการ start จำเป็นต้องเสร็จ lesser flag, greater flag และ equal flag เป็น 0 ไหมครับ → กระบวนการเคลียร์ตัวแปร ควรจะทำตอนได้รับสัญญาณ reset ครับ

Comment 23 มีโอกาสที่หลังจากขึ้นสัญญาณ done (แสดงค่าครบทั้งหมดแล้ว) แล้วจะให้สัญญาณ result เพื่อแสดงผลค่า output ใหม่อีกไหมครับ → เป็นไปได้ครับ

Comment 24 หากมีการเปลี่ยนค่า start ให้ติดหลังจากโปรแกรมทำงานเสร็จสิ้นแล้ว (หลังมีสัญญาณที่ done) ตาม Comment ที่ 8 จะมีการคงค่าสัญญาณ start ไว้อย่างน้อยกี่ clock ครับ → 1 clock ครับ เหมือนกับการเริ่มปกติ

Comment 25 ทุกครั้งที่กด reset ไม่ว่าจะกรณีไหนก็ตามจะมี clock เผื่อให้ 20 clock ทุกครั้งไหมครับ อีก คำถามครับ done จะเปลี่ยนจาก 1 เป็น 0 กรณีไหนบ้างหรอครับ → ใช่ครับเมื่อมี reset จะมีอย่างน้อย 20 clocks

Done จะเปลี่ยนจาก 1 เป็น 0 ตอนที่ได้รับคำสั่ง reset, progLoad และ start (ก็คือการแสดงว่าผลการทำ งานเดิมไม่เรียบร้อย)

Comment 26 คำสั่ง 22 ที่ให้ยกกำลังคือเอาแค่ 3 bit แรกของ acc มาคำนวณใช่ไหมคะ → เอา 3 least significant bits ครับ คือ accA[2..0] ไม่ใช่ accA[7..5]

Comment 27 สัญญาณ M และ N จะเป็นสัญญาณสั้น ๆ แบบ start หรือเป็นสัญญาณค้างไว้ตลอดการทำ งานครับ ? → ไม่แน่นอนครับ สัญญาณ M และ N นี้จะถูกใช้คู่กับคำสั่ง

| 00111 | regC ← M | นำค่าจาก input M ไปเก็บไว้ใน regC |
|-------|----------|-----------------------------------|
| 01000 | regC ← N | นำค่าจาก input N ไปเก็บไว้ใน regC |

แปลว่าถ้าช่วงนั้นเจอคำสั่งเหล่านี้ก็ให้เอาค่าไปเก็บใน regC ช่วงเวลาอื่นถึงค่า M และ N จะเปลี่ยนก็ไม่ต้อง สนใจ

Comment 28 สัญญาณ M , N จะถูกใส่ทุกรอบที่ opcode จะมีการใช้ M , N ใช่หรือไม่ และจะมีโอกาส มั้ยที่คำสั่ง opcode แบบใช้ M,N จะอยู่ติดกันและมี M , N ทั้ง 2 รอบไม่เหมือนกัน จนต้องเก็บค่า M,N ทุก รอบไว้ด้วย → ใช่ครับ เก็บค่าตาม opcode ที่เกี่ยวข้องได้เลย

Comment 29 ฟังก์ชันยกกำลังผลลัพธ์จำเป็นต้องออกมาในรูปแบบของ 2's complement จำนวน 8 bit ใช่ ไหมครับ → คิดแบบ binary ได้เลยครับ เพราะว่าเราเอาแค่ 3 bits น้อย มาคำนวณกัน ดังนั้นจะเป็นเลขบวก เสมอ แต่ถ้าเกิดทำมาแล้ว บังเอิญบิตที่ 7 (signed bit) เป็น 1 ก็ปล่อยไป แล้วต่อไปมีการคำนวณทาง คณิตศาสตร์ก็คิดแบบ 2's complement ต่อไป (ก็อาจจะผิดพลาดได้ แต่ไม่เป็นไร)


Comment30 ถ้าprogLoadเปลี่ยนเป็น 0แล้ว แต่startยังไม่เป็น1 progLoad มีโอกาสกลับมาเป็น1อีกได้ มั้ยค่ะ → มีโอกาสครับ → แล้วถ้าเป็นอย่างนั้น หลังจากที่ progLoad เป็น 1 รอบที่สอง Instruction set ต่อๆ ไป จะถูกเก็บไว้ที่ pRAM Address ไหนครับ ระหว่างเริ่มที่ 0x00 ใหม่ แล้ว overwrite อันเก่าไปเลย หรือ เก็บที่ Address ถัดจาก Address ล่าสุดที่ได้เคยเก็บไว้ครับ → เก็บใหม่ที่ 0x00 แล้ว overwrite ไปเลย

Comment31 ตอนเขียน Data Path ผมสามารถใช้ tunnel ได้ไหมครับ ? → ใช้ได้ครับ และแนะนำให้ใช้ ด้วยครับ เพื่อชีวิตที่ดีครับ

Comment32 reset เป็น synchronous หรือ async ครับ ? ightarrow ทำได้ทั้งคู่ครับ

Comment 33 การ Reset ต้องเคลียร์ค่าของ pRAM ด้วยไหมครับ หรือว่าไม่ต้องทำอะไรกับ pRAM → clear แค่ rRam พอครับ

Comment 34 ถ้า done แล้วต้องค้างค่าใน output 0x0F ไว้เหมือนกับ valid แล้วก็ done ไหมครับ  $\rightarrow$  ไม่ จำเป็นครับ ขอแค่ช่วงอ่านค่าจาก output ต้องถูกต้องครับ ที่เหลือเป็น dont care ครับ



Comment 35

ที่บอกไม่ต้องสนใจกรณีผลลัพธ์เกินขอบเขตคือยังไงหรอครับ แบบให้ remain ค่าaccA เหมือนเดิมรึป่าว ครับ → คือค่าผลลัพธ์ถ้าเกิน 8 bits ก็ไม่ต้องสนใจ ขอให้ 8 bits ถูกต้องก็พอ แล้วก็เก็บไว้ใน accA ต่อ

| 10110 | accA ← accA ^ accB | นำค่าจาก accA[20] มายกกำลัง accB[20] แล้วไปเก็บที่ accA<br>(ไม่ต้องสนใจกรณีผลลัพธ์เกินขอบเขต) |
|-------|--------------------|---|
|       |                    | (   |

Comment 36 ในกรณีที่ Done แล้ว progload เป็น 1 ต่อ ตำแหน่งที่ต้องการจะเก็บค่าจะต้องอยู่ในตำแหน่ง ไหนหรอครับ → เก็บที่ 0x00 ใน pRAM เลยครับ

Comment 37 ถ้ามีการ reset มาก่อน แล้วหลังจากนั้นก็ให้ progLoad เป็น 1 แล้วจะให้เริ่มเขียนคำสั่งที่ ตำแหน่งเริ่มต้นใหม่ หรือตำแหน่งถัดจากคำสั่งล่าสุดครับ → ตำแหน่งตั้งต้นที่ 0x00 ใน pRAM เลยครับ

Comment 38 สัญญาณ M, N จะได้มาตอนที่โหลด progln หรือว่าจะให้มาระหว่างที่ cpu รันโปรแกรมครับ
→ ได้มาระหว่างการ run โปรแกรม

- ถ้าอย่างนั้นต้องกะให้ instruction ที่ใช้ค่า M,N ทำงานใน clock ที่มี M,N เข้ามาหรอครับ แต่ถ้า คำสั่งก่อนหน้านั้นดันทำงานเสร็จก่อนหรือหลัง clock ที่มีค่า M,N เข้ามาต้องทำยังไงครับ (grader นับจังหวะไหนเพื่อรู้ว่าควรให้ค่า M,N มาครับ) → grader จะกำหนดค่า M, N นานๆ เผื่อให้ครับ

Comment 39 หลังจากที่แสดงค่าหมดแล้ว ( done = 1 ) ถ้า

case 1 : มีการกด result เพื่อขอดู output อีกรอบ ให้ done = 0 แล้วคงค่า valid ใช่ไหมครับ → ใช่ครับ เพราะถือว่าคำตอบถูกต้อง แต่ว่าการแสดงผลยังไม่เสร็จ

case 2 : กด start เพื่อให้ทำงานอีกรอบ ให้ done = 0 , valid = 0 ใช่ไหมครับ → ใช่ครับ เพราะยังทำ โปรแกรมอย่

case 3 : กด reset ให้ done = 0 , valid = 0 ใช่ไหมครับ → ใช่ครับ เพราะตอนนี้ล้างค่าทุกอย่าง ยังห้ามเอา คำตอบไปใช้

Comment 39 เวลา pram หมด ให้ terminate หรือ วนกลับไปเริ่ม 0 ใหม่คะ  $\rightarrow$  ถ้ารันไปจนหมดถึง 0xFF แต่ยังไม่เจอคำสั่งให้ STOP จะไม่เกิดขึ้นครับ  $\rightarrow$  test case ที่ทำจะต้องมี STOP ให้  $\rightarrow$  แต่ ถ้าจะทำเผื่อก็ให้ไปวน 0x00 ก็ได้ครับ

Comment 40 การ reset ค่าใน rRAM ต้อง reset ทุกตัวหรือแค่ 16 ตัวแรกครับ → เพียง 16 ตัว แรกก็พอครับ

Comment 41 0 ยกกำลัง 0 เท่ากับเท่าใหร่ครับ  $\rightarrow$  1

Comment 42 ถ้าต้องการเขียน ASM Chart โดยที่ข้อมูลรับ input ขณะอยู่ใน state นั้นๆแล้ว process ใน state นั้นๆเลย ควรเขียนยังไงหรอครับ เพราะถ้าเขียนเป็นแบบตัดสินใจแล้วไปยัง สี่เหลี่ยมถัดไปมันจะนับเป็น state ใหม่ → ไป state ใหม่ แล้วเสียดาย clock ที่ผ่านไปหรือ อย่างไร? → ใช่ครับถ้าไป state ใหม่จะเกิด delay ขึ้นเลยต้องการให้วนรอ input นั้นๆ ระหว่างใน state เลยครับ → regC สามารถรับค่าได้จากทั้ง M, N ทำให้เราเดาไม่ได้ด้วยว่าค่าจะกำหนดให้อ่านจากไหน :( → ส่วนตัวใช้การรอ input ตรง progLoad ครับเวลา progLoad มาแล้วรอไป state ใหม่แล้วค่อยอ่านค่ามัน

จะช้าไป 1 clock ครับทำให้ค่าไม่ครบ เลยเลือกที่จะให้รับค่าระหว่างอยู่ใน state รอเลย แต่พอจะเขียน ASM chart ก็ตัดสินใจไม่ถูกว่าจะนำตัว decision ที่ตัดสินใจว่า progLoad เป็น 1 ไหมไปไว้ตรงตำแหน่งใด ครับ → ค่า M และ N จะมาตอนรันโปรแกรมนะ -> ผมหมายถึงค่า progIN ครับ555 ขอโทษที่ทำให้สับสน ครับ → คือตอนอ่านโปรแกรมเข้าตอนต้นไม่ต้องสนใจค่า M และ N ครับ

Comment 43 หลังจากที่ reset แล้ว ต้อง progLoad ทุกครั้งใหมครับ หรือ reset แล้ว สามารถ start ได้เลยโดยที่ไม่ต้อง progLoad ครับ  $\rightarrow$  ทำ start ต่อได้เลยครับ เพราะ reset ไม่ได้ล้าง pRAM แต่ต้องทำการกำหนด address ที่จะทำงานเริ่มต้นที่  $0 \rightarrow$  รวมถึงล้างค่าใน rRAM ด้วยใช่ ไหมครับ  $\rightarrow$  ใช่ครับ

Comment 44 มีโอกาสที่กด reset ก่อนที่ done จะติดใหมครับ  $\rightarrow$  มีครับ

Comment 45 ตอนทำ accA CMP accB ตรงที่เป็นจริงจะกลายเป็น 1 และที่เหลือที่แม้จะเป็น 0 หรือ 1 จากก่อนหน้า ก็จะกลายเป็น 0 ใช่ไหมครับ → ใช่ครับผลของ CMP จะมี 1 ได้อันเดียวที่เหลือ 0

Comment 46 ถ้าทำ CPU แบบ Multiple cycle ควรจะทำให้ได้กี่ CPI ครับ  $\rightarrow$  ทำเท่าไหร่ก็ได้ครับ ส่วน ใหญ่ก็ 4-5  $\rightarrow$  ถ้าให้ดีสัก 4 หรือสัก 3.5

Comment 47 หลังจากส่งคำตอบเสร็จ 16 ตัวแล้วถ้า progLoad จะเป็น 1 reset ก่อนทุกครั้งมั้ยครับ หรือ ไม่ต้อง reset ก็ progLoad ได้เลยแล้วถ้าเป็นอย่างหลัง มันจะทำตัวเหมือน reset หรือเปล่าที่ valid กับ done ต้องกลับเป็น 0 → ใช่ครับไม่พร้อมแสดงคำตอบ valid, done ต้องเป็น 0 ครับ → ใน test case ถ้าจะ โหลดโปรแกรมใหม่ จะมีการส่งสัญญาณ reset ก่อนเสมอครับ

Comment 48 ถ้า fetch กับ write ที่มาจาก instruction เดียวกันไม่สามารถทำใน rising edge เดียวได้อันนี้ ไม่นับว่าเป็น single clock cpu ใช่มั้ยครับ → ใช่ครับ

Comment 49 flag (eq, gt, ls) สามารถเป็น 1 พร้อมกันทั้งหมดได้ใหมคะ ightarrow ทั้งหมดไม่ได้

Comment 50 สามารถเปิดไฟล์ digital ของ cpu ที่เราต่อขณะ present ได้ไหมคับ → น่าจะได้นะ ครับ(ปีพี่ทำได้นะ) → ทำได้และควรทำเลยครับ เพื่อนำเสนอพร้อม demo

Comment 51 เอกสาร นี่สามารถเลือกอย่างใด อย่างหนึ่งได้ใช่มั้ยครับ ระหว่าง ASM Chart กับ FSM Chart ว่าจะใส่อันไหน → ก็ได้ครับ คือมี 10 หน้าให้ใช้

Comment 52 ตัว multi-cycle ที่เป็น 5 กลุ่มแรก จำเป็นต้องทำ Pipeline ไหมครับ หรือเป็น optional ครับ แล้วใน test case มีการันตี cpi ให้ไหมครับว่ามีให้อย่างน้อยกี่ cycle ถ้ามีจะมี จะมีให้กี่ cycle ครับ → ไม่ ต้อง pipeline ครับ ส่วน cpi คือไม่ต่ำกว่า 4 ครับ

Comment 53 Extra credit ที่ต้องทำ verilog ใช้ CPU ที่เป็น single clock ได้ไหมครับ → คือต้องทำขึ้น มาเองนะ ไม่ใช่ export จาก Digital

Comment 54 ใน test case 03\_P02T01 มี cycle ในการรันให้ประมาณ 26.5 cycles และมีคำสั่งที่ต้องรัน 15 คำสั่ง เป็นประมาณ 1.77 cpi แต่ใน comment 46 Multicycle แนะนำให้มีประมาณ 4/3.5 cpi ดังนั้นถ้าจะ

เอา extra ต้องทำแบบ pipeline อย่างเดียวเลยรึปล่าวครับ → ตอนปล่อย testcase ไม่ทันได้นับ clock ครับ ตอนนี้เพิ่มให้แล้ว

Test case 04\_P03T01 ก็เช่นกันครับ มี 11 คำสั่ง 25-26 Cycles ประมาณ 2.2 cpi ซึ่งก็ไม่ทันครับ → ปรับ เรียบร้อยครับ

Comment 55 presentation ใช้คอมตัวเองเปิดสไลด์ใช่ไหมครับ → ใช่ครับ

Comment 56 ในเทสเคสของอาจารย์ที่ปรับมาแล้ว 2 เคสสุดท้าย CPI ก็ยังน้อยอยู่ดีไหมครับ เช่น เคสสุดท้าย 08\_P06T02 มีคำสั่งให้ 13 instructions แต่ว่ามี clock ให้แค่ประมาณ 42 clock ถ้าคิด CPI ก็จะเป็น 3.23 ไม่ถึง 4/3.5 ไหมครับ → จัดเพิ่มให้เรียบร้อยครับ

Comment 57 ในกรณีที่ flag(eq, gt, ls) เป็น 1, 1, 0 ถ้าต่อมามีการเรียก opcode compare a กับ b แล้วได้ ว่า a มากกว่า b งี้ flag(eq, gt, ls) จะเป็น 0, 1, 0 แทนใช่รึป่าวครับ → ใช่ครับ เรียก compare แล้วจะทำให้ flag เหลือเป็น 1 ได้แค่ตัวเดียว

Comment 58 test case 8 start แรกมี 14 คำสั่งซึ่งควรจะมี 56 cycle แต่มีเวลารันให้ 42.5 cycle Test 7 มี 14 คำสั่งเหมือนกัน แต่มีเวลารันให้ 51.5 cycle → จัดเพิ่มให้เรียบร้อย

Comment 59 หาก CPU ของกลุ่มผมทำออกมาได้แค่ 2 CPI อันนี้จะยังถือว่ามีสิทธิ์ในการได้ Extra credit สำหรับการส่งผ่าน 5 กลุ่มแรกอยู่หรือไม่ครับ หรือว่าผมจำเป็นจะต้องทำให้ CPU มี CPI ที่มากขึ้นเป็น 3.5-4 CPI แทน ถึงจะนับว่าเป็น Multi-Cycle ตาม Comment 46 → อันนี้คงแตก state เป็น 2 ส่วนออกมาใช่ มัยครับ ก็อนุโลมได้ครับ

Comment 60 test case 8 start อันที่สอง cycle ก็ไม่พอครับมี cycle มาให้ 47.5 cycle → ปรับเรียบร้อย ครับ

Comment 61 Data Path สามามารถทำในรูปแบบตารางได้มั้ยครับ → ปกติเป็นแนววงจร ทำตารางอาจจะดู แปลกๆนะ


Comment 62 futureให้ทำ ห.ร.ม หรือ ค.ร.น. หรอดรับ เห็นว่าเป็น LCM ครับ  $\rightarrow$  ครน ใช่ครับ

Comment 63 lcm(0, 0) มีค่าเป็นเท่าใดครับ ightarrow ไม่นิยามครับ ไปเริ่มที่ 1 เลย

## ใครที่ทำแบบ Multi Cycle และส่งผ่าน Grader ใน Project Full Testcase ได้ครบทุก test case ก่อน ช่วย มาพิมพ์ชื่อกลุ่มไว้ด้วยนะครับ พร้อม capture หน้าจอที่แสดงว่าผ่านทุก test case


| User ÷  | Problem  | Language | Submit at           | Result :       | Score ‡ | IP                                      |
|---|--|----------|---------------------|----------------|---------|---|
| <u>(6733021521)</u> นายกีรติ เศรษฐสุข         | [DigLo67_Project_Full] DigLo67_Project_Full          | Digital  | 2024-10-23 03:09:25 | РРРРРРРРРРРР   | 100.0   | 49.237.9.195                            |
| <u>(6733169821)</u> นายพัชรพล ศรีสุวรรณ์      | [DigLo67_Project_Full] DigLo67_Project_Full          | Digital  | 2024-10-23 03:12:16 | РРРРРРРРРРРР   | 100.0   | 2001:44c8:417b:9571:90b9:112b:ecaa:80a7 |
| (6733285921) นายอนรรฆวี ชูจินดา               | [DigLo67_Project_Full] DigLo67_Project_Full          | Digital  | 2024-10-23 03:15:24 | РРРРРРРРРРРР   | 100.0   | 161.200.190.130                         |
| <u>(6733169821)</u> นายพัชรพล ศรีสุวรรณ์      | [DigLo67_Project_Full] DigLo67_Project_Full          | Digital  | 2024-10-23 03:16:31 | ррррррррррррр  | 100.0   | 2001:44c8:417b:9571:90b9:112b:ecaa:80a7 |
| (6733089221) นายธนกฤต แสงปานแก้ว              | [DigLo67_Project_Full] DigLo67_Project_Full          | Digital  | 2024-10-23 03:20:34 | рррррррррррррр | 100.0   | 184.22.102.8                            |
| <u>(6733170321)</u> นายพัชรพล องคะกุล         | [DigLo67_Project_Full] DigLo67_Project_Full          | Digital  | 2024-10-23 03:21:26 | рррррррррррррр | 100.0   | 1.47.142.211                            |
| <u>(6733173221)</u> นายพัทธพล สุรินทร์วรางกูร | [DigLo67_Project_Full] DigLo67_Project_Full          | Digital  | 2024-10-23 03:28:01 | РРРРРРРРРРРР   | 100.0   | 2403:6200:88a0:82c7:e551:4ab:58e5:66f1  |
| (6733211421) นายเมธาพันธ์ ไพศาลรัตนานุกูล     | [DigLo67_Project_Full] DigLo67_Project_Full          | Digital  | 2024-10-23 03:40:56 | РРРРРРРРРРРР   | 100.0   | 2405:9800:b651:275a:ad89:b0c9:ed6a:2b18 |
| <u>(6733287121)</u> นายอภิภู เชี่ยวบางยาง     | [ <u>DigLo67_Project_Full</u> ] DigLo67_Project_Full | Digital  | 2024-10-23 03:42:30 | РРРРРРРРРРРР   | 100.0   | 2001:fb1:a0:7bfa:f800:6c05:e49d:b6c6    |
| (6733089221) นายธนกฤต แสงปานแก้ว              | [DigLo67_Project_Full] DigLo67_Project_Full          | Digital  | 2024-10-23 03:42:48 | РРРРРРРРРРРР   | 100.0   | 184.22.102.8                            |
| <u>(6733072521)</u> นายณัฐวิชญ์ ละอองศีริ     | [DigLo67_Project_Full] DigLo67_Project_Full          | Digital  | 2024-10-23 03:47:48 | РРРРРРРРРРРР   | 100.0   | 124.120.116.2                           |
| <u>(6733287121)</u> นายอภิภู เชี่ยวบางยาง     | [ <u>DigLo67_Project_Full</u> ] DigLo67_Project_Full | Digital  | 2024-10-23 03:47:49 | ррррррррррррр  | 100.0   | 2001:fb1:a0:7bfa:f800:6c05:e49d:b6c6    |
| <u>(6733287121)</u> นายอภิภู เชี่ยวบางยาง     | [ <u>DigLo67_Project_Full</u> ] DigLo67_Project_Full | Digital  | 2024-10-23 03:50:11 | ррррррррррррр  | 100.0   | 2001:fb1:a0:7bfa:f800:6c05:e49d:b6c6    |
| (6733071921) นายณัฐวัฒน์ มาโนชนกุมล           | [DigLo67 Project Full] DigLo67 Project Full          | Digital  | 2024-10-23 03:51:08 | ррррррррррррр  | 100.0   | 2001:fb1:f9:f64b:e144:86d6:97c6:8f6e    |
| (6733172621) นายพัทธดล เพ่งพินิจ              | [DigLo67 Project Full] DigLo67 Project Full          | Digital  | 2024-10-23 03:51:11 | ррррррррррррр  | 100.0   | 2001:44c8:41d0:385:7cb5:ff6d:615d:f890  |
| (6733289421) นายอภิวิชญ์ แสงอังคนาวิน         | [DigLo67_Project_Full] DigLo67_Project_Full          | Digital  | 2024-10-23 03:54:07 | РРРРРРРРРРРР   | 100.0   | 27.55.95.141                            |

## 1. FE 67




2045652 2024-10-23 03:09:25 OK

### 2. เสดถี#1 ไฟ




OK 2045659 2024-10-23 03:12:16

## 3. Minecraft Enjoyer




## 4 กลุ่ม SSS




OK


### 5 iMAKECPU




## 6 ชายสิ่มี code




## 7 (สำรองกรณีที่กลุ่ม 1 - 5) ไม่ได้ทำแบบ Multi Cycle Bit me up



8 (สำรองกรณีที่กลุ่ม 1 - 5) ไม่ได้ทำแบบ Multi Cycle 13 bits



## 9 (สำรองกรณีที่กลุ่ม 1 - 5) ไม่ได้ทำแบบ Multi Cycle กลุ่ม



10 (สำรองกรณีที่กลุ่ม 1 - 5) ไม่ได้ทำแบบ Multi Cycle Dynamite programming

