LAB 4 REPORT

ADVANCED CPU ARCHITECTURE AND HARDWARE

FPGA based Digital Design

Tal Adoni - 319087300

Omri Aviram – 312192669


במעבדה זו היה עלינו להיעזר במערכת שאותה בנינו במעבדה 1, יחד עם מספר פונקציות ומצבים במעבדה זו היה עלינו להיעזר במערכת מעבדה של FPGA שניתנה לנו – DE10-Standard, בהתאם לפקודות המצורפות :

Function Type	Decimal	ALUFN	Operation	Note
	value			
PWM Output	0	00000	PWM MODE0	PWM Mode is Set/Reset
(Y and X are 16-bit	1	00001	PWM MODE1	PWM Mode is Reset/Set
width)	2	00 010	PWM MODE2	PWM Mode is Toggle
Arithmetic	8	01 000	Res=Y+X	
(Y and X are 8-bit	9	01 001	Res=Y-X	Used also for comparison operation
width)	10	01 010	Res=neg(X)	
	11	01 011	Res=Y+1	Increment of Y in one
	12	01 100	Res=Y-1	Decrement of Y in one
	13	01 101	Res=swap(Y)	Res=(Ylshw, Ymshw)
Shift	16	10 000	Res=SHL Y,X(k-1 to 0)	Shift Left Y of q≜X(k-10) times
(Y and X are 8-bit				Res=Y(n-1-q0)#(q@0)
width)				When $k = log_2 n$
	17	10 001	Res=SHR Y,X(k-1 to 0)	Shift Right Y of q≜X(k-10) times
				Res=(q@0)#Y(n-1q)
				When $k = log_2 n$
Boolean	24	11 000	Res=not(Y)	
(Y and X are 8-bit	25	11 001	Res=Y or X	
width)	26	11 010	Res=Y and X	
	27	11 011	Res=Y xor X	
	28	11 100	Res=Y nor X	
	29	11 101	Res=Y nand X	
	30	11 110	Res=Y xnor X	

איור 1:Instructions

תחילה סידרנו את יחידת העל X ועל בפעולות איר מטפלת בפעולות את יחידת התחידה אל היחידה האריתמטית ולאחר מכן התחלנו לבנות את האריתמטית ולאחר מכן התחלנו לבנות את אות בעולת האריתמטית אל אות בארישים להוציא אות Synchronous Digital Circuit שבה היה עלינו לבצע ספירה ולפי תרשים להוציא אות PWM מתאים.


: היחידות במערכת יחד עם קווים



איור 2 :System Top Entity


כפי שציינו, ברכיב הסינכרוני שלנו היה עלינו להוציא אות PWM בהתאם לזמן שעון פנימי, לכן מימשנו שעון אשר מקבל אות מתי עליו להתאפס ולבצע ספירה חזרה בנוסף לקווי הבקרה הנתונים כפי שמתואר באיור המצורף.

בכדי למנוע ספירה מחדש מימשנו את הרכיב כך שבזמן אמת שלושת האותות המבוקשים נוצרים בכדי למנוע ספירה בבורר אשר בוחר לפי ה- $PWM\ mod$ איזה אות להוציא :



3 :PWM output unit architecture

לאחר מכן התחלנו בהגדרת המעגל יחד עם הרכיבים הפיזיים של הערכה באופן דיגיטלי, זאת בכדי שנוכל לקשר אותם בעת עבודה על ה-FPGA, לפי הגדרות העבודה:



איור 4:Digital system with I/O interface

בשונה מרכיבים אחרים, עבור תצוגת ה-HEX משום שיש קידוד פנימי להדלקת הנורות הגדרנו Decoder שבהתאם למספר המתקבל בקו שנכנס אל המנורה אנו מבצעים קידוד מתאים לצורך הצגת המספר הנכון על גבי הצג.


לבסוף משום שאנחנו עובדים על רכיב פיזי בנוסף לבדיקת הגלים בתכנת ה-ModelSIM היה עלינו לבדוק את עבודת הקוד בערכת ה-FPGA עליה אנו עובדים, זאת לאחר עדכון וחיבור עלינו לבדוק את עבודת הקוד בערכת User Guide עליה המתאימים לפי ה-

: ModelSim תצוגת סימולציה

 ${
m KEYx}$, אחומרה ליים המתאימים הסיגנלים שמות הסיגנלים שליים של המודול כעת נציג תרשים גלים של המודול יחד עם שמות הסיגנלים המתאימים ליים של ${
m KEYx}$... ${
m SWx}$


ע המספר אשר המספר swap(y) אשר מבצעת החלפה של כל הספרות הבינאריות של המספר ומתקבל פלט הפוך מהכניסה.

בתחילת התהליך רואים כי טרם הוכנסו ערכים למערכת ולאחר הכנסה של הערכים אנו רואים כי בתחילת התהליך רואים כי טרם הוכנסו ערכים אנו משנים את ה-ALUFN לפונקי שביינו וכפי מהכן שה-ALUout אכן מוציא ערכים הפוכים מהכניסה של y :



ModelSim-ב SWAP איור5: פעולת


כעת בפעולה השנייה ביצענו פעולת חיסור Y-X אשר והפלט שלנו מתקבל במוצא ALUout. בתחילת התהליך רואים שוב כי טרם הוכנסו ערכים למערכת ולאחר הכנסה של הערכים אנו רואים כי בזמן 5000 ns היכן שה-cursor נמצא אנו משנים את ה-ALUFN לפונקי Sub פצייננו וכפי שניתן לראות ALUout אכן מוציא את ההפרש:



איור6: פעולת חיסור ב-ModelSim

: Quartus עבודה על תוכנת


לקים של RTL viewer בעזרת פעומרנת ה-Quartus בחלק מהפונקי שיש לתוכנת ה-פעומר בלוקים של המערכת לפי המימוש שביצענו באופן הבא המערכת לפי המימוש שביצענו באופן הבא ב



איור 7 :RTL View - GPIOtop

בתמונה אנחנו רואים את אופן החיבור של המערכת, שבאופן לא מפתיע דומה לאיור ַ ומציגה את אותה הפונקציונליות כאשר כל אחד מהפינים בסופו של דבר מקושר לכניסה ומוצא מתאימים על גבי ה-I/O ב-FPGA.


כאשר אנחנו לוחצים על + באחד המלבנים ניתן לראות את יחידה המתוארת, למשל בלחיצה על יחידת ה-top במעגל מקבלים את המבנה הפנימי של יחידת ה-top במעגל:



איור 8: RTL View - Top


באותו אופן ביצענו את הפעולה לכל רכיבי המעגל.

: בנויים באופן כי כלל הרגיסטרים שמופיעים ב-GPIOtop בנויים באופן - $\underline{\mathrm{Reg}}$




איור 9: Reg

אחד לשני בהתאם לכניסות כפי שניתן לראות FA במודול זה אנחנו שרשרנו בהתאם לכניסות כפי שניתן לראות בתמונה וכך מתקיים בהמשך שלה מימין: כדי לשמור על תמונה מובנת חתכנו את התמונה




Adder Subtractor: 10 איור

$-\underline{FA}$




איור 11:FA

התמונה ומעל זה יש לנו עוד שערים לוגיים מתחת ומעל התמונה. - במודול זה יש לנו עוד שערים חתכנו את התמונה. כדי לשמור על תמונה מובנת חתכנו את התמונה.




Logic :12 איור

התמונה. במודול זה יש לנו עוד שערים לוגיים מתחת ומעל התמונה. בדי לשמור על תמונה מובנת חתכנו את התמונה.




איור 13:Shifter

בצד שמאל של התמונה ישנם שלושה בלוקים אשר מוציאים גל בהתאם למצב כפי $PWM\ Unit$ שבורר ביניהם. (Reset/Set, Set/Reset, Toggle) ו-MUX שבורר ביניהם. כדי לשמור על תמונה מובנת חתכנו את התמונה.




איור 14: PWM Unit

.PWM Unit-מצא ביחידת ה-Counter



איור 15 :Counter

: שמופיעים באופן בנויים באופן כי כלל ה-Decoders – נציין כי כלל - + בנויים באופן - + + בנויים באופן הבא



HexDeco : 14 איור

לאחר הצגת הרכיבים, נבצע כעת תצוגה של התדר המקסימלי (f max) וזאת על ידי השמת יחידה א-סינכרונית בין שני רכיבים סינכרוניים, במקרה שלנו ניעזר ברגיסטרים :




Figure 1: Test Case in case of pure logic system as ALU

מציאת 16 איור:Fmax

הרכיבים הא-סינכרוניים שלנו במעגל הם ה-Logic, AdderSubtractor, Shifter שכן כל שאר הרכיבים הא-סינכרוניים שלנו במעגל הם ה-Fmax שלהם ושעונים, לכן לצורך מדידת אלהם הוספנו להם הלקי המעגל הינם עטופים ברגיסטרים ושעונים, לכן לצורך מדידת (Front Reg) עבור הכניסות רגיסטרים בכניסה (ALUFN וביציאה שלהם (ALUout ולכל אחד מהדגלים.

AdderSub:AdderSub label SEL[1..0] Nflag_o X_in[15..0] S_out[15..0] Nflag_o_rear_reg [in[15..0] Vflag_o Zflag_o Logic:Logic_label 1'h0 Cflag_o_rear_reg in[15.0 Nflag_o Y in[15..0] Res[15..0] DATA[3..0] 1'h0 SCLR vflag_o Reg:ALUout_rear_reg Shifter:Shifter_label DATA[3.0] Reg:ALU_FN_reg D[4..0] ALUout_0[15.0] Nflag_o Y_in[15..0] vflag_o Mux18 Vflag_o_rear_reg 1'h0 SCLR Reg:Y_front_reg Mux20 Zflag_o_rear_reg 1'h0 SCLR Reg:X_front_reg Mux16 D[15..0] X_i[15.0 PWM_Output_Unit:PWM_Label SEL[1..0] X_Value[15..0] PWM Out enable

: מצורף סרטוט של החומרה יחד עם רגיסטרים

Logic, AdderSubtractor, Shifter: 15 איור

$: f_{max}$ מציאת

על מנת למצוא לבצע אופטימיזציה של הקוד ולקבל תדר טוב יותר , לכן ננסה להימנע Latch על מנת למצוא לבצע אופטימיזציה של הקוד ולקבל תדר טוב יותר שהתוכנה מציעה ב - location . fitter .

לאחר ביצוע השלבים נרמפל את המודאל ונמצא את התדר המקסימלי.


 f_{max} - בתוכנה התקבלו שתי האופציות באות בתוכנה

עבור 85C

Slo	ow 1100mV 85C Mo	del Fmax Summary			
	< <filter>></filter>	r>>			
	Fmax	Restricted Fmax	Clock Name		

85C f_{max}: 16 איור

:0C עבור




oC f_{max}: 17 איור

LOGIC USAGE


בכל רכיב שאנחנו רוצים לבדוק לו אנחנו מקמפלים את הרכיב ולאחר מכן בודקים בanalysis מהו השימוש הלוגי שלו:

Q <	<filter>></filter>		
	Resource	Usage	
1	Estimate of Logic utilization (ALMs needed)	56	
2			
3	 Combinational ALUT usage for logic 	94	
1	7 input functions	0	
2	6 input functions	17	
3	5 input functions	19	
4	4 input functions	28	
5	<=3 input functions	30	
4			
5	Dedicated logic registers	0	
6			
7	I/O pins	55	
8			
9	Total DSP Blocks	0	
10			
11	Maximum fan-out node	ALUFN[1]~input	
12	Maximum fan-out	32	
13	Total fan-out	450	
14	Average fan-out	2.21	

שר 17ש:AdderSub Logic Usage




איור 18: Shifter Logic Usage




איור 19 :Logic - Logic Usage

: CRITICAL PATH

לצורך מציאת הנתיב הקריטי היה עלינו תחילה לבצע הרצה של Fitter ורק לאחר מכן התקבלה אנליזה של Timquest analyzer מתאימה שבה קיבלנו את הנתיב הקריטי על פי ה-FPGA שבשימוש:




איור 20: Critical Path - technology map viewer




איור 21: Critical Path - resource property editor

:PWM עבור




איור 22:Critical Path -PWM

: AdderSub עבור




איור 23:Critical Path - AdderSub

: Shifter עבור



איור 24:Critical Path - Shifter

:Logic עבור



איור 25:Critical Path - Logic

15

: SIGNAL TAP

כעת נדרשנו להציג היתכנות ופעילות של החומרה ושל הקוד על גבי ה-FPGA ולצורך כך אנחנו משתמשים ב-Signal Tap של קווארטוס כפי שמתואר בתמונות הבאות :

F + 2 = 11 ב-המונה זו אנו רואים תוצאת חיבור של 11




איור26: תמונת FPGA בתוצאת חיבור




חיבור Signal Tap איור 27: ניתוח

בניתוח זה ניתן לראות כי שינינו את ערך Y עייי לחיצה על EEY0 ובכך קיבלנו Y מה בניתוח זה ניתן לראות כי שינינו את ערך Y ובנוסף על גביי אובער הערכים על גביי Y ובנוסף על גביי אובער הערכים על גביי על גביי אביי אביי צגי התוצאה HEX4,5 שהוביל לשינוי הערכים על גביי בערכים על גביין נשאר בקידוד של ביצוע פעולת חיבור Y מופיע בלדים.




איור 28: תמונתFPGA בתוצאת חיסור




איור 29: ניתוח Signal Tap חיבור

בניתוח זה ניתן לראות כי שינינו את ערך ALUFN עייי לחיצה על 1EY2 ובכך קיבלנו enable בניתוח זה ניתן לראות כי שינינו את ערך ALUFN מה שהוביל לשינוי הערך על גבי צגי התוצאה ALUFN. כמו כן ניתן לראות את הייצוג של ALUFN עייג נורות הלדים 960.

התוצאה בצג המוצג בענו פעמיים על המספר ב-Y על המספר בענו פעולת ביצענו כעת כעת המספר .3




shl בתוצאת FPGA איור:30 תמונת




shl Signal Tap איור 31: ניתוח

ל- enable ובכך קיבלנו KEY2 עייי לחיצה על ALUFN בניתוח הניתן לראות כי שינינו את ערך ALUFN עייי לחיצה מה שהוביל לשינוי הערך על גבי צגי התוצאה ALUFN. כמו כן ניתן לראות את הייצוג של ALUFN עייג נורות הלדים 10h.

:0 אחוקי ולכן נקבל בתוצאה ALUFN לא חוקי ולכן נקבל בתוצאה (4



איור :32 תמונת FPGAפעולה לא חוקית



איור 33: : ניתוח Signal Tap איור 33:

ל- enable בניתוח זה ניתן לראות כי שינינו את ערך ALUFN עייי לחיצה על ובכך קיבלנו ALUFN מה שהוביל לשינוי הערך ל-00 על גבי צגי התוצאה ALUFN מה שהוביל לשינוי הערך ל-14 עייג נורות הלדים ALUFN כמו כן ניתן לראות את הייצוג של ALUFN עייג נורות הלדים