Final Project - REPORT

ADVANCED CPU ARCHITECTURE AND HARDWARE

MIPS Based MCU Architecture

Tal Adoni – 319087300

Omri Aviram – 312192669

MIPS המשתמשת במעבד ה-MIPS based MCU architecture במעבדה זו היה עלינו לממש שיצרנו במעבדה אותו עם רכיבים פריפריאליים ומחברת ומחברת שיצרנו במעבדה קודמת ומחברת אותו עם רכיבים פריפריאליים באופן הבא \cdot





Figure 1: MCU System architecture


MCU -איור 1: מעבד

כחלק מהפרויקט היה עלינו לבנות ולחבר בין המעבד לבין רכיבים פריפריאליים כאשר דרך התקשורת בינם לבין ה- Control, Address and Data וכל באחד מהקווים הללו נכנסו למודולים כך שקווי הבקרה היו כתיבה/קריאה מהזיכרון (שהגיעו מתוך השלב של הזיכרון) כיוון שאופן העבודה במערכת נעשה באמצעות מיפוי רכיבי ה-IO מתוך השלב של הזיכרון) כיוון שאופן העבודה במערכת נעשה באמצעות מיפוי הזיכרון והרגיסטרים שלהם באמצעות הזיכרון לפי התמונה הבאה – כאשר החלק הלבן הוא הזיכרון שלנו והחלק הורוד הוא הזיכרון "הוירטואלי" זיכרון שאינו חלק ממשי בזיכרון אלא הוא מגיע מתוך רגיסטרי הרכיב ואף חלקם משתנים באופן דינאמי כמו למשל רגיסטר המנייה של Basic Timer.



איור 2: מבנה זיכרון המערכת


:IO_decoder



איור 3: רכיב ה-GPIO

ברכיב זה נעשית כתיבה ואף קריאה של ערכי הGPI וה-GPO של המערכת או באופן יותר מדויק של הרגיסטרים שלהם, המידע שמוכנס לרכיבי ה-GPO לבסוף הולך אל הרכיב שנמצא על גבי ה-FPGA.


:Basic Timer



Basic Timer-איור 4: רכיב

רכיב דומה לרכיב שבנינו במעבדה 4 אשר מוציא אות PWM מאחת מרגלי ה-GPIO של ה-FPGA אך כעת הכנסת המידע מתבצעת ע"י רגיסטרים וכמו כן יש לנו גם פסיקות ממס' מקורות הנשלטים באמצעות BTIPx.

:FIR filter




איור 5: רכיב ה-FIR

פילטר FIR הוא מסנן ספרתי דיסקרטי שעובד בעזרת שני שעונים, איטי ומהיר במקרה שלנו ובו היציאה בכל רגע מחושבת כסכום משוקלל של מספר דגימות קלט אחרונות. היתרון המרכזי שלו הוא יציבות מוחלטת (כי אין משוב פנימי) ושליטה מדויקת בצורת התגובה של התדר.

המודול מקבל רצף דגימות מתוך ה-synchronous FIFO, מכפיל כל דגימה בקבוע משקל (Coefficient), ושולח את התוצאה לסכימה. בצורה זו מתקבלת יציאה שהיא קונבולוציה של האות עם מקדם הפילטר.

בנוסף לרכיבים הפריפריאליים יש לנו את יחידת ה-INTR אשר נותנת לנו פסיקות בהתאם להגדרות העבודה:


vi. Interrupt controller:



ווור 6: יחידת ה-INTR

הפסיקות שמתקבלות נשלחות חזרה אל ה-CPU ע"י תיעדוף ולוגיקה פנימית שנעשית באופן של מיסוך פסיקות וקבלת פסיקות לפי הגדרות המשתמש באופן הבא:

Handling interrupts from several sources:




איור 7: לוגיקה פנימית של מטפל הפסיקות


חלוקת הפסיקות לכתובת ועדיפות:

| TYPE Contents | Interrupt Source | Interrupt Flag | Interrupt Priority | |
|-------------------|--------------------------------|---------------------------|-----------------------|--|
| 00h | RESET | NMI | Highest | (Non)-Maskable Interrupt |
| 04h 08h | UART status error UART RX | RXIFG | | |
| 0Ch 10h | UART TX Basic Timer KEY1 | TXIFG BTIFG KEY1IFG | | |
| 14h 18h 1Ch | KEY2 KEY3 | KEY2IFG KEY3IFG | | Maskable Interrupt |
| 20h 24h | FIFOEMPTY FIROUT | FIRIFG | Lowest | |


איור8: עדיפות וכתובות לפסיקות

בעמוד הבא מצורף האיור של המערכת אותה יצרנו.






:Quartus Top – שכבה עליונה ביותר




RTL view – Quartus Top : 9איור

שכבת ה-MCU המכילה את הרכיבים הפריפריאליים ואת המעבד:




RTL view - MCU : 10איור

:Pipelined MIPS – מעבד המערכת




RTL view – Pipeline :11 איור

רכיב ה-FIR:




:Interrupt Controller-רכיב




RTL view – FIR : 13איור

:IO decode



RTL view – IO decoder :14 איור


:Basic Timer-רכיב



RTL view – Basic Timer : 15איור

כעת נבדוק את ה-Logic Usage של המערכת:

של המערכת כולה:



Logic Usage איור 16: בדיקת

:FIR

| ▼ FIR_Filter:FIR | 145 (24) | 453 (134) | 200 |
|--------------------------------------|----------|-----------|-----|
| BidirPin:data_IO_tristate_read | 73 (73) | 0 (0) | 0 |
| DFF_lab:\coef_DFF:0:DFFs_port | 0 (0) | 25 (25) | 0 |
| DFF_lab:\coef_DFF:1:DFFs_port | 0 (0) | 25 (25) | 0 |
| DFF_lab:\coef_DFF:2:DFFs_port | 0 (0) | 25 (25) | 0 |
| DFF_lab:\coef_DFF:3:DFFs_port | 0 (0) | 25 (25) | 0 |
| DFF_lab:\coef_DFF:4:DFFs_port | 0 (0) | 25 (25) | 0 |
| DFF_lab:\coef_DFF:5:DFFs_port | 0 (0) | 25 (25) | 0 |
| DFF_lab:\coef_DFF:6:DFFs_port | 0 (0) | 25 (25) | 0 |
| DFF_lab:yn_DFF | 0 (0) | 24 (24) | 0 |
| ▼ sync_fifo:synchronus_FIFO | 48 (48) | 120 (120) | 200 |
| <pre> altsyncram:mem_rtl_0 </pre> | 0 (0) | 0 (0) | 200 |
| altsyncram_3lt1:auto_generated | 0 (0) | 0 (0) | 200 |

logic usage – FIR:17 איור

:IO decode

| Compilation Hierarchy Node | Combinational ALUTs | Dedicated Logic Registers | Block Memory Bit |
|----------------------------|---------------------|---------------------------|------------------|
| HexDecoder:Hex2_Ports | 7 (7) | 0 (0) | |
| HexDecoder:Hex3_Ports | 7 (7) | O (O) | |
| HexDecoder:Hex4_Ports | 7 (7) | 0 (0) | |
| HexDecoder:Hex5_Ports | 7 (7) | 0 (0) | |
| MCU:MICRO | 2352 (0) | 2184 (0) | 16584 |
| ▶ FIR_Filter:FIR | 145 (24) | 453 (134) | 200 |
| ▼ IO_Decoder:IO_port | 132 (18) | 32 (32) | |
| BidirPin:HEX0_port_i | 23 (23) | 0 (0) | |
| BidirPin:HEX1_port_i | 2 (2) | 0 (0) | |
| BidirPin:HEX2_port_i | 2 (2) | 0 (0) | |
| BidirPin:HEX3_port_i | 2 (2) | 0 (0) | 0 |

Logic Usage IO decoder : איור

:Interrupt Controller

| Compilation Hierarchy Node | Combinational ALUTs | Dedicated Logic Registers | Block Memory Bits |
|----------------------------|---------------------|---------------------------|-------------------|
| > IO_Decoder:IO_port | 132 (18) | 32 (32) | 0 |
| ▼ InterruptController:IC | 52 (43) | 28 (28) | 0 |
| BidirPin:IC2BUS | 9 (9) | 0 (0) | 0 |


Logic usage Interrupt :19 איור

:MIPS

| Compilation Hierarchy Node | Combinational ALUTs | Dedicated Logic Registers | Block Memory Bit |
|----------------------------|---------------------|---------------------------|------------------|
| IO_Decoder:IO_port | 132 (18) | 32 (32) | |
| InterruptController:IC | 52 (43) | 28 (28) | |
| ▼ [MIPS:CORE] | 1803 (35) | 1455 (317) | 16384 |
| BidirPin:CORE2BUS | 66 (66) | 0 (0) | |
| ▶ Execute:EXE | 518 (424) | 0 (0) | |
| HazardAndForwarding:HAZ | 23 (23) | 0 (0) | |
| [Idecode:ID] | 894 (894) | 992 (992) | |
|) Ifetch:IFE | 107 (60) | 73 (9) | 8192 |
| control:CTL | 32 (32) | 9 (9) | |
| ▶ dmemory:\G1:MEM | 128 (81) | 64 (0) | 8192 |
| register_config:Reg_config | 220 (19) | 216 (178) | |
| (I | 1-4-5 | - 4-3 | |

Logic usage MIPS :20 איור

כעת נבדוק מהו הנתיב הקריטי של המערכת משעון המוצא מה-PLL לעצמו (לצורך מניעה של קבלת ה-PLL כנתיב קריטי):



איור21: נתיב קריטי של מערכת

כצפוי, ובדומה למערכת קודמת קיבלנו שהנתיב הקריטי עובד מה-Fetch ל-Deocode. הדבר מסתדר עם העובדה שהרכיבים האלה אומנם עטופים ברגיסטרים אך החישוב של הכתובות לקפיצה גורם לכך שיש העברת מידע בין שני המודולים.

תדר מקסימלי:

| ŋ | Slow 1100mV 85C Model Fmax Summary | | | | | |
|---|------------------------------------|-----------|-----------------|---------------------|------|--|
| N | < <filter>></filter> | | | | | |
| ı | | Fmax | Restricted Fmax | Clock Name | Note | |
| | 1 | 55.1 MHz | 55.1 MHz | CLK_IN | | |
| п | 2 | 64.93 MHz | 64.93 MHz | altera_reserved_tck | | |
| п | | | | | | |


איור 22: תדר מקסימלי של המערכת

הדבר מסתדר עם תדרי העבודה שלנו כדרוש, כדי לקבל תדר יותר גבוה נוכל לפצל את הנתיב הקריטי שלנו לשני חלקים באמצעות רגיסטר שיפריד בין המודולים וכך נשיג תדר יותר מהיר לכל חלק.

:Code Verification

לצורך וריפיקציה והוכחת עבודה של הקוד נציג ModelSim ו-test2 של test2 מתוך קובץ בדיקות עם פסיקה שניתנו לנו בעבודה זו וגם את test2.

בבדיקת ה-ModelSim הכנסנו לחיצה על KEY1 לאחר 100us לכן נקפוץ לנקודה זו ונראה כיצד הדבר משפיע:



modelsim test2- איור 23: תמונה

ניתן לראות כי אכן מתקבלת בקשת פסיקה עבור כתובת 0x14 ברגע שINTA יורד – כלומר רוטינת השירות שתתקבל תהיה של EY1 בהתאם למה שרצינו. כמו כן ניתן לראות כי לאחר זמן מה משתנה ערך BTCTL מ-50 ל-58 כדרוש בטסט.

כעת נרצה להשוות את התוצאות לאלו שיתקבלו ב-SignalTap:



SignalTap-minterrupts 2 איור 22: טסט

בחרנו את KEY1 בתור טריגר ואכן ניתן לראות, באופן דומה ל-ModelSim כצפוי, כי קיבלנו INTR ולאחריו מתחיל ובעת ירידת INTA אנו מעבירים דרך IO data_IO אנו מעבירים דרך הטיפול בפסיקה ואנחנו רואים את הטיפול בפסיקה על ידי שינוי תדר ה-PWM.


:FPGA-תמונה של



FPGA test2 Interrupt איור 25: תמונה של


.test2 הרצנו את הקוד לדוגמה של GPIO כעת לבדיקת קוד

בבדיקת ה-ModelSim הכנסנו לאחר 50us עלייה של SW1 ואכן קיבלנו כמבוקש כי אנחנו מתחילים בספירה למעלה והצגתו על ה-HEX ועל ה-LEDS:




Modelsim על GPIO איור : 26 טסט 26 איור

ובאותו אופן גם על גביי ה- FPGA אנו מקבלים את אותו התהליך:



GPIO 2 טסט : 27:איור

:FPGA-תמונה של ה



FPGA test2 GPIO איור 28: תמונה של