Escuela de Ingeniería Electrónica
Licenciatura en Ingeniería Electrónica
EL3313 Taller de Diseño Digital
EL4201 Procesamiento Electrónico de Potencia
II Semestre 2026

TEC | Tecnológico de Costa Rica

Proyecto / Proyecto 4

Control de corriente en un inversor monofásico mediante un regulador PR discreto sobre MicroBlaze V

Profesores
Dr.-Ing. Jeferson González-Gómez
PhD. Yeiner Arias-Esquivel
Ing. Rolen Coto Calderón

1. Introducción

En este cuarto proyecto se integran conceptos de sistemas embebidos basados en *soft-core*, periféricos personalizados con interfaz AXI4(-Lite) y control digital de potencia, para implementar un sistema de control de corriente sobre un inversor monofásico. La plataforma base utiliza el procesador MicroBlaze V de AMD, integrado mediante el *Block Design* de Vivado y programado con Vitis, complementado con periféricos desarrollados en SystemVerilog para las funciones de adquisición y actuación que requiere el lazo de control.

El procesador MicroBlaze V es un *soft-core* de 32 bits optimizado para FPGAs de AMD que permite construir sistemas embebidos personalizados combinando la flexibilidad del diseño en FPGA con la facilidad de programación en C. Esta aproximación reproduce la práctica industrial habitual en controladores digitales de potencia programables: un procesador ejecuta periódicamente la ley de control en software, mientras periféricos dedicados en hardware se encargan de la adquisición (ADC), la actuación (PWM) y la comunicación (UART) con la temporización y precisión que el lazo de control exige.

El inversor monofásico en puente H es una topología ampliamente utilizada cuando se requiere sintetizar una corriente alterna controlada a partir de una fuente DC, como ocurre en sistemas fotovoltaicos conectados a la red, fuentes de respaldo, accionamiento de cargas AC y etapas de acondicionamiento de energía. En estos escenarios, el seguimiento preciso de una referencia de corriente sinusoidal frente a variaciones de carga o de parámetros del sistema requiere un control cerrado con una base temporal estricta, por lo que la plataforma digital que ejecuta dicho control debe garantizar determinismo y baja latencia entre medición y actuación.

Un aspecto central de este proyecto es el trabajo multidisciplinario. En ambientes laborales reales, los sistemas embebidos de potencia se desarrollan por equipos donde conviven especialistas en electrónica digital, electrónica de potencia, control y software embebido. Este proyecto reproduce ese contexto de colaboración técnica, promoviendo una integración disciplinaria explícita entre el diseño del inversor, la instrumentación de variables, el control digital y la plataforma de procesamiento embebido.

El diseño debe ser completamente **sintetizable** y **funcional** en FPGA. La solución debe estar validada con simulación exhaustiva y demostración práctica en hardware.

Para el desarrollo de este proyecto se deberán acatar las siguientes indicaciones:

1. Lea y comprenda todo el trabajo solicitado antes de iniciar.
2. Documente la arquitectura del sistema, las interfaces de periféricos, los diagramas de estado, la temporización y la estrategia de validación.
3. Todos los módulos personalizados deben ser sintetizables y verificables mediante *testbenches*.
4. El repositorio debe reflejar trazabilidad real del trabajo por medio de *commits* descriptivos y gestión adecuada de ramas de desarrollo.
5. Implemente una metodología de desarrollo incremental, validando cada subsistema antes de la integración final.
6. Usted necesitará una versión reciente de Vivado para tener acceso al procesador MicroBlaze V.

2. Objetivos

1. Diseñar e implementar un sistema embebido completo utilizando el procesador MicroBlaze V, integrando hardware personalizado en SystemVerilog con software de control en C, para la regulación de corriente de un inversor monofásico.
2. Desarrollar periféricos personalizados que complementen las capacidades del MicroBlaze V para implementar las funciones de adquisición (ADC) y actuación (PWM) que requiere el lazo de control de corriente.
3. Integrar, en un mismo sistema, el diseño digital sobre MicroBlaze V y el control de un inversor monofásico, promoviendo coordinación técnica entre disciplinas, como ocurre en equipos de ingeniería en la industria.
4. Implementar un protocolo de comunicación eficiente entre el software en C y los periféricos de hardware, utilizando registros mapeados en memoria con interfaces AXI4(-Lite).
5. Aplicar principios de diseño modular y verificación sistemática, validando cada periférico individualmente antes de su integración con el sistema MicroBlaze V y con la etapa de potencia.

6. Analizar el principio de funcionamiento de un inversor monofásico en puente H y su alimentación de una carga RL.

7. Diseñar la etapa de potencia y justificar la selección de componentes de acuerdo con sus condiciones de operación.

8. Modelar el comportamiento dinámico de la corriente en una carga RL y contrastar el modelo con simulaciones.

9. Investigar, diseñar y discretizar un controlador proporcional-resonante (PR) para el seguimiento de una referencia sinusoidal de corriente, y ejecutarlo como tarea periódica sobre el MicroBlaze V.

10. Implementar y validar experimentalmente el inversor y el control de corriente, comparando mediciones con el modelo y la simulación.

11. Analizar los resultados y explicar las diferencias entre el desempeño esperado y el obtenido.

3. Investigación Previa

Antes de iniciar el desarrollo, los equipos deben investigar y comprender los siguientes temas fundamentales:

1. **Procesador MicroBlaze V:** arquitectura del *soft-core*, modelo de programación, conjunto de instrucciones y capacidades de procesamiento en tiempo real.

2. **Desarrollo con Vivado/Vitis:** flujo de diseño para sistemas MicroBlaze, creación de *block designs*, síntesis e implementación de sistemas embebidos en FPGA.

3. **Protocolo AXI4(-Lite):** especificación del bus, señales de control, protocolos de lectura/escritura y su integración con periféricos personalizados.

4. **Diseño de periféricos IP:** creación de IP *cores* personalizados, interfaces con AXI4(-Lite), registros de control/estado y validación mediante simulación.

5. **Temporización y tiempo real embebido:** uso de temporizadores (AXI Timer) e interrupciones para generar una base de tiempo periódica y determinística para el lazo de control.

6. **Modulación PWM unipolar con tiempo muerto:** relación entre frecuencia, resolución, ciclo de trabajo y generación de señales complementarias con tiempo muerto para accionamiento de puente H.

7. **Uso del ADC integrado en FPGA Artix-7 (XADC):** inicio de conversión, disponibilidad de dato y lectura, y sincronización con eventos de PWM.

8. **Programación embebida en C:** programación *bare-metal*, manejo de interrupciones, comunicación con periféricos y gestión de estado de la aplicación de control.

9. **Metodologías de validación:** *testbenches* para SystemVerilog, simulación de sistemas completos, *testing* de hardware y verificación funcional.
10. Principios de operación de inversores monofásicos en puente H y modulación PWM.
11. Modelado y respuesta dinámica de cargas RL alimentadas por inversores.
12. Control proporcional-resonante (PR): principios, selección de estructura, criterios de sintonización y aplicaciones.
13. Discretización, estabilidad y efectos del muestreo y los retardos en el control de corriente alterna.
14. Estrategias de medición, validación experimental y comparación entre simulación y resultados medidos.

4. Especificaciones del Sistema

4.1. Resumen del sistema

El sistema debe ejecutar un lazo de control periódico con intervalo de muestreo coordinado entre ambos cursos (ver Sección 4.3). En cada período de control:

1. se toma una muestra de la corriente de carga empleando el ADC/XADC de la FPGA;
2. el MicroBlaze V calcula la acción de control (el algoritmo PR es definido por cada equipo en coordinación con PEDP);
3. se escribe el nuevo ciclo de trabajo/estado de conmutación al periférico PWM, que genera la modulación unipolar con tiempo muerto hacia el puente H;
4. se almacena la muestra en un *buffer* en memoria para su posterior exportación.

La base temporal del lazo de control debe generarse mediante un temporizador (AXI Timer o periférico personalizado) con interrupción periódica, de forma que la ejecución del control sea determinística e independiente de otras tareas del sistema. Además, al presionar un botón de la FPGA, el MicroBlaze V debe enviar por UART a la PC las muestras almacenadas de corriente, para su graficación y análisis fuera de línea.

4.2. Arquitectura del sistema

4.2.1. Procesador MicroBlaze V

El núcleo del sistema está basado en un procesador MicroBlaze V configurado con las siguientes características mínimas:

- **Frecuencia de operación:** 100 MHz.
- **Caché de instrucciones:** 8 KB para mejorar rendimiento.
- **Memoria local:** 32 KB de *Block RAM* para programa y datos.
- **Interfaces AXI:** AXI4(-Lite) *master* para comunicación con periféricos.
- **Debug:** MDM (MicroBlaze Debug Module) para desarrollo y depuración.
- **Timer:** AXI Timer para la generación de la interrupción periódica del lazo de control.

4.2.2. Periféricos del sistema

El sistema requiere los siguientes periféricos funcionales. Donde existan IP disponibles en Vivado (como AXI Timer, AXI GPIO o AXI UART Lite), los equipos pueden utilizarlos. El periférico PWM, descrito a continuación, es el **componente personalizado obligatorio** del proyecto: no existe un IP de Xilinx que implemente de forma directa la modulación unipolar con tiempo muerto que requiere el puente H, por lo que cada equipo debe diseñarlo en SystemVerilog con interfaz AXI4(-Lite) completa, incluyendo su *testbench* de verificación.

1. PWM Controller (personalizado, obligatorio): genera la modulación PWM unipolar con tiempo muerto configurable necesaria para accionar el puente H del inversor. Debe exponer registros de control/estado (habilitación, frecuencia de conmutación, selección de modulación) y de ciclo de trabajo/referencia, y producir una señal de sincronización `pwm_trigger_o` hacia el periférico de ADC para alinear la adquisición con los instantes apropiados del período de conmutación.

2. ADC/XADC Interface: permite inicio de conversión por software y por el disparo sincronizado `pwm_trigger_o`, reporta disponibilidad de nueva muestra y expone el dato convertido (corriente de carga) para lectura por el MicroBlaze V. Puede implementarse mediante el asistente de XADC de Vivado encapsulado en una interfaz AXI4-Lite propia, o de forma completamente personalizada.

3. UART Controller: puede emplear la IP AXI UART Lite de Xilinx. Se utiliza para exportar hacia la PC, a solicitud del usuario (botón), las muestras de corriente almacenadas durante la operación del sistema.

4. GPIO: puede emplear la IP AXI GPIO de Xilinx para botones de usuario y LEDs de estado (habilitación del control, indicación de falla, etc.).

4.2.3. Interfaz de registros del periférico PWM personalizado

Como referencia para el periférico personalizado obligatorio, se sugiere la siguiente interfaz AXI4-Lite. Las direcciones base de cada periférico serán asignadas por el editor de direcciones del *Block Design* de Vivado; aquí solo se especifican los *offsets* dentro del periférico.

Registro Control/Estado (`offset 0x00`)

Bits	Definición
bit 0	`enable` (R/W): habilita la generación PWM.
bits [2:1]	`freq_sel` (R/W): selecciona la frecuencia de conmutación; deben existir al menos 3 valores válidos.
bit 3	`running` (RO): indica que el generador está activo.
bits [31:4]	Reservado.

Registro Duty/Referencia (`offset 0x04`)

Bits	Definición
bits [15:0]	`duty_ref` (R/W): valor de ciclo de trabajo/referencia de modulación, con el formato que defina cada equipo (por ejemplo, Q*n.m* con signo, para representar la referencia sinusoidal de la modulación unipolar).
bits [31:16]	Reservado.

El periférico debe saturar cualquier escritura de `duty_ref` fuera del rango admisible de modulación, y el bit `running` debe poder leerse desde software para monitoreo.

4.2.4. Flujo de la aplicación de control

La aplicación de control debe implementarse en C como una rutina de interrupción periódica, de forma que cada período del lazo de control ejecute siempre la misma secuencia de operaciones con temporización determinística. En la etapa de **inicialización**, el MicroBlaze V configura los periféricos (Timer, PWM, ADC/XADC, UART y GPIO) y establece los parámetros iniciales de operación (referencia de corriente, frecuencia de conmutación y ciclo de trabajo de arranque). Después de esta etapa, el sistema queda a la espera de la interrupción periódica del Timer.

En cada interrupción, la rutina de atención inicia o captura la conversión del ADC, valida la disponibilidad del dato, lee la muestra de corriente y calcula la ley de control PR para actualizar `duty_ref` en el periférico PWM. En paralelo, cada muestra se almacena en un *buffer* circular en memoria para mantener el histórico de las mediciones. Finalmente, ante un evento de botón, el sistema recorre el histórico almacenado y transmite las muestras por UART hacia la PC, sin afectar la ejecución periódica del lazo de control.

4.3. Inversor monofásico con control de corriente

Esta sección corresponde al componente del curso EL 4201 Procesamiento Electrónico de Potencia (PEDP). Se diseñará, simulará e implementará un inversor monofásico en puente H que regule la corriente alterna sobre una carga RL utilizando un controlador proporcional-resonante (PR) discreto. El sistema digital de control será desarrollado en coordinación con Taller de Diseño Digital.

4.3.1. Especificaciones del sistema

Cada equipo deberá diseñar un sistema que cumpla con las siguientes condiciones nominales:

- Alimentación: $V_{dc} = 12$ a 24 V.
- Topología: inversor monofásico en puente H.
- Carga: resistencia e inductancia en serie, seleccionadas y justificadas por cada equipo.
- Referencia de corriente: sinusoidal de 50 Hz, con amplitudes de $0{,}2$, $0{,}5$ y $1{,}0$ A pico.
- Frecuencia de conmutación: seleccionada y justificada por cada equipo.
- Modulación: PWM unipolar.
- Control de corriente: regulador PR en tiempo discreto.

Dimensionamiento de la carga RL. Cada equipo deberá determinar los valores de resistencia e inductancia necesarios para alcanzar las tres referencias de corriente y justificar su selección. La inductancia podrá implementarse con una bobina comercial, un componente construido por el equipo o un devanado de transformador utilizado como elemento inductivo, entre otras alternativas técnicamente válidas. No se establecerán preferencias ni diferencias de calificación por el origen o método de obtención de los componentes.

Se deberán indicar los valores de resistencia total (incluida la del devanado) e inductancia utilizados, determinados mediante datos técnicos o mediciones sencillas. Se verificará que la tensión disponible permite alcanzar las referencias y que los componentes soportan la corriente y la disipación previstas. Cuando se utilice un devanado de transformador, se documentará su conexión y la condición del otro devanado. No se exige determinar curvas de saturación ni realizar ensayos de caracterización magnética. Cada equipo seleccionará y justificará la frecuencia de conmutación considerando el rizado de corriente, las pérdidas, las características de los drivers, la resolución del PWM y la coordinación con Taller de Diseño Digital. Para PWM unipolar se distinguirá la frecuencia de conmutación por transistor de las componentes predominantes en la tensión diferencial de salida.

La alimentación, el circuito de carga y la instrumentación deberán documentarse. Los períodos de muestreo y actualización del controlador se definirán y justificarán en coordinación con Taller de Diseño Digital.

4.3.2. Diseño de la etapa de potencia

Cada equipo deberá:

- Presentar el circuito del inversor, identificar sus estados de conmutación y explicar los caminos de corriente de la carga.
- Justificar la elección de los semiconductores, el circuito de accionamiento de compuertas y el tiempo muerto.
- Estimar las tensiones y corrientes máximas esperadas y las pérdidas de conducción y conmutación de manera simplificada.
- Definir la medición de corriente y los límites de operación necesarios para la implementación.

- Seleccionar y justificar la carga RL a partir de sus parámetros nominales o medidos, comprobando la disipación de las resistencias, los límites de corriente de los componentes y el rizado previsto.

4.3.3. Modelado y análisis

Se requiere:

- Obtener el modelo dinámico de la carga RL y la función de transferencia entre tensión aplicada y corriente.
- Relacionar la modulación PWM con la tensión promedio aplicada a la carga.
- Construir un modelo en PLECS y contrastar los resultados con el análisis teórico.
- Justificar la selección de la frecuencia de conmutación y estimar el rizado de corriente en los puntos de operación.

4.3.4. Investigación y diseño del controlador PR

Cada equipo deberá investigar el principio de funcionamiento de los controladores PR y proponer una solución adecuada para el seguimiento de corriente sinusoidal. Deberá:

- Seleccionar y justificar la estructura del controlador PR a partir de bibliografía técnica.
- Establecer un procedimiento de diseño y sintonización y justificar los parámetros seleccionados.
- Elegir un método de discretización y obtener la ecuación en diferencias correspondiente.
- Analizar la estabilidad y el efecto del muestreo y los retardos sobre el desempeño del lazo.
- Validar el control en PLECS antes de integrarlo con el sistema digital desarrollado en Taller.

No se suministrará una estructura específica del PR, un conjunto de ganancias ni un método de discretización. Cada decisión deberá sustentarse en la investigación realizada. El diseño del algoritmo y su especificación funcional corresponden a PEDP; la implementación sobre MicroBlaze V se coordinará con Taller de Diseño Digital.

4.3.5. Implementación y validación

Se requiere construir y comprobar el funcionamiento del inversor con la carga RL y el control digital. Como mínimo deberán realizarse los siguientes ensayos:

1. Seguimiento de referencias sinusoidales de $0{,}2$, $0{,}5$ y $1{,}0$ A pico a 50 Hz con la carga RL diseñada.

2. Cambio de amplitud de referencia de $0{,}2$ a $0{,}5$ A pico y de $0{,}5$ a $1{,}0$ A pico, manteniendo la misma carga.

3. Cambio de la resistencia externa de carga de al menos un 25 % respecto del valor inicial, manteniendo la inductancia y una referencia de $0{,}5$ A pico. Ambos puntos de operación deberán ser realizables dentro de los límites eléctricos y térmicos del montaje.

Para cada ensayo se presentarán la referencia de corriente, la corriente medida, la tensión aplicada a la carga y evidencia de las señales PWM. Se distinguirán explícitamente amplitudes pico y valores RMS. Se cuantificará el error de amplitud de la componente fundamental, se reportará su desfase respecto de la referencia y se discutirá el rizado de conmutación. Los resultados experimentales se contrastarán con las predicciones de simulación.

Criterios cuantitativos de validación. En los tres puntos de corriente, una vez alcanzado el régimen periódico, el error relativo entre la amplitud de la componente fundamental medida y la amplitud de referencia no deberá superar el 10 %. Para determinarlo se utilizará una ventana de al menos cinco períodos completos de 50 Hz y un procedimiento documentado de extracción de la fundamental. Adicionalmente, el rizado de corriente de conmutación, medido pico a pico respecto de la componente de baja frecuencia en una ventana local representativa, no deberá superar $0{,}20$ A. El equipo deberá describir cómo separó el rizado de conmutación de la componente fundamental, e informar ambos indicadores por separado. El desfase de la fundamental respecto de la referencia deberá medirse y reportarse, sin establecer un límite de fase adicional. No se considerará el error instantáneo producido por el PWM como error de seguimiento de la fundamental.

Los criterios anteriores deberán cumplirse en los ensayos estacionarios nominales; en los cambios de referencia y de carga se evaluarán por separado la evolución transitoria, el establecimiento y el respeto de los límites eléctricos. La selección de R, L y la frecuencia de conmutación deberá verificar simultáneamente el margen de tensión, las pérdidas y el cumplimiento de estos criterios. Si se emplean resistencias de 5 W, el equipo deberá incluir un margen de disipación apropiado para el punto de $1{,}0$ A pico.

5. Desarrollo e Implementación

5.1. Metodología de Desarrollo

El proyecto debe seguir una metodología de desarrollo incremental estructurada en las siguientes fases:

Fase 1: Configuración del Sistema Base. La primera fase involucra la creación del proyecto Vivado con un MicroBlaze V básico, estableciendo la configuración fundamental de reloj, memoria e interfaces básicas del sistema. Los equipos deben lograr la compilación exitosa y ejecución de un programa de prueba en Vitis para validar la comunicación básica. Esta fase concluye con la validación de síntesis e implementación básica, estableciendo la base para el desarrollo posterior.

Fase 2: Configuración de Periféricos. Durante esta fase los equipos toman decisiones críticas sobre la selección entre IP disponibles versus desarrollo personalizado para cada periférico. Para periféricos que utilizan IP existentes de Xilinx (Timer, UART, GPIO), se realiza la configuración y

las pruebas apropiadas. Para el periférico PWM personalizado se implementa el diseño completo en SystemVerilog con su respectivo *testbench* de validación. La fase concluye con documentación completa de interfaces y registros de todos los periféricos implementados.

Fase 3: Integración con MicroBlaze V. Esta fase se enfoca en la integración sistemática de cada periférico al *Block Design*, estableciendo el mapa de memoria y la asignación de direcciones del sistema. Se desarrollan *drivers* básicos en C para cada periférico, proporcionando la interfaz software necesaria para la comunicación hardware-software. La validación de comunicación MicroBlaze V-periférico es crítica para verificar la correcta operación del sistema integrado.

Fase 4: Desarrollo del Software de Control. En esta fase se implementa la rutina de interrupción periódica que ejecuta el algoritmo de control PR, coordinando la adquisición de corriente, el cálculo de la ley de control y la actualización del periférico PWM. Se desarrolla también el manejo de eventos del botón de exportación y la rutina de transmisión por UART.

Fase 5: Validación y Optimización. La fase final se dedica al *testing* exhaustivo de las funcionalidades individuales y del sistema integrado junto con la etapa de potencia. Se valida metódicamente la precisión temporal del lazo de control y la estabilidad operacional. Se realiza optimización de recursos de FPGA según sea necesario, y se ejecutan los ensayos descritos en la Sección 4.3.

5.2. Herramientas y Entorno de Desarrollo

Herramientas principales:

- **Vivado 2025.1:** síntesis, implementación y creación de *block designs*.
- **Vitis 2025.1:** desarrollo de software embebido y depuración.
- **SystemVerilog:** diseño del periférico PWM personalizado.
- **C:** programación de la aplicación de control embebida.
- **PLECS:** modelado y simulación de la etapa de potencia y del controlador PR (componente PEDP).

6. Validación y Testing

Los tests a desarrollar deben incluir:

1. **Testbench funcional del periférico PWM personalizado:** verificación de operaciones de lectura/escritura, comportamiento de registros, generación de señales complementarias con tiempo muerto y de la señal `pwm_trigger_o` (autochequeo).
2. **Funcionalidad básica del sistema:** verificación de adquisición de corriente, actualización de ciclo de trabajo/referencia y exportación de muestras por UART.
3. **Precisión temporal:** medición del período efectivo del lazo de control y su jitter durante operación extendida.

4. **Integración:** verificación de la operación simultánea del lazo de control digital con la etapa de potencia del inversor, incluyendo los ensayos de la Sección 4.3.

7. Entregables

1. **Documento de diseño**:
   - propuesta de arquitectura del sistema embebido con enfoque modular, siguiendo principios de diseño de sistemas MicroBlaze V;
   - objetivo de cada periférico/módulo y su rol dentro del sistema;
   - definición de interfaces AXI4(-Lite), registros de control/estado y señales por periférico;
   - estrategia de integración con la etapa de potencia del inversor;
   - estrategia de validación (simulación y pruebas en FPGA);
   - entrega del documento en `docs/diseno.md` (o archivo equivalente dentro de `docs/`).
2. **Presentación funcional**:
   - demostración del lazo de control de corriente funcionando sobre el inversor monofásico;
   - generación PWM unipolar configurable (al menos 3 frecuencias de conmutación, `enable` y `running`);
   - adquisición de corriente sincronizada con el periférico PWM;
   - envío de muestras almacenadas por UART al presionar el botón;
   - integración entre el sistema digital y el sistema de potencia;
   - simulación **post-implementación temporizada** del periférico personalizado;
   - evidencia de *tests* de autochequeo asociados al periférico personalizado;
   - demostración de dominio de los temas del proyecto.
3. **Informe técnico** en formato Markdown dentro de `docs/` (por ejemplo, `docs/informe.md`):
   - aspectos teóricos relevantes para sustentar el diseño propuesto (sistemas embebidos, tiempo real, interfaces AXI);
   - enfoque de la solución (decisiones de diseño y justificación técnica);
   - descripción formal de la interfaz del periférico personalizado;
   - definición de registros AXI4(-Lite) (*offset*, bits, semántica de lectura/escritura);
   - diagramas de estado del control principal y del periférico personalizado;
   - evidencia de simulaciones con pruebas de autochequeo (criterios de paso/falla y resultados);
   - resultados y evidencias funcionales (capturas, tablas y observaciones), incluyendo uso de recursos y análisis de *timing*;
   - diseño de potencia y análisis de operación del inversor;

- validación por simulación y pruebas en FPGA/laboratorio;
- breve análisis crítico de lo realizado (logros, limitaciones y mejoras posibles).

4. **Repositorio y trazabilidad**:
   - código fuente SystemVerilog del periférico personalizado y sus *constraints*;
   - código C completo para el software embebido (*drivers* y aplicación de control);
   - banco de pruebas y *tests* de autochequeo para el periférico personalizado;
   - scripts de simulación/síntesis (si aplica);
   - `README.md` principal con explicación clara de la estructura del proyecto/repositorio;
   - historial de trabajo con *commits* suficientes y descriptivos;
   - uso de flujo de desarrollo moderno con **issue tracking**, **feature branches**, **commits significativos** y uso de **merge/pull requests** entre integrantes del equipo.

8. Evaluación

8.1. Evaluación - EL 3313 Taller de Diseño Digital

Este proyecto tiene una duración aproximada de cinco semanas a partir de su inicio. El documento de diseño debe ser validado con el profesor **previo a la presentación funcional**. Ningún proyecto será evaluado sin el visto bueno desde la perspectiva de diseño.

Las fechas oficiales de este proyecto son:

- **Inicio:** G1: 15.10.2026 / G2: 16.10.2026
- **Entrega del documento de diseño:** G1: 05.11.2026 / G2: 06.11.2026
- **Demostración funcional:** semana del 16 al 20.11.2026, fecha a coordinar con el curso EL 4201 Procesamiento Electrónico de Potencia
- **Entrega del informe técnico y repositorio:** G1: 19.11.2026 / G2: 20.11.2026
- **Fin:** G1: 19.11.2026 / G2: 20.11.2026

La evaluación del componente de Taller de Diseño Digital se compone de cuatro rubros, cada uno calificado con una rúbrica común a todos los proyectos del curso. El detalle de cada rúbrica se presenta en el Anexo A.

1.	Documento de diseño	20 %
2.	Presentación funcional	60 %
3.	Informe técnico	10 %

4. Repositorio y trazabilidad 10 %

Nota: el equipo tiene libertad para la arquitectura interna del sistema y la selección de periféricos (IP existentes vs. personalizados), siempre que cumpla todas las especificaciones funcionales e implemente el periférico PWM personalizado con interfaz AXI4(-Lite) completa.

El formato de entrega de cada documento (Markdown enriquecido, ubicado en la carpeta correspondiente del repositorio) se detalla junto a su rúbrica en el Anexo A.

8.2. Evaluación - EL 4201 Procesamiento Electrónico de Potencia

La evaluación del componente PEDP se organiza en cuatro rubros orientados al diseño, la validación experimental y el análisis de resultados. Los archivos y datos utilizados deberán entregarse de manera organizada y reproducible, sin evaluar el historial de *commits*, la gestión de ramas ni otras prácticas de desarrollo de software propias de Taller Digital. El detalle se presenta en el Anexo B.

1. Documento de diseño e investigación 20 %
2. Presentación funcional del sistema de potencia y control PR 50 %
3. Integración funcional con Taller de Diseño Digital 20 %
4. Informe técnico y análisis de resultados 10 %

Evaluación independiente (hasta 80 puntos): el documento de diseño (20 puntos), la presentación funcional propia (50 puntos) y el informe técnico (10 puntos) podrán calificarse íntegramente, aunque la contraparte de Taller Digital no concluya su implementación. Para obtenerlos, el equipo deberá demostrar experimentalmente el inversor y el controlador PR discreto en lazo cerrado. Se permite una plataforma digital alternativa para esta demostración. Una simulación por sí sola no sustituye la prueba experimental.

Integración conjunta (20 puntos): se evaluará la operación del inversor con el MicroBlaze V desarrollado en Taller, incluyendo adquisición de corriente, PWM, ejecución del PR y ensayos integrados. Este rubro se califica de forma separada y no condiciona la puntuación de los 80 puntos autónomos. Si la integración no resulta posible por causas atribuibles a la contraparte, deberán documentarse las interfaces, las pruebas de preparación y los intentos de integración, sin asignar automáticamente la puntuación correspondiente a funcionamiento no demostrado.

Documento de diseño (20 %): incluirá investigación técnica, dimensionamiento del puente H y de la carga RL, selección de semiconductores y circuitos de disparo, modelo de la planta, selección justificada de frecuencia de conmutación, metodología de diseño y discretización del PR, análisis de estabilidad y planificación de ensayos.

Presentación funcional propia (50 %): incluirá el inversor construido, el control PR discreto en lazo cerrado y los ensayos de seguimiento de corriente, cambios de consigna y cambio de carga. Se evaluarán las mediciones y el cumplimiento de los límites, sin calificar la arquitectura interna de MicroBlaze V.

Informe técnico (10 %): presentará los parámetros medidos, los modelos de PLECS, los registros experimentales, el error de amplitud y de fase de la componente fundamental, el rizado de

conmutación, la comparación cuantitativa y la discusión de discrepancias. Los archivos necesarios para reproducir las simulaciones y comprobar las mediciones deberán adjuntarse como evidencia del informe, sin constituir un rubro separado de repositorio.

Condición para la demostración: comprobar las señales de compuerta y el tiempo muerto con la etapa de potencia desenergizada antes de los ensayos energizados; documentar el accionamiento de compuertas, la limitación de corriente y la desconexión ante fallas.

9. Material de Apoyo y Referencias

9.1. Documentación Oficial de Xilinx

1. **MicroBlaze V Processor Overview:** página oficial del procesador MicroBlaze V con especificaciones, características y recursos de desarrollo. `https://www.amd.com/en/products/software/adaptive-socs-and-fpgas/microblaze-v.html`
2. **MicroBlaze V Embedded Design Tutorial (UG1711):** tutorial completo de diseño embebido con MicroBlaze, incluyendo configuración de sistemas, periféricos y desarrollo de software. `https://docs.amd.com/r/en-US/ug1711-microblaze-v-embedded-design`
3. **MicroBlaze Processor Reference Guide (UG984):** documentación completa del procesador MicroBlaze, arquitectura, conjunto de instrucciones y configuración. `https://docs.amd.com/r/en-US/ug984-vivado-microblaze-ref`
4. **Vivado Design Suite User Guide - Creating and Packaging Custom IP (UG1118):** guía para la creación de IP *cores* personalizados con interfaz AXI. `https://docs.amd.com/r/en-US/ug1118-vivado-creating-packaging-custom-ip`
5. **AXI Reference Guide (UG1037):** especificación completa del protocolo AXI4(-Lite) para interfaces de periféricos. `https://docs.amd.com/v/u/en-US/ug1037-vivado-axi-reference-guide`
6. **Vitis Unified Software Platform Documentation (UG1416):** guía de desarrollo de software embebido para MicroBlaze. `https://docs.amd.com/v/u/en-US/ug1416-vitis-documentation`

A. Anexo: Rúbricas de evaluación

Las siguientes rúbricas corresponden al componente de Taller de Diseño Digital y son comunes a todos los proyectos del curso. A continuación se incorporan las rúbricas particulares de PEDP, con la misma distribución porcentual y criterios propios de electrónica de potencia.

A.1. Diseño

Documentación del diseño

Rúbrica aplicable al planteamiento del diseño entregado en cada proyecto del curso. El diseño debe seguir la metodología de diseño modular vista en clase. Evalúa la calidad de los diagramas, la justificación técnica de las decisiones tomadas, la completitud del documento y la claridad general de la presentación.

Formato de entrega: el planteamiento del diseño debe entregarse como un archivo Markdown (`.md`) enriquecido, ubicado en la carpeta `docs/diseño/` del repositorio del proyecto. No se aceptan formatos alternativos, como un PDF exportado desde un procesador de texto externo, como entrega oficial.

Nivel	Descripción del criterio
Diagramas y representaciones del diseño (peso: 30 %)	
Excelente	Diagramas claros, correctos y bien organizados (bloques, flujo, estados, esquemas u otros). Reflejan correctamente la arquitectura del sistema y facilitan la comprensión.
Satisfactorio	Diagramas mayormente correctos, pero con detalles poco claros, incompletos o escasa explicación.
Regular	Diagramas simplificados o con errores que dificultan entender el diseño.
Deficiente	No hay diagramas o son incorrectos/confusos.
Justificación y decisiones de diseño (peso: 30 %)	
Excelente	Explica y justifica claramente las decisiones de diseño (arquitectura, señales, ecuaciones, implementación, etc.). Demuestra razonamiento técnico sólido.
Satisfactorio	Presenta las decisiones principales, pero con justificación limitada.
Regular	Justificación mínima o superficial de las decisiones de diseño.
Deficiente	No se explican ni justifican las decisiones de diseño.
Completitud del documento de diseño (peso: 20 %)	
Excelente	Incluye todos los elementos solicitados (objetivos, tablas, ecuaciones, diagramas, estrategia de implementación, plan de pruebas, etc.) de forma completa y bien estructurada.

Nivel	Descripción del criterio
Satisfactorio	Incluye la mayoría de los elementos requeridos, con pequeños faltantes o secciones poco desarrolladas.
Regular	Varias secciones importantes faltan o están incompletas.
Deficiente	El documento es muy incompleto o no sigue la estructura solicitada.
Claridad y calidad de la documentación (peso: 20 %)	
Excelente	Documento bien organizado, claro y profesional. Uso adecuado de Markdown, tablas, figuras y notación técnica.
Satisfactorio	Documento comprensible pero con problemas menores de organización o presentación.
Regular	Organización deficiente o redacción poco clara.
Deficiente	Documento difícil de leer o mal presentado.

A.2. Presentación funcional

Presentación funcional

Rúbrica aplicable a la demostración funcional del Proyecto 4. Evalúa el sistema base MicroBlaze V (Vivado/Vitis), el periférico PWM personalizado con interfaz AXI4-Lite, la adquisición de corriente y su sincronización con el PWM, la integración con la etapa de potencia del inversor monofásico y el lazo de control PR, la exportación de datos por UART y la simulación autoverificable del periférico personalizado, y la defensa técnica del diseño ante preguntas del profesor.

Nivel	Descripción del criterio
Sistema base MicroBlaze V (Vivado/Vitis) (peso: 15 %)	
Excelente	El *block design* integra correctamente el MicroBlaze V con todos sus periféricos, compila y se programa sin errores en la FPGA; el software en C se ejecuta de forma estable y la comunicación con cada periférico mapeado en memoria es correcta.
Satisfactorio	El sistema MicroBlaze V funciona correctamente en la mayoría de los casos, con fallas ocasionales de integración o de comunicación con algún periférico que no impiden la demostración.
Regular	El sistema presenta fallas frecuentes de integración, compilación o comunicación con periféricos, aunque se logra demostrar parcialmente su funcionamiento.
Deficiente	El sistema MicroBlaze V no funciona de forma reconocible, o no se logra programar la FPGA con el diseño completo.
Periférico PWM personalizado (AXI4-Lite) (peso: 20 %)	

Nivel	Descripción del criterio
Excelente	El periférico PWM genera correctamente la modulación unipolar con tiempo muerto configurable, respeta la interfaz AXI4-Lite especificada (registros de control/estado y de referencia), satura valores fuera de rango y produce la señal `pwm_trigger_o` de forma estable durante toda la demostración.
Satisfactorio	El periférico funciona correctamente en la mayoría de los casos, con fallas ocasionales en la configuración de frecuencia, el tiempo muerto o la señal de sincronización.
Regular	El periférico presenta fallas evidentes en la modulación, el tiempo muerto o la interfaz de registros, aunque se logra demostrar parcialmente su funcionamiento.
Deficiente	El periférico PWM no genera una señal reconocible, o no respeta la interfaz AXI4-Lite especificada.
Adquisición de corriente y sincronización (ADC/XADC) (peso: 15 %)	
Excelente	La adquisición de corriente mediante ADC/XADC funciona de forma confiable, con disparo sincronizado correctamente respecto al periférico PWM y lectura correcta del dato convertido por parte del software.
Satisfactorio	La adquisición funciona correctamente en la mayoría de los casos, con errores ocasionales de sincronización o de lectura del dato que no impiden la demostración.
Regular	La adquisición presenta fallas frecuentes de sincronización o de lectura, aunque se logra demostrar que existe conversión de la señal analógica.
Deficiente	No existe adquisición funcional de corriente, o el dato leído no corresponde a la señal medida.
Integración con la etapa de potencia y lazo de control PR (peso: 15 %)	
Excelente	El sistema digital y la etapa de potencia operan integrados de forma estable; el lazo de control PR sigue la referencia de corriente especificada y responde correctamente ante los cambios de amplitud y de carga solicitados.
Satisfactorio	La integración funciona correctamente en la mayoría de los casos, con desviaciones menores en el seguimiento de la referencia o en la respuesta ante cambios de amplitud/carga.
Regular	La integración presenta fallas evidentes en el seguimiento de la referencia o en la respuesta ante cambios, aunque se logra demostrar operación conjunta del sistema digital y de potencia.
Deficiente	El sistema digital y la etapa de potencia no operan de forma integrada, o el lazo de control no sigue de forma reconocible la referencia de corriente.
Exportación por UART y simulación autoverificable (peso: 15 %)	

Nivel	Descripción del criterio
Excelente	Al presionar el botón, el sistema exporta por UART el histórico completo de muestras sin pérdida de datos; además, se presentan simulaciones autoverificables (*testbenches* con verificación automática) del periférico PWM personalizado, con reporte claro de aciertos/fallos y cobertura de casos de borde (tiempo muerto, saturación, cambio de frecuencia).
Satisfactorio	La exportación por UART funciona correctamente en la mayoría de los casos y se presentan simulaciones autoverificables con cobertura limitada de casos de borde.
Regular	La exportación por UART presenta errores frecuentes, o las simulaciones requieren inspección manual de formas de onda para determinar su correctud.
Deficiente	No existe exportación funcional por UART, o no se presentan simulaciones autoverificables del periférico personalizado.
Defensa y comprobación de dominio técnico	**(peso: 20 %)**
Excelente	Responde con precisión y seguridad a las preguntas técnicas sobre el sistema MicroBlaze V, la interfaz AXI4-Lite, el periférico PWM personalizado y el algoritmo de control, justificando decisiones de arquitectura e implementación ante modificaciones o pruebas solicitadas por el profesor durante la presentación.
Satisfactorio	Responde correctamente a la mayoría de las preguntas técnicas, aunque con dudas puntuales o explicaciones incompletas sobre algunos bloques del diseño.
Regular	Responde de forma superficial o memorística, con dificultad para justificar decisiones de diseño o para explicar el funcionamiento ante cambios solicitados.
Deficiente	No logra explicar ni justificar el funcionamiento del diseño, o las respuestas evidencian que no comprende su propia implementación.

A.3. Informe técnico

Documentación técnica (informe)

Rúbrica aplicable al informe técnico final entregado en cada proyecto del curso. Evalúa la fundamentación teórica, la presentación y el análisis de los resultados, las conclusiones obtenidas y la calidad general del documento.

Formato de entrega: el informe técnico debe entregarse como un archivo Markdown (`.md`) enriquecido, ubicado en la carpeta `docs/informe/` del repositorio del proyecto. No se aceptan formatos alternativos, como un PDF exportado desde un procesador de texto externo, como entrega oficial.

Nivel	Descripción del criterio
Fundamentación teórica	**(peso: 20 %)**
Excelente	Presenta los conceptos teóricos relevantes con claridad y correcta relación con el laboratorio/proyecto. Integra adecuadamente el marco teórico con el trabajo realizado.
Satisfactorio	Presenta la mayoría de los conceptos necesarios, aunque con poca profundidad o conexión limitada con el laboratorio/proyecto.
Regular	Marco teórico superficial o incompleto.
Deficiente	No presenta fundamentación teórica o es incorrecta.
Presentación de resultados	**(peso: 30 %)**
Excelente	Resultados completos y organizados (tablas, gráficas, simulaciones, mediciones). Claramente etiquetados y bien documentados.
Satisfactorio	Resultados mayormente completos, aunque con organización o explicación limitada.
Regular	Resultados incompletos o presentados de forma poco clara.
Deficiente	No presenta resultados relevantes o son incorrectos.
Análisis e interpretación de resultados	**(peso: 25 %)**
Excelente	Analiza los resultados de forma crítica, compara valores teóricos, simulados y experimentales cuando aplica, e identifica causas de diferencias o errores.
Satisfactorio	Presenta análisis general de los resultados, pero con poca profundidad o discusión limitada.
Regular	Análisis superficial, descriptivo o con escasa interpretación técnica.
Deficiente	No analiza los resultados o las conclusiones no se basan en los datos.
Conclusiones y aprendizaje obtenido	**(peso: 15 %)**
Excelente	Conclusiones claras, bien fundamentadas y directamente relacionadas con los resultados y objetivos del laboratorio/proyecto. Incluye reflexiones o lecciones aprendidas.
Satisfactorio	Conclusiones correctas pero generales o poco conectadas con los resultados.
Regular	Conclusiones superficiales o parcialmente relacionadas con el trabajo realizado.
Deficiente	No presenta conclusiones o son incorrectas.
Calidad y organización del documento	**(peso: 10 %)**
Excelente	Documento claro, bien estructurado y profesional. Uso adecuado de Markdown, figuras, tablas, ecuaciones y referencias.
Satisfactorio	Organización adecuada con pequeños problemas de claridad o formato.
Regular	Documento desorganizado o difícil de seguir.
Deficiente	Documento mal estructurado o incompleto.

A.4. Repositorio

Gestión de repositorio

Rúbrica aplicable al repositorio Git de cada proyecto del curso. Evalúa el historial de commits, el uso de ramas de desarrollo, la gestión de issues, la revisión colaborativa de cambios y la estructura del README.

Nivel	Descripción del criterio
Historial de commits y calidad de código	**(peso: 20 %)**
Excelente	Commits frecuentes, claros y descriptivos, reflejan avances reales del proyecto y buena trazabilidad. Código documentado y organizado correctamente.
Satisfactorio	Commits suficientes pero con mensajes genéricos o frecuencia irregular. Código sin comentar o desordenado.
Deficiente	Pocos commits, sin descripción clara o sin reflejar el desarrollo. No tiene código real.
Uso de ramas de desarrollo	**(peso: 20 %)**
Excelente	Uso sistemático de ramas por funcionalidad o integrante, siguiendo un flujo profesional (Git Flow o similar).
Satisfactorio	Se usan ramas ocasionalmente o sin convención clara.
Deficiente	Todo el trabajo se hace en una sola rama sin control de versiones adecuado.
Gestión de issues y seguimiento	**(peso: 20 %)**
Excelente	Issues bien definidos y organizados, usados para planificar tareas, reportar bugs y documentar avances.
Satisfactorio	Uso limitado de issues o sin seguimiento completo.
Deficiente	No se usan issues o no hay evidencia de planeamiento.
Revisión colaborativa (pull/merge requests)	**(peso: 20 %)**
Excelente	Uso activo de pull o merge requests con revisiones cruzadas entre miembros antes de integrar cambios.
Satisfactorio	Uso ocasional o sin revisión efectiva.
Deficiente	No se utilizan revisiones ni solicitudes de integración.
Estructura del README	**(peso: 20 %)**
Excelente	README completo y organizado: incluye propósito, dependencias, instalación, compilación y ejecución.
Satisfactorio	README con información parcial o poco detallada.
Deficiente	README ausente o sin instrucciones útiles.

B. Rúbricas de Procesamiento Electrónico de Potencia

Las cuatro rúbricas siguientes se califican sobre 100 puntos cada una; su aporte a la calificación de PEDP se pondera según los porcentajes indicados en la sección de evaluación. Para cada criterio se asigna un nivel de desempeño: **4 (excelente)**, **3 (satisfactorio)**, **2 (parcial)** o **1 (insuficiente)**. Si no existe evidencia del criterio, se asigna **0**. La calificación de un criterio se obtiene multiplicando su peso por el nivel alcanzado dividido entre 4. Los descriptores particulares prevalecen sobre la escala general.

B.1. Documento de diseño (20 % de PEDP)

Criterio	Peso	Evidencia evaluada
Investigación	25 %	Referencias técnicas pertinentes y uso crítico de ellas para justificar la estructura PR, su sintonización y discretización.
Etapa de potencia y carga	30 %	Puente H, selección de MOSFET y drivers, tiempo muerto, pérdidas y frecuencia de conmutación justificada; selección de R y L, parámetros nominales o medidos y verificación de corriente y disipación, sin distinción por procedencia de componentes.
Modelado y control	30 %	Modelo RL, relación modulación–tensión, procedimiento reproducible de sintonización PR, análisis de estabilidad y ecuación discreta obtenida por el equipo.
Plan de validación	15 %	Instrumentación de corriente, método de medición del error, verificación de la carga RL, ensayos previstos y procedimiento de puesta en marcha.
Total	**100 %**	

B.2. Presentación funcional propia (50 % de PEDP)

Criterio	Peso	Evidencia evaluada
Etapa de potencia y carga	20 %	Puente H construido, drivers, PWM unipolar y tiempo muerto; carga RL con parámetros documentados y funcionamiento compatible con los ensayos, independientemente del origen de la inductancia.
Seguimiento nominal	25 %	Operación a 50 Hz con $0{,}2$, $0{,}5$ y $1{,}0$ A pico; error de amplitud fundamental no mayor del 10 % y rizado de conmutación no mayor de $0{,}20$ A pico a pico, según el procedimiento de medición especificado.
Cambios de consigna y carga	20 %	Respuesta a cambios de $0{,}2$ a $0{,}5$ y de $0{,}5$ a $1{,}0$ A pico; cambio resistivo de al menos 25 % a $0{,}5$ A pico, con registro de transitorios.
Control PR	20 %	Funcionamiento del PR discreto, parámetros justificados, período real de control y ausencia de inestabilidad o saturación no explicada.
Concordancia con simulación	15 %	Comparación cuantitativa de PLECS y mediciones; análisis sustentado de diferencias.
Total	**100 %**	

B.3. Integración con Taller de Diseño Digital (20 % de PEDP)

Criterio	Peso	Evidencia evaluada
Interfaz e integración	30 %	Conexión funcional entre medición de corriente, sistema MicroBlaze V, señales PWM y accionamiento del puente H.
Control integrado	40 %	Ejecución del PR discreto en MicroBlaze V y seguimiento de corriente en la etapa de potencia construida.
Ensayos conjuntos	20 %	Evidencia de los ensayos de referencias y carga mediante la implementación integrada, con mediciones y condiciones identificadas.
Diagnóstico técnico	10 %	Identificación y análisis de retardos, errores numéricos, diferencias de respuesta y limitaciones propias de la integración.
Total	**100 %**	

Esta rúbrica corresponde exclusivamente al 20 % de integración. Su cumplimiento no es requisito para obtener los 80 puntos asignados al trabajo autónomo de PEDP.

B.4. Informe técnico (10 % de PEDP)

Criterio	Peso	Evidencia evaluada
Rigor técnico	30 %	Cálculos, modelos y parámetros finales correctos y suficientemente documentados.
Resultados y reproducibilidad	40 %	Tablas, figuras, archivos PLECS y registros experimentales de los tres ensayos, con valores reales de R y L, unidades, condiciones y escalas identificadas; archivos organizados para reproducir resultados.
Discusión	20 %	Interpretación de amplitud y fase de la fundamental, rizado, limitaciones y diferencias entre predicción y práctica.
Presentación y fuentes	10 %	Organización, claridad, referencias completas y correspondencia entre figuras y afirmaciones.
Total	**100 %**	

Descriptores de desempeño aplicables a cada criterio.

- **4 — Excelente:** evidencia completa, técnicamente correcta, verificable y bien justificada; cumple todos los elementos del criterio.
- **3 — Satisfactorio:** cumple lo esencial con omisiones menores que no impiden verificar el resultado.
- **2 — Parcial:** presenta evidencia incompleta o errores que limitan la validación de una parte importante del criterio.
- **1 — Insuficiente:** presenta resultados aislados o justificaciones deficientes que no permiten comprobar el cumplimiento.
- **0 — Sin evidencia:** no se entrega o no se demuestra el criterio.