DC-11 回演習課題

学籍番号:205728A

氏名:チン シュクトク

演習 1

スライド 27 に示した 2 種類の同期型 RS-FF の特性表が、スライド 28 の表になることを説明

せよ。

RS フリップフロップは、SR(set-reset、"set-reset")、D(data または delay、 "data"また

は "delay" [1])、T (reverse、 "toggle")、およびいくつかの一般的なタイプに分類できま

す。 IK。 上記のすべてのタイプのフリップフロップは、特性方程式を使用して、既存の入

力信号と出力信号(Q)に基づいて次の(つまり、次のクロックパルス)出力(Qnext)を

導出できます。

SR ラッチとも呼ばれる基本的な RS フリップフロップは、最も単純なタイプのフリップフロ

ップであり、他のさまざまなタイプのフリップフロップの基本的なコンポーネントです。 2

つの NAND ゲートまたは NOR ゲートの入力端と出力端は、クロスカップリングまたはエン

ドツーエンドで接続されて、基本的な RS フリップフロップを形成します。

RとSの両方が低い場合、フィードバックはQとQ(Qの逆数)を固定状態に保ちます。 S

(セット)が高くR(リセット)が低い場合、出力Qは強制的にハイに設定され、逆にSが

低くRが高い場合、出力Qは強制的に低電位に設定されます。

特性方程式は $oldsymbol{Q_{next}} = S + \overline{R} oldsymbol{Q}$  かつ  $ext{RS} = 0$ 。

#### 演習 2

スライド 32 に示した 2 種類のラッチの特性表が、スライド 33 の表になることを説明せよ。 D フリップフロップ

Dフリップフロップには、1つの入力、1つの出力、および1つのクロック入力があります。 クロックが0から1に変わると、出力値は入力値と等しくなります。 このタイプのトリガーは、ノイズによって引き起こされるエラーを防ぎ、パイプラインを介して処理されるデータの量を増やすために使用できます。

$$Q_{next} = D$$

#### 演習 3

スライド 37 に示した 2 種類の JK-FF の特性表が、スライド 38 の表になることを説明せよ。 JK フリップフロップには 2 つの入力があり、出力値は次の式で決定されます。

$$Q_{next} = \overline{K}Q + J\overline{Q}$$

JK フリップフロップは、フリップフロップの最も基本的な RS フリップフロップに似ていますが、RS フリップフロップでは、R と S を同時に 1 にすることはできませんが、JK フリップフロップでは J と K を同時に 1 にすることができます。 J と K が同時に 1 になると、出力値の状態が逆になります。 つまり、0 の場合は 1 になり、1 の場合は 0 になります。

### 演習 4

スライド 42 に示した T-FF の特性表が、スライド 43 の表になることを説明せよ。

Tフリップフロップ

Tフリップフロップ(Toggle Flip-Flop、または Trigger Flip-Flop)には、入力と出力があります。クロックパルスが0から1に変化するとき、TとQが同じでない場合、出力値は1になります。 入力端子Tが1の場合、出力端子の状態Qが逆になり、入力端子Tが0の場合、出力端子の状態Qは変化しません。 JKフリップフロップのJ入力ポイントとK入力ポイントを接続して、Tフリップフロップを形成します。

したがって、T フリップフロップの式は次のとおりです。

$$Q_{next} = \overline{T}Q + TQ = Q \oplus T$$

### 演習 5

スライド 47 に示した D-FF の特性表が、スライド 48 の表になることを説明せよ。

D-FF にはデータ入力とデータ出力端子があり、それをコントロールするクロッ ク入力がある。

D-FF はクロックが LOW から HIGH (高) レベルに変化した時の入力データが、 出力 に伝わり、


それ以外の時間は、以前のデータ出力を保持する。

#### 演習 6


スライド 56 に示したマスター・スレーブ型 JK-FF のタイミングチャートを描け

マスタースレーブトリガーは入力信号に制約があるため、マスタースレーブ JK フリップフロップが開発されました

JK-FF のタイムチャート



また、上記タイミングチャートから、マスター・スレーブ型 FF の問題点を指摘せよ



# 演習 7

スライド 57 に示したエッジトリガ型 D-FF の動作を説明せよ。

クロックが変化した瞬間にのみアクティブになることを説明すること。


クロック信号の立ち上がりまたは立下りで動作するものを エッジトリガ型フリップフロップ と呼ぶ。 マスタースレーブ型も動作上は同じであり、回路記号では両者の区別はない。

下図にエッジトリガ型 D フリップフロップを示す。

- CK=0 のとき、NAND ゲート  $g_2$ 、 $g_3$  の出力は共に 1 であるから、 本体 FF は出力は変化しない(出力保持状態)。 このとき、入力 FF のゲート  $g_4$  の出力は D である。 同じく入力 FF のゲート  $g_1$  の出力は D である。
- ここで CK = 1 に変わったとする。 その直前で D = 1 の場合は、 入力 FF の g<sub>2</sub>
  の出力が 1 から 0 (D) に変わる。 (もう一つの入力 FF の g<sub>3</sub>の出力は変わらない。) すなわち、S=0 となり、本体 FF の出力 Q は 1 となる。 (直前の状態が 1 ならば、そのまま 1。直前の状態が 0 ならば、 0 から 1 に変わる)
- CK=1 に変わる直前で D=0 の場合は、 入力 FF の  $g_3$  の出力が 1 から 0 (D) に変わる。 (もう一つの入力 FF の  $g_2$  の出力は変わらない。) すなわち、R=0 となり、本体 FF の出力 Q は 0 となる。

要するに、CK の値が0 から1 に変わると、入力D の値が本体FF に現れる。

- CK=1 の状態で、入力 D の値を変化させても、 ゲート  $g_4$  またはゲート  $g_1$  に阻止され、 ゲート  $g_2$ 、 $g_3$  の値は変化しない。
- CK=0 では NAND ゲート  $g_2$ 、 $g_3$ の出力は共に 1 であるから、 本体 FF は出力は 変化しないことは最初に述べた。 このとき、入力 D を変化させると、ゲート  $g_4$ 、  $g_1$ の出力は変化する。 すなわち、ゲート  $g_4$ の出力は D、 $g_1$ の出力は D である。
- CK = 0 の状態では、ゲート  $g_2$  の第 1 入力は D であり、 ゲート  $g_3$  の第 3 入力 は D である。 すなわち、ここで入力がフリップフロップにセットされるのを待っているといえる。
- CK = 1 に変わると、この時の入力が 二つの入力 FF にラッチされ、本体 FF の入力 となる。



## 纏め:

基本的な順序回路	説明
RS フリップフロップ	最も基本的なトリガーです。 入力 S が「ハイ(H)」の場合、
(RS:Reset-Set)	出力 Q は「ハイ(H)」に設定されます。 出力 Q が「ハイ
	(H)」状態のとき、入力 R を「ハイ(H)」に設定すると、
	出力が「ロー(L)」に切り替わります。
JK フリップフロップ	JKトリガーは、2 つの入力を同時に「高(H)」に設定できま
(JK: Jack Knife)	す。 これは RS トリガーとは異なります。 トリガピン T に入
	力されたクロック信号の有効エッジ(信号の立ち上がりエッジ
	または立ち下がりエッジ)では、入力Jが「ハイ(H)」の場
	合のみ出力は「ハイ(H)」になります。 JとKを同時に入力
	すると、出力 Q が反転します。
Dフリップフロップ	トリガーピンTに入力されたクロック信号の有効なエッジ(信

(D:Delay)	号の立ち上がりエッジまたは立ち下がりエッジ)では、入力 D
	の値を回路に保持する必要があります。
Tフリップフロップ	JKフリップフロップ(フリップフロップ)のJとKの組み合わ
(T:Toggle)	せです。 トリガーピンにクロック信号が入力されると、Q が
	切り替わります。

第11回の演習は以上です。