

Microcontrolador ESP32

CPU

CPU

El ESP32 contiene uno o dos microprocesadores Xtensa[®] LX6 de 32 bits de bajo consumo con las siguientes características:

- Pipeline de 7 etapas para soportar la frecuencia de reloj de hasta 240 MHz (160 MHz para ESP32-S0WD)
- El conjunto de instrucciones de 16/24 bits proporciona una alta densidad de código
- Soporta unidad de punto flotante
- Soporte instrucciones de DSP (Digital Signal Processor)
 - un multiplicador de 32 bits
 - un divisor de 32 bits
 - un MAC de 40 bits. (Multiply And Accumulate)
- Soporta 32 vectores de interrupción 70 fuentes de interrupción.

Las interfaces de CPU simple/dual incluyen:

- 448 KB de ROM para funciones básicas y de arranque
- 520 KB de SRAM en chip para datos e instrucciones
- 8 KB de SRAM en RTC, que se denomina memoria RTC FAST y se puede utilizar para el almacenamiento de datos; el CPU principal accede a él durante el arranque RTC desde el modo de suspensión profunda (Deep-sleep mode).
- 8 KB de SRAM en RTC, que se denomina memoria RTC SLOW y puede accederse mediante el coprocesador ULP durante el modo de suspensión profunda (Deep-sleep mode). .
- 1 Kbit de eFuse: 256 bits se utilizan para el sistema (dirección MAC y configuración del chip) y 768 bits se reservan para las aplicaciones del cliente, incluido el cifrado flash y la identificación del chip.
- Flash embebida

Memoria Interna

El ESP32 incluye:

- Interfaz Xtensa RAM/ROM para instrucciones y datos
- Interfaz de memoria local Xtensa para acceso rápido a registros periféricos
- Fuentes de interrupción externas e internas
- JTAG para depuración (Joint Test Action Group)


Memoria Externa

ESP32 soporte varios chips QSPI flash y SRAM externos así como también es compatible con el cifrado/descifrado de hardware basado en AES para proteger los programas y datos de los desarrolladores que almacena en la flash.

ESP32 puede acceder al flash QSPI externo y SRAM a través de cachés de alta velocidad.

- Se pueden asignar hasta 16 MB de memoria flash externa al espacio de memoria de instrucciones de la CPU y al espacio de memoria de solo lectura simultáneamente.
 - Cuando la memoria flash externa se asigna al espacio de memoria de instrucciones de la CPU, se pueden asignar hasta 11 MB + 248 KB a la vez. Se debe tener en cuenta que si se asignan más de 3 MB + 248 KB, el rendimiento de la memoria caché se reducirá debido a las lecturas especulativas de la CPU.
 - Cuando la memoria flash externa se asigna a un espacio de memoria de datos de solo lectura, se pueden asignar hasta 4 MB a la vez. Se admiten lecturas de 8 bits, 16 bits y 32 bits.
- La SRAM externa se puede asignar al espacio de la memoria de datos de la CPU. Se admite SRAM de hasta 8 MB y se pueden asignar hasta 4 MB a la vez. Se admiten lecturas y escrituras de 8 bits, 16 bits y 32 bits.

Mapa de Memoria



Memoria y Mapeo de Periféricos

Category	Target	Start Address	End Address	Size	
	Internal ROM 0	0x4000_0000	0x4005_FFFF	384 KB	
	Internal ROM 1	0x3FF9_0000	0x3FF9_FFFF	64 KB	
	Internal SRAM 0	0x4007_0000	0x4009_FFFF	192 KB	
Embedded	Internal SRAM 1	0x3FFE_0000	0x3FFF_FFFF	128 KB	
Memory		0x400A_0000	0x400B_FFFF		
	Internal SRAM 2	0x3FFA_E000	0x3FFD_FFFF	200 KB	
	RTC FAST Memory	0x3FF8_0000	0x3FF8_1FFF	8 KB	
		0x400C_0000	0x400C_1FFF		
	RTC SLOW Memory	0x5000_0000	0x5000_1FFF	8 KB	
External Memory	External Flash	0x3F40_0000	0x3F7F_FFFF	4 MB	
		0x400C_2000	0x40BF_FFFF	11 MB+248 KB	
	External RAM	0x3F80_0000	0x3FBF_FFFF	4 MB	

Mapeo de Periféricos

Port Register	0.0550.0000		
	0x3FF0_0000	0x3FF0_0FFF	4 KB
ES Accelerator	0x3FF0_1000	0x3FF0_1FFF	4 KB
RSA Accelerator	0x3FF0_2000	0x3FF0_2FFF	4 KB
SHA Accelerator	0x3FF0_3000	0x3FF0_3FFF	4 KB
Secure Boot	0x3FF0_4000	0x3FF0_4FFF	4 KB
Cache MMU Table	0x3FF1_0000	0x3FF1_3FFF	16 KB
PID Controller	0x3FF1_F000	0x3FF1_FFFF	4 KB
JART0	0x3FF4_0000	0x3FF4_0FFF	4 KB
SPI1	0x3FF4_2000	0x3FF4_2FFF	4 KB
SPI0	0x3FF4_3000	0x3FF4_3FFF	4 KB
GPIO		0x3FF4_4FFF	4 KB
RTC	0x3FF4_8000	0x3FF4_8FFF	4 KB
XUM C	0x3FF4_9000	0x3FF4_9FFF	4 KB
DIO Slave	0x3FF4_B000	0x3FF4_BFFF	4 KB
JDMA1	0x3FF4_C000	0x3FF4_CFFF	4 KB
2S0	0x3FF4_F000	0x3FF4_FFFF	4 KB
JART1	0x3FF5_0000	0x3FF5_0FFF	4 KB
2C0	0x3FF5_3000	0x3FF5_3FFF	4 KB
	SA Accelerator HA Accelerator ecure Boot ache MMU Table D Controller ARTO PI1 PI0 PIO TC MUX DIO Slave DMA1 S0 ART1	SA Accelerator 0x3FF0_2000 HA Accelerator 0x3FF0_3000 ecure Boot 0x3FF0_4000 eche MMU Table 0x3FF1_0000 D Controller 0x3FF1_F000 ARTO 0x3FF4_0000 PIO 0x3FF4_3000 PIO 0x3FF4_4000 TC 0x3FF4_8000 0 MUX 0x3FF4_B000 DMA1 0x3FF4_F000 ART1 0x3FF5_0000	SA Accelerator 0x3FF0_2000 0x3FF0_2FFF HA Accelerator 0x3FF0_3000 0x3FF0_3FFF Ecure Boot 0x3FF0_4000 0x3FF0_4FFF Eache MMU Table 0x3FF1_0000 0x3FF1_3FFF D Controller 0x3FF1_F000 0x3FF1_FFF ARTO 0x3FF4_0000 0x3FF4_0FF PI 0x3FF4_2000 0x3FF4_2FF PIO 0x3FF4_3000 0x3FF4_3FF PIO 0x3FF4_8000 0x3FF4_8FF OMUX 0x3FF4_9000 0x3FF4_9FF DIO Slave 0x3FF4_B000 0x3FF4_BFF DMA1 0x3FF4_C000 0x3FF4_FFF ART1 0x3FF5_0000 0x3FF5_0FFF


Mapeo de Periféricos

Category	Target	Start Address	End Address	Size
	UART1	0x3FF5_0000	0x3FF5_0FFF	4 KB
	I2C0	0x3FF5_3000	0x3FF5_3FFF	4 KB
	UDMA0	0x3FF5_4000	0x3FF5_4FFF	4 KB
	SDIO Slave	0x3FF5_5000	0x3FF5_5FFF	4 KB
	RMT	0x3FF5_6000	0x3FF5_6FFF	4 KB
	PCNT	0x3FF5_7000	0x3FF5_7FFF	4 KB
	SDIO Slave	0x3FF5_8000	0x3FF5_8FFF	4 KB
	LED PWM	0x3FF5_9000	0x3FF5_9FFF	4 KB
	eFuse Controller	0x3FF5_A000	0x3FF5_AFFF	4 KB
	Flash Encryption	0x3FF5_B000	0x3FF5_BFFF	4 KB
	PWM0	0x3FF5_E000	0x3FF5_EFFF	4 KB
	TIMG0	0x3FF5_F000	0x3FF5_FFFF	4 KB
	TIMG1	0x3FF6_0000	0x3FF6_0FFF	4 KB
	SPI2	0x3FF6_4000	0x3FF6_4FFF	4 KB
	SPI3	0x3FF6_5000	0x3FF6_5FFF	4 KB

Mapeo de Periféricos

Category	Target	Start Address	End Address	Size
Peripheral	SYSCON	0x3FF6_6000	0x3FF6_6FFF	4 KB
	I2C1	0x3FF6_7000	0x3FF6_7FFF	4 KB
	SDMMC	0x3FF6_8000	0x3FF6_8FFF	4 KB
	EMAC	0x3FF6_9000	0x3FF6_AFFF	8 KB
	TWAI	0x3FF6_B000	0x3FF6_BFFF	4 KB
	PWM1	0x3FF6_C000	0x3FF6_CFFF	4 KB
	12S1	0x3FF6_D000	0x3FF6_DFFF	4 KB
	UART2	0x3FF6_E000	0x3FF6_EFFF	4 KB
	PWM2	0x3FF6_F000	0x3FF6_FFFF	4 KB
	PWM3	0x3FF7_0000	0x3FF7_0FFF	4 KB
	RNG	0x3FF7_5000	0x3FF7_5FFF	4 KB


Números de Parte



Opciones del ESP32

ESP32 SOC CHIPS						
9	ESP STOROGE	ESP 3 DONO OB	E5533 00W0	ESP33-0900 1025-10900 PCS 823	ESP3702MD TUBLIFICATOR	E 50 22 50 100 0 10 10 10 10 10 10 10 10 10 10 10
PRODUCT NAME	ESP32-DOWDQ6	ESP32-DOWDQ6-V3	ESP32-DOWD	ESP32-DOWD-V3	ESP32-D2WD	ESP32-SOWD
SKU	GC-ESP32	GC-ESP32-D0WDQ6-V3	GC-ESP32-D0WD	GC-ESP32-D0WD-V3	GC-ESP32-D2WD	GC-ESP32-S0WD
CENTRAL PROCESSING UNIT (CPU)	Dual-Core	Dual-Core	Dual-Core	Dual-Core	Dual-Core	Single-Core
FLASH MEMORY	9	-	=	-	2 MB	-
OPERATING TEMPERATURE	-40°C to 125°C (-49°F to 257°F)	-40°C to 105°C (-49°F to 221°F)	-40°C to 125°C (-49°F to 257°F)			
DIMENSIONS (MM)	6 x 6	6 x 6	5 x 5	5 x 5	5 x 5	5 x 5
MINIMUM ORDER QUANTITY (MOQ)	10	10	10	10	10	10
MANUFACTURER PART # (MPN)	ESP32-D0WDQ6	ESP32-D0WDQ6-V3	ESP32-D0WD	ESP32-D0WD-V3	ESP32-D2WD	ESP32-S0WD

Digrama básico (ESP32 WROOM32)



Digrama básico (ESP32 WROOM32)

