

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN, ĐHQG-HCM

KHOA KỸ THUẬT MÁY TÍNH



BÁO CÁO ĐỒ ÁN MÔN HỌC

ĐỀ TÀI: THIẾT KẾ D FLIP-FLOP DÙNG D-LATCH

Môn học: CE222.Q22 - Thiết kế vi mạch số

Giảng viên hướng dẫn: Ngô Hiếu Trường

Thực hiện bởi nhóm 21, bao gồm:

- | | |
|-------------------------|----------------|
| 1. Lê Nguyễn Thành Danh | MSSV: 23520241 |
| 2. Bùi Tấn Đạt | MSSV: 23520244 |

Thời gian thực hiện: 12/04/2026 – 24/05/2026

TÓM TẮT

Đồ án thực hiện thiết kế D Flip-Flop dùng D-Latch ở mức transistor trên công nghệ CMOS 90 nm, nguồn 1.2 V. Kiến trúc sử dụng static transmission-gate D_latch và ghép hai latch theo cấu trúc master-slave.

Thiết kế được trình bày theo quy trình từ schematic, chọn kích thước transistor, layout, trích ký sinh đến mô phỏng pre-layout và post-layout. Layout DFF có kích thước $11.145\text{ }\mu\text{m} \times 6.505\text{ }\mu\text{m}$, diện tích xấp xỉ $72.50\text{ }\mu\text{m}^2$. Mạch được kiểm tra chức năng tại $t_{per} = 200\text{ ps}$, tương ứng 5 GHz. Kết quả sweep ghi nhận chu kỳ nhỏ nhất còn hoạt động đúng là $t_{per} = 120\text{ ps}$, tương ứng khoảng 8.33 GHz trong phép mô phỏng đã thực hiện.

MỤC LỤC

Tóm tắt	i
Danh sách hình	iv
Danh sách bảng	v
Chương 1: Tổng quan đề tài	1
1.1 Giới thiệu đề tài	1
1.2 Mục tiêu thiết kế	1
1.3 Phạm vi thực hiện	1
1.4 Tiêu chí đánh giá	1
Chương 2: Cơ sở lý thuyết	2
2.1 CMOS inverter	2
2.2 Transmission gate	2
2.3 D_latch mức	2
2.4 D flip-flop master-slave	2
2.5 Thông số thời gian	2
Chương 3: Kiến trúc D Flip-Flop	3
3.1 Cấu trúc D_latch	3
3.2 Cấu trúc DFF master-slave	3
3.3 Quan hệ CLK, CLKB, Qm và Q	4
3.4 Thông số cần đánh giá	4
Chương 4: Thiết kế transistor và schematic	5
4.1 Thiết kế D_latch	5
4.2 Thiết kế DFF và mạch tạo CLKB	5
4.3 Kích thước transistor	6
4.4 Testbench mô phỏng	6
Chương 5: Layout và trích ký sinh	8
5.1 Layout D_latch	8
5.2 Layout DFF	9
5.3 Kích thước layout và trích ký sinh	10
Chương 6: Mô phỏng và đánh giá kết quả	12
6.1 Thiết lập mô phỏng	12
6.2 Mô phỏng D_latch pre-layout và post-layout	12
6.3 Mô phỏng DFF pre-layout và post-layout	13
6.4 Đánh giá tần số hoạt động	14

6.5	Nhận xét về ảnh hưởng ký sinh	16
-----	-------------------------------------	----

DANH SÁCH HÌNH

Hình 3.1: Schematic D_latch static transmission-gate	3
Hình 3.2: Schematic tổng thể của DFF master-slave	4
Hình 4.1: Schematic inverter tạo tín hiệu CLKB từ CLK	5
Hình 4.2: Schematic testbench dùng để kiểm tra D_latch	7
Hình 4.3: Testbench DFF	7
Hình 5.1: Layout D_latch	8
Hình 5.2: Layout D_latch sau trích ký sinh	9
Hình 5.3: Layout DFF master-slave	10
Hình 5.4: Kích thước layout DFF	10
Hình 5.5: Layout DFF sau trích ký sinh	11
Hình 6.1: Waveform D_latch pre-layout	12
Hình 6.2: Waveform D_latch post-layout	13
Hình 6.3: Waveform DFF pre-layout	13
Hình 6.4: Waveform DFF post-layout	14
Hình 6.5: Waveform minh họa phép đo timing của DFF	14
Hình 6.6: Mô phỏng DFF post-layout tại $t_{per} = 200$ ps	15
Hình 6.7: Kết quả sweep chu kỳ clock dùng để khảo sát giới hạn tần số hoạt động của DFF	15

DANH SÁCH BẢNG

Bảng 4.1: Bảng kích thước transistor sử dụng trong thiết kế.....	6
Bảng 5.1: Tổng hợp kích thước layout DFF	11
Bảng 6.1: Thiết lập mô phỏng transient	12
Bảng 6.2: Tổng hợp kết quả hiện có.....	16

CHƯƠNG 1. TỔNG QUAN ĐỀ TÀI

1.1. Giới thiệu đề tài

D Flip-Flop là phần tử nhớ cơ bản trong mạch tuần tự số, dùng để lưu trạng thái và đồng bộ dữ liệu theo clock. Báo cáo này trình bày thiết kế DFF dùng D_latch static transmission-gate trên công nghệ CMOS 90 nm, nguồn nuôi 1.2 V.

Thiết kế được thực hiện ở mức transistor, sau đó kiểm tra bằng mô phỏng pre-layout và post-layout. Các nội dung chính gồm schematic, kích thước transistor, layout, trích ký sinh, mô phỏng chức năng và đánh giá các thông số thời gian.

1.2. Mục tiêu thiết kế

Mục tiêu là xây dựng DFF master-slave hoạt động đúng chức năng, trong đó hai D_latch được điều khiển bởi hai pha clock bổ sung nhau. Thiết kế cần thể hiện được quá trình lấy mẫu dữ liệu, giữ trạng thái và cập nhật Q tại cạnh clock hiệu lực.

1.3. Phạm vi thực hiện

Báo cáo tập trung vào các bước: thiết kế D_latch, ghép DFF master-slave, chọn kích thước transistor, thực hiện layout, trích ký sinh và mô phỏng transient. Các số liệu timing chỉ được ghi nhận khi có waveform đo hoặc bảng đo tương ứng.

1.4. Tiêu chí đánh giá

Thiết kế được đánh giá theo chức năng logic, diện tích layout, clock-to-Q delay, setup time, hold time, chu kỳ clock nhỏ nhất T_{min} , tần số hoạt động và ảnh hưởng ký sinh sau layout. Các thông số định lượng chỉ được ghi khi có kết quả đo rõ ràng.

CHƯƠNG 2. CƠ SỞ LÝ THUYẾT

2.1. CMOS inverter

CMOS inverter gồm một PMOS kéo lên và một NMOS kéo xuống. Khi ngõ vào ở mức thấp, PMOS dẫn và ngõ ra được kéo lên VDD. Khi ngõ vào ở mức cao, NMOS dẫn và ngõ ra được kéo xuống GND.

Inverter được dùng trong D_latch để tạo vòng lưu trữ và đệm ngõ ra. Kích thước PMOS thường lớn hơn NMOS để bù độ linh động hạt tải thấp hơn.

2.2. Transmission gate

Transmission gate kết hợp NMOS và PMOS điều khiển bằng hai tín hiệu bù nhau. Cấu trúc này truyền cả mức logic 0 và mức logic 1 tốt hơn pass transistor đơn.

Trong D_latch, transmission gate được dùng cho đường ghi dữ liệu và đường hồi tiếp. Trạng thái bật/tắt của hai đường này quyết định latch đang transparent hay hold.

2.3. D_latch mức

D_latch là phần tử nhớ mức. Khi latch transparent, ngõ ra bám theo dữ liệu vào sau độ trễ truyền. Khi latch hold, ngõ ra giữ lại trạng thái trước đó nhờ vòng hồi tiếp.

Với D_latch active-high, đường ghi dữ liệu mở khi $CLK = 1$ và $CLKB = 0$. Khi $CLK = 0$ và $CLKB = 1$, đường hồi tiếp duy trì trạng thái đã lưu.

2.4. D flip-flop master-slave

DFF master-slave được tạo từ hai D_latch mắc nối tiếp. Latch master lấy mẫu dữ liệu ở một pha clock, latch slave cập nhật ngõ ra ở pha clock còn lại. Cách tổ chức này tạo phần tử nhớ kích cạnh từ hai phần tử nhớ mức.

Node Qm là ngõ ra latch master và là dữ liệu vào của latch slave. Ngõ ra Q là trạng thái cuối của DFF.

2.5. Thông số thời gian

Propagation delay mô tả thời gian truyền tín hiệu qua một khối logic. Với DFF, thông số chính là clock-to-Q delay, đo từ cạnh clock hiệu lực đến khi Q đạt mức logic mới, thường tại ngưỡng 50% VDD.


Setup time là thời gian tối thiểu D phải ổn định trước cạnh clock. Hold time là thời gian tối thiểu D phải tiếp tục ổn định sau cạnh clock. Rise time và fall time mô tả tốc độ chuyển mức của tín hiệu. Tần số hoạt động được đánh giá thông qua chu kỳ clock nhỏ nhất mà DFF vẫn hoạt động đúng.

CHƯƠNG 3. KIẾN TRÚC D FLIP-FLOP

3.1. Cấu trúc D_latch

D_latch được tạo từ hai transmission gate, một inverter lưu trữ và một inverter đệm ngõ ra. Các transistor được tích hợp trực tiếp trong schematic D_latch, không tách thành các cell schematic riêng.

Khi latch transparent, đường ghi dữ liệu mở và node lưu trữ nhận dữ liệu từ D. Khi latch hold, đường ghi dữ liệu tắt và đường hồi tiếp duy trì trạng thái đã lưu.




Hình 3.1: Schematic D_latch static transmission-gate

3.2. Cấu trúc DFF master-slave

DFF được tạo từ hai D_latch mắc nối tiếp theo cấu trúc master-slave. Hai latch dùng hai pha clock bổ sung nhau để tách pha lấy mẫu và pha truyền dữ liệu ra ngõ cuối.

Latch master tạo node trung gian Qm. Latch slave nhận dữ liệu từ Qm và tạo ngõ ra cuối Q. Với cấu trúc positive-edge, Q cập nhật tại cạnh lên của CLK khi điều kiện setup/hold được thỏa mãn.



Hình 3.2: Schematic tổng thể của DFF master-slave

3.3. Quan hệ CLK, CLKB, Qm và Q

Tín hiệu CLKB được tạo từ CLK bằng một inverter. Master latch transparent khi $CLK = 0$ và $CLKB = 1$; slave latch transparent khi $CLK = 1$ và $CLKB = 0$.

Tại cạnh lên của CLK, master chuyển sang hold và slave chuyển sang transparent. Dữ liệu đã được master lấy mẫu được truyền từ Qm sang Q. Trong điều kiện clock lý tưởng, hai latch không cùng mở trong cùng một pha.

3.4. Thông số cần đánh giá

Các tiêu chí đánh giá gồm chức năng logic, diện tích layout, clock-to-Q delay, setup time, hold time, Tmin/Fmax và ảnh hưởng ký sinh sau layout. Với các thông số timing, báo cáo chỉ kết luận khi có waveform đo hoặc bảng đo rõ ràng.

CHƯƠNG 4. THIẾT KẾ TRANSISTOR VÀ SCHEMATIC


4.1. Thiết kế D_latch

D_latch được thiết kế trực tiếp ở mức transistor. Đường ghi dữ liệu dùng transmission gate để truyền D vào node lưu trữ khi latch mở. Đường hồi tiếp giữ trạng thái khi latch đóng. Inverter lưu trữ tạo vòng nhớ, còn inverter ngõ ra đem tín hiệu Q.

Chiều dài kênh của các transistor được giữ ở $0.10\text{ }\mu\text{m}$. Việc chọn chiều rộng W được thực hiện theo vai trò của từng nhánh: đường ghi dữ liệu cần đủ mạnh để nạp/xả node lưu trữ, còn đường hồi tiếp ưu tiên tải nhỏ.

4.2. Thiết kế DFF và mạch tạo CLKB

DFF được ghép từ hai D_latch master-slave và một inverter tạo CLKB từ CLK. Inverter clock cần lái các cổng điều khiển của transmission gate trong cả hai latch, nên được chọn kích thước lớn hơn inverter lưu trữ.



Hình 4.1: Schematic inverter tạo tín hiệu CLKB từ CLK

4.3. Kích thước transistor

Bảng 4.1 trình bày kích thước transistor sử dụng trong thiết kế.


Bảng 4.1: Bảng kích thước transistor sử dụng trong thiết kế

Nhóm transistor	NMOS W/L ($\mu\text{m}/\mu\text{m}$)	PMOS W/L ($\mu\text{m}/\mu\text{m}$)	
TG ngõ vào	0.18/0.10	0.28/0.10	
TG hồi tiếp	0.12/0.10	0.20/0.10	
Inverter lưu trữ	0.12/0.10	0.30/0.10	
Inverter ngõ ra	0.18/0.10	0.42/0.10	
Inverter clock	0.30/0.10	0.75/0.10	


TG ngõ vào được chọn lớn hơn TG hồi tiếp để ưu tiên khả năng nạp/xả nút lưu trữ khi latch mở. TG hồi tiếp dùng kích thước nhỏ hơn để giảm tải tại node nội bộ và giảm tải clock. Inverter ngõ ra lớn hơn inverter lưu trữ để cải thiện khả năng kéo tải tại Q. Inverter clock được chọn lớn hơn để điều khiển các transistor clock trong hai latch.

4.4. Testbench mô phỏng

Testbench mô phỏng sử dụng $VDD = 1.2\text{ V}$. Biến *tper* được dùng làm chu kỳ clock. Tín hiệu D được đặt delay $0.25 \times tper$ để tránh chuyển mức đúng tại cạnh clock. Rise time và fall time của nguồn xung là 0.1 ps, thời gian mô phỏng transient là 10 ns và max step là 20 ps.



Hình 4.2: Schematic testbench dùng để kiểm tra D_latch




Hình 4.3: Testbench DFF


CHƯƠNG 5. LAYOUT VÀ TRÍCH KÝ SINH

5.1. Layout D_latch

Layout D_latch giữ cấu trúc CMOS cơ bản: PMOS đặt gần rail VDD, NMOS đặt gần rail GND. Các đường dữ liệu, hồi tiếp và clock được đi dây để giảm đường vòng không cần thiết tại node lưu trữ.



Hình 5.1: Layout D_latch




Hình 5.2: Layout D_latch sau trích ký sinh

5.2. Layout DFF

Layout DFF được tạo bằng cách đặt hai latch gần nhau theo hướng truyền dữ liệu từ D đến Q. Đường clock được đưa vào vùng giữa để phân phối đến hai latch với dây điều khiển ngắn hơn. VDD/GND được giữ theo rail ngang để cấp nguồn rõ ràng.

Các nút nội bộ như Qm và các đường hồi tiếp được ưu tiên giảm chiều dài dây trong giới hạn layout hiện tại. Cách bố trí này hướng đến giảm diện tích và chiều dài dây nội bộ, đồng thời giữ đường clock dễ kiểm tra.




Hình 5.3: Layout DFF master-slave

5.3. Kích thước layout và trích ký sinh


Kích thước layout DFF đo được là $11.145 \mu\text{m} \times 6.505 \mu\text{m}$. Diện tích xấp xỉ:

$$11.145 \times 6.505 \approx 72.50 \mu\text{m}^2$$



Hình 5.4: Kích thước layout DFF

Layout sau trích ký sinh được dùng cho mô phỏng post-layout. Kết quả DRC/LVS không được kết luận trong báo cáo nếu không có log kiểm tra chính thức.



Hình 5.5: Layout DFF sau trích ký sinh

Bảng 5.1: Tổng hợp kích thước layout DFF

Khối	Kích thước	Diện tích	
DFF	11.145 μm x 6.505 μm	72.50 μm^2	

CHƯƠNG 6. MÔ PHỎNG VÀ ĐÁNH GIÁ KẾT QUẢ

6.1. Thiết lập mô phỏng


Mô phỏng sử dụng transient analysis với nguồn nuôi $VDD = 1.2$ V. Tín hiệu CLK dùng nguồn xung pulse; D được đặt lệch pha so với CLK bằng delay $0.25 \times t_{per}$. Thiết lập này tránh việc D đổi trạng thái đúng tại cạnh clock.

Bảng 6.1: Thiết lập mô phỏng transient


Thông số	Giá trị
VDD	1.2 V
CLK	Pulse, $v_1 = 0$ V, $v_2 = 1.2$ V, width = $t_{per}/2$, period = t_{per}
D	Pulse, delay = $0.25 \times t_{per}$, width = t_{per} , period = $2 \times t_{per}$
Rise/Fall time	0.1 ps
Transient stop time	10 ns trong các mô phỏng chức năng đã trình bày
Max step	20 ps
Tín hiệu quan sát	D_latch: CLK, CLKB, D, Q; DFF: CLK, D, Qm, Q

6.2. Mô phỏng D_latch pre-layout và post-layout

Mô phỏng D_latch kiểm tra hai trạng thái transparent và hold. Khi latch transparent, Q bám theo D. Khi latch hold, Q giữ trạng thái đã lưu.



Hình 6.1: Waveform D_latch pre-layout



Hình 6.2: Waveform D_latch post-layout


Sau trích ký sinh, waveform có thể xuất hiện sườn chuyển mức chậm hơn hoặc nhiều nhỏ do điện trở và điện dung ký sinh. Delay của D_latch chỉ được kết luận khi có marker đo chính thức.

6.3. Mô phỏng DFF pre-layout và post-layout

DFF được kiểm tra bằng các tín hiệu CLK, D, Qm và Q. Qm là ngõ ra latch master, Q là ngõ ra cuối. Điều kiện kiểm tra chức năng là Q chỉ cập nhật tại cạnh clock hiệu lực và giữ trạng thái giữa các cạnh clock.




Hình 6.3: Waveform DFF pre-layout



Hình 6.4: Waveform DFF post-layout

Waveform post-layout được dùng để kiểm tra lại chức năng sau trích ký sinh. Clock-to-Q delay, setup time và hold time cần phép đo riêng bằng marker hoặc bằng đo.



Hình 6.5: Waveform minh họa phép đo timing của DFF


Clock-to-Q delay được đo từ mức 50% VDD của cạnh clock hiệu lực đến mức 50% VDD của Q. Setup time được xác định bằng cách dịch thời điểm chuyển của D tiến gần cạnh clock. Hold time được xác định bằng cách dịch thời điểm chuyển của D ngay sau cạnh clock. Các giá trị cuối cùng cần được đưa vào bảng khi có marker rõ ràng.

6.4. Đánh giá tần số hoạt động

Mạch được kiểm tra tại $t_{per} = 200$ ps, tương ứng:

$$f = \frac{1}{200 \text{ ps}} = 5 \text{ GHz}$$

Kết quả mô phỏng tại $t_{per} = 200$ ps cho thấy mạch vẫn chuyển trạng thái đúng theo dữ liệu vào ở mức 5 GHz. Điểm kiểm tra này được dùng để đối chiếu với kết quả sweep chu kỳ clock.




Hình 6.6: Mô phỏng DFF post-layout tại $t_{per} = 200$ ps

Mô phỏng sweep chu kỳ clock được dùng để khảo sát giới hạn hoạt động của DFF. Các giá trị chu kỳ được quét trong khoảng từ 100 ps đến 500 ps. Chu kỳ nhỏ nhất còn quan sát được chuyển mức đúng là $t_{per} = 120$ ps. Suy ra:

$$F_{max} \approx \frac{1}{120 \text{ ps}} \approx 8.33 \text{ GHz}$$

Giá trị này được đọc từ phép quét mô phỏng.



Hình 6.7: Kết quả sweep chu kỳ clock dùng để khảo sát giới hạn tần số hoạt động của DFF

Khi chu kỳ clock giảm, biên độ và dạng sóng đầu ra bị ảnh hưởng mạnh hơn do thời gian nạp/xả tại các nút nội bộ giảm, đặc biệt sau khi có ký sinh layout.

Bảng 6.2: Tổng hợp kết quả hiện có

Thông số	Giá trị	Đơn vị	
VDD	1.2	V	
Tần số kiểm tra DFF	5	GHz	
Chu kỳ nhỏ nhất trong sweep	120	ps	
Tần số từ sweep	8.33	GHz	
Kích thước layout DFF	11.145 x 6.505	$\mu\text{m} \times \mu\text{m}$	
Diện tích DFF	72.50	μm^2	

6.5. Nhận xét về ảnh hưởng ký sinh

Sau trích ký sinh, waveform có thể có sườn chuyển mức chậm hơn hoặc xuất hiện nhiễu nhỏ do điện trở và điện dung dây nối. Các kết quả post-layout trong báo cáo được dùng để xác nhận chức năng và đánh giá xu hướng ảnh hưởng ký sinh.

Với DFF master-slave, sai lệch pha giữa CLK và CLKB có thể làm thay đổi khoảng an toàn giữa master và slave. Nếu hai latch cùng transparent trong một khoảng ngắn, mạch có nguy cơ race-through từ D đến Q. Biên skew định lượng cần mô phỏng sweep riêng.

Tổng kết, báo cáo đã trình bày schematic, kích thước transistor, layout, trích ký sinh và mô phỏng pre-layout/post-layout cho D_latch và DFF. Kết quả sweep ghi nhận $t_{per} = 120$ ps, tương ứng khoảng 8.33 GHz trong phép mô phỏng đã thực hiện.