

1. Thiết kế D flip-flop dùng D-Latch

Yêu cầu:

- Vẽ sơ đồ nguyên lý và layout.
 - Tính kích thước transistor hợp lý để tối ưu diện tích và độ trễ, tần số
 - Mô phỏng khi clock skew giữa 2 latch cho race condition (setup, hold)
- ➔ Đánh giá: 10 điểm (6 điểm cuốn báo cáo, 4 điểm trình bày)


Setup time và hold time của D Flip Flop

Phương pháp đo setup time và hold time được thực hiện trên testbench DFF clock đơn, lấy một cạnh lên của CLK làm mốc thời gian t_{clk} (ví dụ cạnh lên tại 2 ns) vì đây là cạnh chốt dữ liệu của D Flip-Flop kích cạnh lên; dữ liệu D được tạo bằng một nguồn vpulse chỉ đổi mức một lần quanh cạnh này với biến quét là vị trí cạnh D:

- Để đo setup time, cho D đổi 0→1 trước cạnh chốt một khoảng t_{su} bằng cách đặt

$td = t_{clk} - t_{su}$ (độ rộng xung đủ dài, trong bài là 2ns), rồi quét t_{su} theo giảm dần đến 0ps. khi t_{su} lớn thì Q chốt đúng mức 1, giảm dần đến khi Q không lên đủ, chốt sai hoặc t_{cq} phòng lên thì xem là vi phạm, và t_{setup} được xác định là giá trị t_{su} nhỏ nhất mà Q vẫn chốt đúng.

- Để đo hold time, cho D giữ giá trị cũ tới sát cạnh rồi mới đổi tại $td = t_{clk} + t_h$, quét t_h theo dãy giảm dần; t_{hold} là giá trị t_h nhỏ nhất mà Q vẫn chốt đúng giá trị D đã có trước khi D thay đổi.



Hình xx Testbench D FlipFlop để đo setup time và hold time.

Applications Places 19 Job Monitor - Custom Compiler

18 d_ff_tb - SAE - Custom Compiler

tb_3_D_LATCH schematic tb_3_D_LATCH Library Manager d_ff_tb schematic d_ff_tb Job Monitor

Session Setup Variables Outputs Simulation Results Tools Window Help

Testbench/State: HSPICE_d_ff_tb History Point: 1

Status: Simulation Completed HSPICE Jobs: 6 (Data Points: 6)


Variable	Value	Analysis	Type	En	Value
temp	25	sweep_t_su	sweep	☒	Start = 20p, Stop = 15p
t	20p	tran	tran	☒	Start Time: 0 Time Step: 1p Stop Time: 10n
tper	2n				
t_su					
Click to add					

Variable Set: default


Output	Expression	Value	Analyses
v(D)		tran	☒
v(CLK)		tran	☒
v(Q)		tran	☒
v(Qm)		tran	☒
Click to add			

Hình xx. Thông số và cài đặt cho Testbench

Để



Hình .. Chạy sweep để tìm T Setup



Hình .. Chạy sweep để tìm T Hold


› $t_{\text{setup}} = 17\text{ps}$

$t_{\text{hold}} = 20\text{ps}$ ghi đoạn văn chốt 2 thông số này.


6.6. Phân tích ảnh hưởng của Clock Skew và Race Condition

6.6.1. Thiết lập mô phỏng đặc biệt

Để khảo sát hiện tượng chạy đua (Race condition), hệ thống được cấp 2 nguồn Clock riêng biệt: CLK_M (cho Master) và CLK_S (cho Slave). Độ lệch thời gian (Skew) giữa hai nguồn này được điều chỉnh để tìm ra giới hạn hoạt động đúng của D Flip Flop.




Hình xx. Schematic của Testbench



Hình xx. Cấu hình cho Testbench.

Với tper, pw là chu kì và độ rộng của clock master và slave, t là thời gian time rise và fall cho cả clock và đầu vào D. DelaySlave là độ trễ của clock slave, được điều chỉnh phù hợp để tạo ra các trường hợp liên quan đến Clock Skew và Race Condition.




Hình xx. Race-through khi DelaySlave = 0.6 ns (slave mở sớm, hai latch cùng trong suốt)

Hình xx. Hiện tượng race condition: skew âm tạo overlap 300 ps, D đổi trong vùng này làm dữ liệu xuyên thẳng từ D qua Qm qua Q trong cùng pha clock.


Note: Lấy nào cũng được

Quan sát diễn biến quanh thời điểm 2.7 ns: tại 2.6 ns, CLK_SLAVE mở nên slave trong suốt nhưng Qm và Q vẫn giữ mức 1; đến 2.7 ns, D đổi từ 1 xuống 0 ngay khi slave đang mở; tới 2.92 ns, CLK_MASTER mở trong khi slave vẫn chưa đóng, làm hai latch cùng trong suốt và giá trị D=0 xuyên thẳng theo đường D→Qm→Q. Hệ quả là Qm và Q rớt xuống gần như đồng thời lệch nhau chỉ 30.9 ps (đúng bằng một độ trễ cổng) thay vì lệch nửa chu kỳ như ở một D Flip-Flop hoạt động đúng. Đây chính là hiện tượng race-through kèm hold violation: ngõ ra mất tính edge-triggered và bám theo D ngay trong cùng một pha clock do clock skew âm tạo ra vùng overlap.



Hình. Trường hợp đúng (DelaySlave = 1 ns) — non-overlap ~100 ps, Q trễ Qm ~89 ps, không race

Khi DelaySlave = 1 ns, master mở (cạnh lên) tại 0.9 / 2.9 ns còn slave mở tại 1.0 / 3.0 ns. Với cùng dữ liệu D (td = 0.7 ns), khi D rớt xuống 0 tại 2.7 ns thì master đang đóng nên giữ giá trị cũ; master chỉ mở và chốt D = 0 tại 2.9 ns làm Qm rớt, nhưng ngay lúc đó slave đang đóng (slave chỉ mở tại 3.0 ns) nên Q chưa đổi mà phải chờ đến khi slave mở. Kết quả Q rớt tại ~3.0 ns, trễ Qm khoảng 89 ps đúng bằng khe non-overlap, thay vì bám sát một độ trễ cổng như trường hợp race. Nhờ slave chỉ trong suốt sau khi Qm đã ổn định, mạch giữ đúng tính edge-triggered và không xảy ra race.



Hình 6.2. Trường hợp đúng (DelaySlave = 2 ns) — Q trễ $Q_m \sim 911$ ps ($\approx$ nửa chu kỳ), hai latch không cùng trong suốt, giữ đúng tính edge-triggered

Khi tăng DelaySlave lên 2 ns, slave clock trở lại đúng pha tách biệt với master nên hai latch không còn vùng cùng trong suốt. Với cùng dữ liệu D ($t_d = 0.7$ ns), Q_m cập nhật khi master chốt còn Q chỉ đổi ở pha slave kế tiếp, đo được Q trễ Q_m khoảng 911 ps, tức gần nửa chu kỳ. Hai cạnh Q_m và Q tách hẳn nhau, ngõ ra không glitch và không bám tức thời theo D, thể hiện đúng bản chất edge-triggered của D Flip-Flop. So với trường hợp race (Q_m và Q lệch chỉ 30.9 ps), đây là minh chứng rõ ràng nhất cho hoạt động đúng khi clock skew đủ lớn để bảo đảm non-overlap.