

实验 3：同步时序部件设计实验报告

姓名： 学号：

2026 年 4 月 15 日

1 实验目的

1. 掌握时序逻辑电路设计的基本方法。
2. 掌握计数器和移位寄存器的设计方法和应用。
3. 掌握无符号乘法器的设计方法。
4. 掌握寄存器堆的设计方法。
5. 掌握数字时钟的设计方法。
6. 掌握数字系统的设计方法。

2 实验环境

- 软件环境：Logisim 2.16
- 实验平台：数字逻辑与计算机基础实验平台

3 实验内容与结果分析

3.1 4 位同步二进制计数器实验

3.1.1 实验原理

本实验要求构建一个 4 位二进制同步计数器。该计数器具有清零、装载、保持和计数等功能。其控制信号主要包括：

- CLR：清零控制信号；
- LD：装载控制信号；

- **ENT, ENP**：计数使能控制信号；
- **CLK**：时钟信号。

当清零信号有效时,计数器输出清零;当装载信号有效时,将外部输入数据 $D_3D_2D_1D_0$ 装入计数器;当使能信号有效时,计数器在时钟触发下按二进制规律递增计数。由于本实验使用 D 触发器构成同步时序逻辑,因此各位状态在统一时钟作用下同时更新。

4 位同步计数器的输出可表示为:

$$Q = Q_3Q_2Q_1Q_0$$

在计数状态下,其状态变化规律为:

$$0000 \rightarrow 0001 \rightarrow 0010 \rightarrow \cdots \rightarrow 1111 \rightarrow 0000$$

3.1.2 电路设计

根据实验指导书给出的功能表和原理图,使用逻辑门与 D 触发器构建 4 位同步计数器电路,并封装成子电路,便于在后续实验中调用。




图 1: 4 位同步二进制计数器电路图

3.1.3 仿真测试与分析

在 Logisim 中对清零、装载和计数过程进行测试。实验结果表明:当 CLR 有效时输出立即复位;当 LD 有效时可正确装入外部输入数据;当 ENP 和 ENT 同时有效时,计数器能在时钟驱动下按顺序递增计数,功能符合设计要求。




图 2: 4 位同步二进制计数器仿真测试图

3.2 4 位通用移位寄存器实验

3.2.1 实验原理

本实验构建一个 4 位通用移位寄存器 SHRG4U。该移位寄存器具有如下功能：

- 异步清零；
- 保持；
- 右移；
- 左移；
- 并行装载。

控制信号为 S_1, S_0 , 其功能选择如下:

S_1	S_0	功能
0	0	保持
0	1	右移
1	0	左移
1	1	并行装载

此外,该寄存器带有异步清零信号 CLR,当 CLR 有效时,各触发器输出均被清零。右移时由输入端 RIN 提供移入位,左移时由输入端 LIN 提供移入位。

3.2.2 电路设计

根据实验要求，使用 D 触发器、与门、或门等基本器件实现 4 位移位寄存器主电路，并完成子电路封装。




图 3: 4 位通用移位寄存器电路图

3.2.3 仿真测试与分析

在仿真中分别测试清零、保持、左移、右移和装载功能。结果显示，各功能切换正确，寄存器状态变化与控制信号一致，异步清零功能也能够立即响应。




图 4: 4 位通用移位寄存器仿真测试图

3.3 4 位无符号数乘法器实验

3.3.1 实验原理

本实验实现两个 4 位无符号二进制数的乘法运算。设被乘数为 X ，乘数为 Y ，则乘积为：

$$P = X \times Y$$

由于两个 4 位无符号数相乘，结果最大为：

$$1111_2 \times 1111_2 = 15 \times 15 = 225 = 11100001_2$$

因此乘积至少需要 8 位寄存器保存。

无符号乘法器的实现思想类似于手工二进制乘法，其基本过程为：

- 1) 逐位判断乘数当前最低位是否为 1；

- 2) 若为 1，则将被乘数加到部分积上；
- 3) 然后执行右移操作；
- 4) 重复上述过程，直到完成所有位的乘法累加。

为实现这一过程，实验中综合使用了寄存器、计数器、加法器、移位器和控制逻辑。通过计数器控制运算轮数，当达到指定次数后停止移位并输出最终乘积。

3.3.2 电路设计

按照实验要求，在电路中调用前面实验中的子电路，如计数器、加法器及移位相关模块，并构成完整的 4 位无符号数乘法器系统。




图 5: 4 位无符号数乘法器电路图

3.3.3 仿真测试与分析

输入不同的 4 位二进制无符号数进行测试，观察乘法器执行过程与最终输出结果。实验结果表明，乘法器能够正确完成 4 位无符号数乘法，并输出 8 位结果，功能满足要求。




图 6: 4 位无符号数乘法器仿真测试图

3.4 寄存器堆实验

3.4.1 实验原理

本实验构建一个包含 32 个 32 位寄存器的寄存器堆 Regfile。该寄存器堆具有：

- 两个读端口：busA 和 busB；
- 一个写端口：busW；
- 两个读地址输入：RA 和 RB；
- 一个写地址输入：RW；
- 一个写使能信号：WE；
- 一个时钟输入：CLK。

寄存器堆的**读操作**属于组合逻辑操作，即给定读地址后，经过一定传播延迟，可直接在输出端读出对应寄存器中的内容。

寄存器堆的**写操作**属于时序逻辑操作，即在写使能 WE 有效的前提下，当有效时钟边沿到来时，将写数据 busW 写入 RW 指定的寄存器中。

由于共有 32 个寄存器，因此读写地址均为 5 位：

$$RA, RB, RW \in [0, 31]$$

写入时，需要利用 5-32 译码器将写地址转换为 32 路片选信号，从而控制具体寄存器的写入；读取时，则通过 32 路多路选择器根据地址选择对应寄存器输出到 busA 和 busB。

3.4.2 电路设计

根据原理图，使用 32 个 32 位寄存器、5-32 译码器和两个 32 路多路选择器实现寄存器堆，并完成输入输出端口封装。




图 7: 寄存器堆电路图

3.4.3 仿真测试与分析

在仿真测试中，先通过写地址和写使能向指定寄存器写入数据，再通过两个读端口分别读取不同寄存器的内容。测试结果表明，寄存器堆可正确完成写入与读取，且两个读端口可独立工作，满足实验设计要求。

3.5 数字时钟实验

3.5.1 实验原理

本实验设计一个数字时钟，在 6 个七段数码管上显示时、分、秒，即：

$$HH : MM : SS$$

其基本计时规律如下：

- 秒从 00 计到 59；
- 分从 00 计到 59；
- 时从 00 计到 23；
- 当计时达到 23:59:59 后，下一拍返回 00:00:00。

实验要求还包括以下功能：

- 1) 可通过 8421 BCD 码设置初始时间；
- 2) 当输入时间超出实际范围时，输出错误信号 INErr；
- 3) 整点时点亮 RGB LED，按格雷码顺序变化颜色，并持续 10 秒。

数字时钟的设计本质上是多个模计数器的级联应用，其中：

- 秒个位和分个位可视作模 10 计数器；
- 秒十位和分十位可视作模 6 计数器；
- 小时部分需实现模 24 计数逻辑。

为了实现 BCD 输入合法性检测和整点彩灯控制，还需附加比较器、逻辑门以及状态控制电路。

3.5.2 电路设计

本实验将数字时钟分为主体计时电路和辅助控制电路两部分。主体部分负责时分秒计数与显示，辅助部分负责输入错误检测以及整点 RGB LED 颜色生成逻辑。




图 8: 数字时钟主体电路图




图 9: BCD 码错误检测和 RGB LED 控制电路图

3.5.3 仿真测试与分析

在仿真中，对正常计时、初值装载、非法输入检测以及整点 LED 显示进行了测试。实验结果表明：

- 时钟能够正常完成秒、分、时的进位；
- 到达 23:59:59 后可正确回到 00:00:00；
- 非法 BCD 输入时能正确产生错误信号；
- 整点时 RGB LED 能按预期逻辑变化显示。




图 10: 数字时钟仿真测试图

4 实验中的错误现象及分析

4.1 时钟触发边沿设置错误

在计数器、移位寄存器以及寄存器堆实验中，若 D 触发器的触发边沿设置与设计要求不一致，会导致状态更新时机错误。

原因分析：

- 未注意元件符号中的反相圈；
- 未正确区分上升沿触发和下降沿触发。

解决方法：

- 仔细检查 D 触发器属性设置；
- 对照实验指导要求统一设置触发边沿；
- 使用单步时钟观察状态变化。

4.2 多位总线连接顺序错误

在寄存器堆、乘法器和数字时钟中，涉及大量总线、分线器和多位输入输出，若位序连接错误，常导致输出异常。

原因分析：

- 分线器的位宽、方向设置不正确；
- 总线高低位顺序连接错误；
- 子电路封装后引脚顺序与主电路不一致。

解决方法：

- 对各位信号添加明确标注；
- 使用探针逐位检查数据流；
- 封装子电路后重新核对输入输出定义。

4.3 控制信号时序配合不当

在乘法器和寄存器堆实验中，控制信号如 LOAD、STOP、WE 等若与时钟时序配合不好，可能会导致写入错误或停止条件失效。

原因分析：

- 写使能或装载信号在时钟边沿前后未保持稳定；
- 复位和装载控制逻辑存在重叠；
- 停止条件判断时刻不准确。

解决方法：

- 使用单步时钟调试关键状态；
- 检查比较器与控制逻辑的输出条件；
- 确保关键信号在有效触发边沿附近稳定。

5 实验总结

通过本次实验，我完成了同步计数器、移位寄存器、无符号乘法器、寄存器堆以及数字时钟等多个同步时序部件的设计与验证。实验过程中，我进一步掌握了以下内容：

1. 根据功能要求分析状态变化规律并设计同步时序电路；

2. 理解计数器、寄存器和寄存器堆的基本结构与应用方式；
3. 学会通过模块封装与复用构建更复杂的数字系统；
4. 理解时钟、使能、清零、装载等控制信号对时序逻辑行为的影响；
5. 初步掌握数字时钟与简单控制系统的综合设计方法。

本次实验将时序逻辑原理与具体系统实现结合起来，使我对数字系统中“状态存储—状态转移—控制输出”的设计思想有了更深刻的理解。

6 思考题

6.1 1. 修改同步计数器电路设计，实现异步清零和异步置数的 4 位计数器，并说明该计数器的应用特性

要在原同步计数器基础上实现异步清零和异步置数，需要在触发器控制端加入独立于时钟的异步控制信号。异步清零信号有效时，无论时钟是否到来，计数器输出都立即变为 0000；异步置数信号有效时，可将计数器直接置为预定初值。

这种计数器的特点在于：

- 响应速度快，不依赖时钟边沿即可立即改变状态；
- 适合用于系统初始化、紧急复位或预置起始状态；
- 但异步信号若处理不当，容易产生毛刺或竞争冒险，因此在工程应用中需要注意控制信号稳定性。




图 11: 思考题 1: 异步清零和异步置数计数器

6.2 2. 如何仅利用 4 位同步加法计数器在不增加其它逻辑门的情况下，实现模 10 计数器

若仅利用 4 位同步加法计数器实现模 10 计数器，可以利用其自带的清零或装载功能，在计数到十进制 10（即二进制 1010）时使计数器返回 0000。这样，计数序列就变为：

$$0000 \rightarrow 0001 \rightarrow \dots \rightarrow 1001 \rightarrow 0000$$

从而实现模 10 计数。

这种实现方法的关键在于充分利用计数器本身已有的控制端，而不额外增加逻辑门。其优点是结构较简单，适合在已有标准计数器部件基础上构成十进制计数电路。




图 12: 思考题 2: 模 10 计数器实现

6.3 3. 利用 4 位移位寄存器设计 8 位二进制伪随机序列电路，写出输出序列值

利用移位寄存器可以构造线性反馈移位寄存器 (LFSR)，从而生成伪随机序列。若使用两个 4 位移位寄存器级联，即可形成一个 8 位移位寄存器，并选择若干位进行异或或反馈，作为新的输入位。

其基本过程为：

- 寄存器每来一个时钟整体移位一次；
- 由指定抽头位进行异或，生成反馈输入；
- 在非全零初始状态下，可形成一个周期较长的伪随机序列。

例如，当反馈多项式选取合理时，8 位 LFSR 的最大周期可达到：

$$2^8 - 1 = 255$$

即除全零状态外，其余 255 个状态循环出现一次。输出序列取决于初始值和反馈抽头的具体设计。




图 13: 思考题 3: 8 位伪随机序列电路

6.4 4. 如何实现寄存器堆的写后读功能

寄存器堆的“写后读”是指：在同一个时钟周期中，如果某个寄存器既被写入，又被立即读取，则读取端应输出更新后的新数据，而不是写入前的旧数据。

实现这一功能通常有两种思路：

- 1) **时序分离法**：将写操作安排在时钟边沿完成，而读操作作为组合逻辑在边沿后进行，这样读端自然读到新值。
- 2) **旁路转发法**：当检测到读地址与写地址相同，且写使能有效时，直接将写数据 busW 旁路送到读数据输出端，而不等待寄存器真正更新。

其中，旁路转发法在处理器寄存器堆设计中更加常见，因为它能够减少等待时间，提高系统性能。其核心判断条件为：

$$WE = 1 \quad \text{且} \quad (RA = RW \text{ 或 } RB = RW)$$

满足时，直接输出写数据到 busA 或 busB。