

实验 1：基本逻辑部件设计实验报告

姓名： 学号：

2026 年 3 月 26 日

1 实验目的

1. 熟悉 Logisim 软件的基本使用方法与实验流程。
2. 掌握使用基本逻辑门设计组合逻辑电路的方法。
3. 掌握使用 CMOS 晶体管构造基本逻辑门的方法。
4. 掌握 2 选 1 多路选择器的多种实现方式，并理解其逻辑原理。
5. 掌握利用子电路级联实现 4 选 1 多路选择器的方法。
6. 了解单步仿真与静态冒险检测的基本思想。

2 实验环境

- 软件环境：Logisim-ITA
- 实验平台：Digital Design 实验平台
- 实验内容：基本逻辑门设计、CMOS 晶体管电路设计、多路选择器设计与级联

3 实验整体方案设计

本次实验围绕“基本逻辑部件设计”展开，整体上可分为五个子任务：

1. 使用基本逻辑门设计 3 输入多数表决器；
2. 使用 CMOS 晶体管构建两输入或门；
3. 使用基本逻辑门实现 2 选 1 多路选择器，并进行静态冒险检测；
4. 使用传输门实现 2 选 1 多路选择器；

5. 利用 2 选 1 多路选择器子电路级联实现 4 选 1 多路选择器。

整体设计思路如下：

- 对于多数表决器，先列出真值表，再写出并化简逻辑表达式，最后使用与门和或门实现。
- 对于两输入或门，基于“或门 = 或非门 + 反相器”的思想，采用 CMOS 晶体管搭建。
- 对于 2 选 1 多路选择器，使用表达式

$$Y = D_0\bar{S} + D_1S$$

进行与-或两级逻辑实现，并通过单步仿真观察信号传播延迟。

- 对于传输门实现的 2 选 1 多路选择器，利用互补控制信号控制两个传输门导通，从而完成数据通路选择。
- 对于 4 选 1 多路选择器，将三个 2 选 1 多路选择器级联：前两级分别选择 (D_0, D_1) 和 (D_2, D_3) ，第三级再根据高位选择信号输出最终结果。

顶层模块连接关系可概括为：

$$4\text{-}1\text{MUX} = 3 \times (2\text{-}1\text{MUX})$$

其中，低位选择信号控制前两级 2 选 1 多路选择器，高位选择信号控制最后一级 2 选 1 多路选择器。

4 实验内容与结果分析

4.1 实验一：利用基本逻辑门设计 3 输入多数表决器

4.1.1 设计原理

设输入信号为 X, Y, Z ，输出信号为 F 。当三个输入中至少有两个为 1 时，输出为 1；否则输出为 0。

根据题意列出真值表如表 1 所示。

表 1: 3 输入多数表决器真值表

X	Y	Z	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

由真值表可得输出逻辑表达式:

$$F(X, Y, Z) = XY + XZ + YZ$$

因此, 该电路可由 3 个 2 输入与门和 1 个 3 输入或门构成。

4.1.2 电路设计

在 Logisim 中添加输入引脚 X, Y, Z , 输出引脚 F , 再加入三个与门和一个或门, 按照表达式完成连线, 并为各元件添加标识符。




图 1: 3 输入多数表决器电路图

4.1.3 仿真测试与分析

使用点戳工具改变输入引脚状态, 对所有输入组合进行测试。仿真结果与表 1 完全一致, 说明设计正确实现了多数表决功能。




图 2: 3 输入多数表决器仿真测试图

4.1.4 结果分析

该实验验证了根据真值表写出逻辑表达式、再由逻辑表达式构造电路的基本方法。通过本实验，可以进一步熟悉 Logisim 中逻辑门属性修改、连线、标注和仿真操作。

4.2 实验二：利用 CMOS 晶体管构建两输入或门，并验证其功能

4.2.1 设计原理

两输入或门可以由“或非门 + 反相器”构成。设输入为 X, Y ，输出为 Z ，则：

$$Z = X + Y$$

实现思路如下：

1. 先利用 CMOS 晶体管构建两输入或非门；
2. 再级联一个 CMOS 反相器，得到最终的或门输出。

整个电路共需要 3 对 CMOS 晶体管、两个输入引脚、一个输出引脚、一个电源和一个地线。

4.2.2 电路设计

在 Logisim 中分别放置 PMOS 与 NMOS 晶体管。根据 CMOS 逻辑门构造原则：

- PMOS 管上拉网络接电源；
- NMOS 管下拉网络接地；
- 或非门与反相器进行级联连接。

完成连线后，标注输入、输出与各晶体管编号。




图 3: CMOS 两输入或门电路图

4.2.3 仿真测试

改变输入引脚 X, Y 的取值，记录输出 Z ，得到真值表如表 2 所示。

表 2: 两输入或门真值表

X	Y	Z
0	0	0
0	1	1
1	0	1
1	1	1




图 4: CMOS 两输入或门仿真测试图

4.2.4 结果分析

实验结果与理论真值表一致，说明利用 CMOS 晶体管实现的两输入或门功能正确。本实验加深了我对 PMOS、NMOS 互补工作方式以及 CMOS 门电路构造规律的理解。

4.3 实验三：利用基本逻辑门实现 2 选 1 多路选择器，并进行静态冒险检测

4.3.1 设计原理

2 选 1 多路选择器有两个数据输入端 D_0, D_1 ，一个选择信号 S ，一个输出端 Y 。其功能为：

$$Y = D_0\bar{S} + D_1S$$

其含义是：

- 当 $S = 0$ 时，输出 $Y = D_0$ ；
- 当 $S = 1$ 时，输出 $Y = D_1$ 。

因此可以使用 1 个非门、2 个与门和 1 个或门构成两级与-或逻辑电路。

4.3.2 电路设计

根据表达式将输入端、逻辑门与输出端进行连接，得到 2 选 1 多路选择器电路。




图 5: 基于基本逻辑门的 2 选 1 多路选择器电路图

4.3.3 功能仿真

对全部输入组合进行测试，真值表如表 3 所示。

表 3: 2 选 1 多路选择器真值表

D_0	D_1	S	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

从真值表可以看出，输出始终满足 2 选 1 多路选择器的功能要求。




图 6: 2 选 1 多路选择器功能仿真图

4.4 实验四：利用传输门实现 2 路选择器

4.4.1 设计原理

传输门由 PMOS 与 NMOS 并联构成，利用互补控制信号控制导通与截止。对于 2 选 1 多路选择器，可使用两个传输门分别传输 D_0 和 D_1 ：

- 当 $S = 0$ 时，与 D_0 相连的传输门导通，输出 $Y = D_0$ ；
- 当 $S = 1$ 时，与 D_1 相连的传输门导通，输出 $Y = D_1$ 。

4.4.2 电路设计

在 Logisim 中加入 1 对 CMOS 晶体管、2 个传输门、2 个输入引脚、1 个输出引脚、电源与地线，并按原理图完成连线。




图 7: 基于传输门的 2 选 1 多路选择器电路图

4.4.3 仿真测试

改变输入数据和选择信号，观察输出端状态。实验表明：

- 当 $S = 0$ 时，输出跟随 D_0 ；
- 当 $S = 1$ 时，输出跟随 D_1 。

说明传输门实现的 2 选 1 多路选择器功能正确。




图 8: 传输门 2 选 1 多路选择器仿真测试图

4.4.4 结果分析

与逻辑门实现方式相比，传输门实现方式更加贴近 MOS 电路底层结构，也体现了“通过控制数据通路导通状态完成选择”的思想。该方法为后续理解更复杂的数据通路结构提供了基础。

4.5 实验五：使用 2 路选择器子电路构建 4 路选择器

4.5.1 设计原理

4 选 1 多路选择器具有 4 个数据输入端 D_0, D_1, D_2, D_3 、2 个选择端 S_1, S_0 和 1 个输出端 Y 。其功能关系如下：

$$Y = \begin{cases} D_0, & S_1 S_0 = 00 \\ D_1, & S_1 S_0 = 01 \\ D_2, & S_1 S_0 = 10 \\ D_3, & S_1 S_0 = 11 \end{cases}$$

实现方法是将三个 2 选 1 多路选择器级联：

- 第一级：从 D_0, D_1 中选出一路；
- 第二级：从 D_2, D_3 中选出一路；
- 第三级：再从前两级输出中选出最终结果。

4.5.2 子电路设计

先将前一实验中的 2 选 1 多路选择器封装为子电路，再在主电路中调用 3 个该子电路进行级联连接。




图 9: 由 2 选 1 多路选择器级联得到的 4 选 1 多路选择器

4.5.3 功能测试

对不同选择端组合进行测试，可得功能表如表 4 所示。

表 4: 4 选 1 多路选择器功能表

S_1	S_0	Y
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3

仿真结果表明，输出与选择端对应关系完全一致，证明级联设计正确。




图 10: 4 选 1 多路选择器仿真测试图

4.5.4 结果分析

本实验体现了模块化设计思想：先设计功能正确的 2 选 1 多路选择器子电路，再通过复用子模块构建更复杂的 4 选 1 多路选择器。这样既提高了设计效率，也增强了电路的可维护性与可扩展性。

5 实验中的错误现象及分析

5.1 错误一：连线错误导致输出异常

在搭建 2 选 1 多路选择器和 4 选 1 多路选择器时，曾出现连线错误或端口连接位置不正确的问题，导致输出不符合预期，部分连线显示为红色。

原因分析：

- 输入端口与子电路端口对应关系混淆；
- 选择信号接错到数据输入端；
- 子电路外观编辑后，端口位置变化但主电路中未同步检查连线。

解决办法：

- 重新检查每个引脚的语义标注；
- 使用探针逐级检查中间节点信号；
- 修改子电路外观后重新核对端口方向 and 对应关系。

5.2 错误二：单步仿真结果与直觉不一致

在冒险检测实验中，改变选择信号后，输出并未立刻变成最终正确值，而是经过若干步传播后才稳定。

原因分析：这是由于不同逻辑门的传播延迟导致的正常现象，并不表示逻辑设计错误。

解决办法：采用单步仿真方法观察信号传播过程，并结合探针分析各级节点的变化顺序，从而正确理解冒险现象。

6 实验总结

通过本次实验，我完成了从基本逻辑门设计到 CMOS 晶体管实现，再到多路选择器模块化级联设计的一系列任务。主要收获如下：

1. 掌握了由真值表推导逻辑表达式并实现电路的方法；
2. 掌握了 CMOS 晶体管构造或门的基本思路；
3. 理解了 2 选 1 多路选择器的逻辑表达式及其两种实现方式；
4. 初步理解了静态冒险与传播延迟之间的关系；

5. 掌握了子电路封装与级联设计的基本方法。

本实验将“逻辑功能设计”和“器件级实现”结合起来，使我对数字逻辑系统从门级到模块级的设计过程有了更完整的认识。

7 思考题

7.1 思考题一：根据 2 选 1 多路选择器的与-或电路，替换成与非-与非电路，并分析两种电路的特性

原始 2 选 1 多路选择器表达式为：

$$Y = D_0\bar{S} + D_1S$$

利用德摩根定律，可写成与非-与非形式：

$$Y = \overline{\overline{D_0\bar{S}} \cdot \overline{D_1S}}$$

因此可用两个与非门构成第一层，再用一个与非门完成第二层输出。与-或结构直观、便于理解；与非-与非结构便于在实际集成电路中统一门型实现，通常硬件实现更经济。

7.2 思考题二：实现 4 位二进制数转换成格雷码的转换电路

设输入四位二进制数为 $B_3B_2B_1B_0$ ，输出四位格雷码为 $G_3G_2G_1G_0$ ，则转换关系为：

$$G_3 = B_3$$

$$G_2 = B_3 \oplus B_2$$

$$G_1 = B_2 \oplus B_1$$

$$G_0 = B_1 \oplus B_0$$

因此只需 3 个异或门和 1 根直接连线即可实现。该电路结构简单，适合在 Logisim 中用异或门快速搭建。

7.3 思考题三：实现 4 位二进制数的奇偶校验位生成电路

设输入为 X, Y, Z, W ，奇校验位输出为 P 。当输入中有奇数个 1 时，输出为 1；有偶数个 1 时，输出为 0。则：

$$P = X \oplus Y \oplus Z \oplus W$$

可采用级联异或门实现：

$$P_1 = X \oplus Y, \quad P_2 = Z \oplus W, \quad P = P_1 \oplus P_2$$

该实现方式比使用最小项表达式更简洁，逻辑层数更少，也更容易在 Logisim 中完成搭建与测试。