МІНІСТЕРСТО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ "ЛЬВІВСЬКА ПОЛІТЕХНІКА"



Кафедра ЕОМ

Лабораторної роботи №1

з дисципліни

«Моделювання комп'ютерних систем» Варіант 7

Виконав:

Ст.гр КІ-201

Глинський В.А.

Перевірив:

Козак Н.Б.

Львів – 2024


Тема роботи. Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом **Elbert V2 – Spartan 3A FPGA**.

Мета роботи. Побудова дешифратора (згідно варіанту) за допомогою **ISE WebPACKTM Schematic Capture** та моделювання його роботи за допомогою симулятора **ISim**.

Завдання:

in_1	in_0	out_0	out_1	out_2	out_3	out_4	out_5
0	0	1	1	0	0	1	0
0	1	1	1	0	1	0	0
1	0	0	1	1	0	1	0
1	1	1	0	0	1	1	0


Схема декодера, який шифрує задані функції:



Код, що реалізує підключення виводів схеми до фізичних виводів цільової FPGA., що знаходиться у файлі Dec3To5Constrain.ucf:

```
5 # * Rename the used signals according to the your project
    8
                                               UCF for ElbertV2 Development Board
 9
10
    CONFIG VCCAUX = "3.3" :
11
12
    # Clock 12 MHz
13
                                 LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
     # NET "Clk"
14
    15
16
                                           LED
    17
18
                              LOC = P46 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P47 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P48 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P50 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P51 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P51 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P54 | LOCTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
        NET "OUT_0"
19
       NET "OUT 1"
20
       NET "OUT_2"
21
       NET "OUT 3"
22
       NET "OUT_4"
23
24
25 # NET "LED[6]"
26 # NET "LED[7]"
                               LOC = P54 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P55 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
27
   28
29
                                       DP Switches
   ......
30
31
       NET "IN_0"
                         LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
32
                               P69 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
       NET "IN 1"
33
                         LOC = P69
       NET "DPSwitch[2]"
34 #
       35 #
36 #
37 #
```

Результат перевірки роботи схеми за допомогою симулятора ISim(всі варіанти вхідних сигналів було перебрано з 0 ps до 8ps):



Результат генерування ВІТ файлу для цільової FPGA:



Висновок: Я згенерував схему дешифратора, який шифрує вхідні сигнали відповідно до мого завдання у середовищі **Xilinx** зробивши аналіз результату у симуляторі **Isim** і дійшов висновку, що схема побудована правильно. Одже навчився працювати з базовими інструментами **Xilinx** і моделювати примітивні комп'ютерні схеми.