# Projet PROG5 2019-2020

## Simulateur ARM

## Rapport de projet



#### **Groupe 3:**

TARDY Jimmy

MARQUES Telmo

AVOGNON Laëtitia

GUTFREUND Delphine

LEISERING Dimitri

PURANIK Nishith

1 - Organisation du travail	3
A - Environnement de travail	3
B - Organisation des tâches	3
C - Journal de bord	4
2 - Structure du code	6
A - Organisation des fichiers	6
B - Fonctionnalités ajoutées	6
C - Tests	7
D - Bugs	7
3 - Procédure d'installation	8

### 1 - Organisation du travail

#### A - Environnement de travail

En premier lieu, nous avons dû prendre des dispositions face à la crise sanitaire exceptionnelle. Nous avons convenu que nous communiquerions sur discord afin de partager. Enfin il était convenu d'installer une machine linux (VM ou WSL2) sur chaque pc durant les vacances pour pouvoir démarrer le projet dès le jour de la rentrée. Pour ce qui est du code, nous avons utilisé Git et Github ainsi que leurs système de branches pour pouvoir nous séparer les tâches sans influencer le travail des autres.

#### **B** - Organisation des tâches

Au début, on a tous commencé ensemble pour compléter les fichiers memory.c et registers.c. On a ensuite formé des duos pour le reste du projet pour combler les faiblesses de chacun et que personne ne reste bloqué :

- Duo 1: TARDY Jimmy / MARQUES Telmo
- Duo 2: AVOGNON Laëtitia / GUTFREUND Delphine
- Duo 3: LEISERING Dimitri / PURANIK Nishith

On a décidé de répartir le travaille tel que :

Le duo 1 travaille sur arm\_instruction.c et arm\_load\_store.c, le duo 2 sur arm\_data\_processing.c et decode.c et le duo 3 sur arm\_branch\_other.c. Puis Jimmy a géré les registres en fonction des différents modes que le processeur peut avoir et telmo sur MRS. À la fin on a géré les conflits de merge sur github pour pouvoir tout mettre en commun. Enfin, les derniers jours Jimmy et Telmo ont réalisé le rapport, Laëtitia et Delphine ont factorisé leur code et Nishith et Dimitri ont réalisé des jeux de tests complémentaires.

### C - Journal de bord

Jour:	Tâches effectués :
1	<ul> <li>Prise en main du sujet et mise en place de l'environnement de travail (github, discord)</li> <li>Complétion minimale et fonctionnelle des fichiers memory.c et registers.c pour pouvoir commencer la suite</li> </ul>
2	<ul> <li>Distribution des instructions complétées dans arm_instruction.c</li> <li>Répartition des instructions à prendre en charge par chaque duo</li> <li>Compréhension et réflexion sur le travail à réaliser sur le data processing, début d'implémentation de quelques opérations.</li> <li>Début d'implémentation des instructions de branchement et ceux avec sauvegarde d'adresse de retour.</li> </ul>
3	<ul> <li>Réalisation de load store de Byte ou de Word</li> <li>Début de load store multiple</li> <li>Finalisation de la prise en charge des opérations précédentes avec et sans shift (LSL, LSR, ASR, ROR)</li> <li>Ajout des opérations MOV et MVN avec et sans shift.</li> </ul>
4	<ul> <li>Factorisation de load store de Byte ou de Word et réalisation de load store multiple</li> <li>Première mise en commun des différentes tâches</li> <li>Factorisation du code par la création d'un fichier de fonctions communes aux instructions à prendre en charge (decode.h/c)</li> </ul>
5	<ul> <li>Amélioration des fonctions de decode.c/h et ajout de la fonction condition qui vérifie la condition de l'instruction avec les flags ZNVC</li> <li>Ajout de la fonction de calcul de résultat des opérations dans le fichier arm_data_processing.c et début de la fonction de mise à jour des flags ZNVC selon l'opération réalisée</li> </ul>
6	<ul> <li>Fin de la fonction maj_flag pour la mise à jour des flags ZNVC selon l'opération réalisée</li> <li>Factorisation de load store multiple</li> </ul>
7	<ul> <li>Ajout des fonctions CarryFrom, BorrowFrom, OverflowFrom</li> <li>Tests de compilation et correction du code</li> </ul>

8	<ul><li>Implémentation de l'instruction MRS</li><li>Tests et débogages</li></ul>
9	<ul> <li>Création des jeux de tests pour la soutenance</li> <li>Mise en commun des fichiers des différents duos, correction des conflits de merge sur github</li> <li>Écriture du rapport</li> </ul>
10	<ul> <li>Derniers tests et débogages</li> <li>Écriture du rapport</li> <li>Création de jeux de tests complémentaires pour la soutenance</li> </ul>

### 2 - Structure du code

### A - Organisation des fichiers

Nous nous sommes inspirés du code fourni. Nous avons rajouté le fichier decode(.h/.c) pour nos fonctions usuelles qui reviennent plusieurs fois. Le fichier arm\_constant a été complété pour améliorer la lisibilité du code.

### **B** - Fonctionnalités ajoutées

Fichiers (. c et .h)	Avancement
memory	lecture / écriture des byte, half, word
register	Gère les différents modes
arm_data_processing	<ul> <li>AND / EOR / SUB / RSB / ADD / ADC / SBC / RSC / TST / TEQ / CMP / CMN / ORR / MOV / BIC / MVN (avec registre, shift ou valeur immédiate) et options {cond} et {S} (ex: ANDS, ADDLT, etc.)</li> <li>Shift: LSL / LSR / ASR / ROR (avec registre ou valeur immédiate)</li> </ul>
arm_load_store	<ul><li>LDR/STR {S/B/D/H/SH}</li><li>LDM {1, 2, 3}/STM {1, 2}</li></ul>
arm_branch_others	<ul><li>Branchement B, BL</li><li>MRS</li></ul>
arm_instruction	<ul> <li>Exception UNDEFINED_INSTRUCTION</li> <li>Traitement des conditions pour appliquer l'exécution</li> </ul>
arm_constant	Constantes registres et NO_EXCEPTION
arm_exception	Non réalisé

memory: accès mémoire

register: registres du simulateur

arm\_data\_processing: décodage spécialisé pour les instructions de data processing

**arm\_load\_store:** décodage spécialisé pour les instructions d'accès à la mémoire **arm\_branch\_others:** décodage spécialisé pour les instructions de branchement

et les instructions n'appartenant pas aux catégories précédentes

arm\_instruction: redirection des instructions vers les fichiers correspondants
arm\_constants: définition des différents modes d'exception, types d'exceptions
et registres divers

**arm\_exception:** gestion des exceptions et des interruptions

#### C - Tests

Afin de tester les instructions dans leurs totalités, nous avons réalisé des fichiers de tests unique par instruction:

- testLDR\_STR.s: effectue les tests de LDR et STR
- testLDRB\_STRB.s: effectue les tests de LDRBet STRB
- testLDRH\_STRH.s: effectue les tests de LDRH et STRH
- testLDR\_SH\_SB.s: effectue les tests de LDRSH et STRSB
- test\_Data\_proc.s: effectue les tests des instructions de data-processing

#### D - Bugs

LDRSH et LDRSB ne sont pas fonctionnels mais implémentés. La lecture d'un halfword et byte signed dans la mémoire n'a pas été effectuée. Sinon on suppose que ces 2 fonctions sont correctes.

#### 3 - Procédure d'installation

Installation du projet:

Placez-vous dans le repertoire qui contiendra le simulateur. git clone https://github.com/TarJimmy/Projet-S5-PROG.git cd Projet-S5-PROG/

si vous êtes sur une VM: chmod u+x configure

./configure CFLAGS="-Wall -Werror -g" make

Vous aurez ensuite besoin de package linux additionnel:

gdb-multiarch: apt install gdb-multiarch un compilateur: apt install gcc-arm-none-gdnuabi crée automatiquement buildables: apt install autoreconf

Lancer ensuite: autoreconf -vif

Ouvrir 2 terminaux.

Dans le 1er terminal:

Le programme principal, arm\_simulator, doit utiliser une session, donc dans un ler terminal lancer :

./arm\_simulator

Cela permet l'ouverture de 2 connexions: le port gdb client et le port pour irq (inutile pour nous)

Dans le 2ème terminal: gdb-multiarch

- file path/fichier\_executable, pour charger le fichier que vous voulez tester
- target remote localhost:"port de arm\_simulator"
- load

Ensuite vous pouvez utiliser les commandes classiques de gdb pour lancer le programme:

- step,
- break,
- cont ...