

微机原理与接口技术

高速缓存映射机制

华中科技大学 左冬红



回顾



程序运行过程中CPU给出内存 地址,如何确定给定内存地址 的数据或指令是否在缓存中?

运行 一次读取一片(小)连续区域的代码和数据到缓存

术语

命中

程序运行过程中,CPU给出的内存地址中的数据或指令在高速缓存中

命中率

CPU任一时刻从缓存中可靠获取数据的几率

未命中

程序运行过程中,CPU给出的内存地址数据或指令不在高速缓存中

未命中率

1-命中率

CPU访问数据、指令时延

命中

访问时延即为高速缓存的响应时延

未命中

一次读取一片(小)连续区域的代码和数据到缓存

访问时延即为从内存中读取一片连续区域数据的响应时延加上高速缓存的响应时延

惩罚时间

从内存中读取一片连续区域数据的响应时延

一片(小)连续区域定义为缓存的一行

平均访问财延

CPU访问数据的缓存命中率为p

从缓存获取一个数据所需时间为ti


缓存的行大小为nc

缓存与内存之间的总线宽度为b

从内存中获取一个数据所需时间为to

$$CPU$$
访问数据的平均时延: $t_{av} = t_1 + (1-p) \times \frac{n_C}{b} \times t_2$

未命中




Cache映射机制


内存的容量是Cache容量的整数倍, 并按cache容量大小分块



cache

内存和Cache按照同样大小分行, 行大小为2ⁿ





直接映射策略

内存物理地址

块号	块内行号	行内偏移
2b	$3b = \log_2 8$	$2b = \log_2 4$

缓存一行4个字节

内存行号: $\frac{53}{1}=13$ 内存地址


行大小


行内偏移:53%4=1内存地址%行大小60

13%8=5

对应缓存行号: 内存行号%缓存行数


内存块号: $\frac{13}{8}$ =1 内存行号 缓存行数







直接映射策略


内存物理地址
























组相联映射策略



组相联映射

内存物理地址

块号	区内行号	行内偏移				
3b	2b	2b				

缓存一行4字节, 共8行, 2路组相联


内存行号: $\frac{53}{4}$ =13 内存地址 行大小

行内偏移: 53%4=1内存地址%行大小


对应缓存组号: 13%4=1


内存行号%缓存区内行数

内存区号: $\frac{13}{4}$ =3 内存行号 缓存区内行数




2路组相联映射机制





cache

Cache命中率有所提高



组相联映射



則試分數 关于	SPD 显卡	(存) 主板 内存	
单通道	通道数	DDR4	常规 —— 类型 「
	DC模式「	8 GBytes	大小
1297.1 MHz	北桥频率		

4核

Cache行结构(各个域的位宽)

ν	Tag	数据
1	33-6-6	64×8

寻址8G内存的物理地址如何划分 33b

区号	组号(区内行号)	行内偏移 (字节)
33-6-6	$\log_2 64$	$\log_2 64$

行大小: 64B 一级Cache大小: 32KB

一级Cache分区数(路数):8

一级Cache总行数: 32KB/64B=512

一级Cache各区行数: 总行数/分区数=512/8=64

Cache映射策略总结

直接映射

	>	Tag	数据
0			
1			
2			
23456			
4			
5			
6			
7			

	ν	Tag	数据	ν	Tag	数据
0						
1						
2						
3			_		-	

2路组相联映射

	٧	Tag	数据	٧	Tag	数据	ν	Tag	数据	٧	Tag	数据
0												
1												

4路组相联映射

一路组相联映射

\	Tag	数据	V	Tag	数据	\	Tag	数据	>	Tag	数据	>	Tag	数据	ν	Tag	数据

8路组相联映射

全相联映射

小结

- •三种cache映射策略
 - Cache 行结构
 - · Cache控制器构成
 - •内存物理地址划分

下一讲: Cache管理策略