微机原理与接口技术

10接口总线控制逻辑

华中科技大学 左冬红



总线控制逻辑电路

由地址译码和控制执行逻辑组成,完成接口寻址和总线操作、定时控制等

地址总线


10端口映射到10接口空间(存储空间)、间接译码

数据总线

10接口数据线宽度与总线宽度匹配、多类型数据访问

控制总线

存储器映像\独立IO寻址



10端口数大于10空间——间接端口译码


已知某计算机系统总线具有7位地址总线A₆₋₀、8位数据总线D₇₋₀以及独立的读写控制信号WR、RD,现需为该计算机系统扩展一片62256 SRAM存储芯片。试设计该存储芯片与计算机系统总线的接口电路。

7位地址总线,无法访问32K个存储单元

数据总线需分时传送两类信息:

8位数据总线D7-0传输片 内存储单元地址需两次总 线操作

- 1) 寻址片内存储单元的地址信息;
- 2) 存储单元数据信息



数据总线

当数据总线宽度大于或等于设备数据线宽度时,可选取总线中与接口数据线同样宽度的连续多位数据与接口数据线对应连接即可

接口字节使能信号译码原理与存储器多类型数据访问译码原理相同。


若设备接口数据线宽度大于总线数据宽度,需采用不同端口传输设备的不同数据位

示例1

已知某计算机系统数据总线宽度仅为8位D7~0,外设具有12位数据输出D11~0。若需将外设数据通过该总线读入计算机系统,试设计接口电路,并基于Xilinx Standalone BSP端口读写C语言函数编写程序段读入外设一

个12位数据。

两个数据端口





假定地址为0x378或 0x379


byte0=Xil_In8(0x379); // 读地址0x379的端口

byte1 = $Xil_ln8(0x378)&0xf0;$

// 读地址0x378的端口且仅保留高4位D7~4

Peri_data = ((unsigned short)byte1<<4)|byte0;

//高4位左移4位与低8位合并为12位




示例2

已知某计算机系统数据总线宽度仅为8位D7~0,外设具有16位数据输入引脚D15~0。若计算机系统需向该外设写入16位数据,且这16位数据需同步到达外设数据输入引脚D15~0,试设计接口电路,并基于Xilinx Standalone BSP端口读写C语言函数编写向外设写一个16位数据0x3456的程序段。

两次分别输出并锁存8位数据

第三次控制将领存的16位数据同步输出

3个数据端口



示例2

373锁存器编号	高位地址An~A2	A ₁	A ₀	端口地址
(O)	(0···011011110) ₂	1	0	0x37a
(1)	(0···011011110) ₂	1	1	0x37b
(2)	(0···011011110) ₂	0	X	0x378或0x379
(3)	(0···011011110) ₂	0	X	0x378或0x379

unsigned char byte0,byte1;

unsigned short Peri data=0x3456;

byteO=(unsigned char)Peri_data; // 获取低8位保存到byteO

byte1= (unsigned char)(Peri_data>>8); //获取高8位保存到byte1

Xil_Out8(0x37a,byte0); //使能74xx373(0)输出低8位数据并锁存

Xil_Out8(0x37b,byte1); //使能74xx373(1)输出高8位数据并领存

Xil_Out8(0x378,0x0);//使能74xx373(2)、(3)

小结

- •10接口总线控制逻辑
 - •基本原理与存储器接口一致
 - •不同之处
 - 存储芯片输入输出具有缓冲
 - 存储芯片具有信息保持功能
 - •1〇接口数据线连接到总线必须通过缓冲功能
 - 总线信号到10接口需由10接口提供领存功能
 - •10接口可间接译码
 - •10接口可数据线复用

下一讲:常见数字并行IO设备接口电路