Architecture des Ordinateurs Introduction

Licence Informatique - USTL

David Simplot simplot@fil.univ-lille1.fr






À propos du cours Site web du cours: http://www.lifl.fr/~simplot/ens/archi Les TD commencent la semaine du 15/10 Les TP commencent la semaine du 22/10 Évaluation: Trois DS en Travaux Dirigés Un projet en Travaux Pratiques (en Assembleur) contrôle individuel sur machine

• Un examen en janvier

D. SIMPLOT - Architecture des Ordinateurs

Objectifs (1/2) Comment fonctionne un ordinateur? « Software » WinZip, LaTeX, emacs, Quake Arena... Système d'Exploitation Matériel Operating System » (OS) Windows 2000, Unix, Solaris, Linux, BeOS, MacOS... PC, PowerPC Apple, Station UltraSparc... D. SIMPLOT - Architecture des Ordinateurs



Plan du cours Introduction Objectifs, Plan, Historique Partie I: Concepts de Base Qu'est-ce qu'un ordinateur? Partie II: Le microprocesseur Partie III: Liens avec le système d'exploitation Partie IV: Gestion de la mémoire et E/S

Historique (2/7)

- Les premiers ordinateurs
 - 1946 Création de l'ENIAC
 - Electronic Numerical Integrator and Computer
 - architecture Von Neuman
 - 1947 invention du transistor
 - 1956 premier ordinateur à transistors le : TRADIC (Bell)
 - → 1958 premier circuit intégré créé par Texas Instrument
 - 1960 premier jeu sur ordinateur : SpaceWar!
 - ⁴ 1964 langage de programmation BASIC
 - 1968 invention de la souris (Stanford)
 - ⁴ 1969 Systèmes d'exploitation
 - MULTICS puis UNIX (Bell)





D. SIMPLOT - Architecture des Ordinateurs

Historique (3/7)

- L'informatique dans un garage
 - 1971 ARPANET (ancêtre de l'internet)
 - 1971 Intel commercialise le premier microprocesseur
 - le 4004 (4 bits, 108 KHz, 2300 transistors en 10
 - 1972 Intel sort le 8008 (8 bits, 200 KHz, 3500 transistors)
 - 1972 Bill Gates et Paul Allen fondent Traff-of-Data
 - ⁴ 1973 Gary Kildall écrit le système d 'exploitation CP/M
 - [→] 1973 Invention du C pour le développement d'UNIX 1974 le français François Moreno invente la carte à puce
 - 1974 Motorolla commercialise son 1er processeur

 - le 6800 (8 bits)
- 1974 Intel sort le 8080 (8 bits,)

D. SIMPLOT - Architecture des Ordinateurs






Historique (4/7)


- L'informatique dans un garage (suite)
 - ↑ 1975 Traf-of-Data devient Micro-Soft
 - 1976 Steve Jobs et Steve Wozniak commercialisent
 - l'Apple Computer (à base de MOS Tech. 6502)
 - 1976 Zilog sort le Z80
 - 8bits, 2.5MHz
- Micro-informatique
 - 1978 Intel lance son 8086
 - (16bits, 4.7 MHz, 29000 transistors à 3 microns)
 - 1979 Taito sort le jeu Space Invaders..
 - 1979 Motorolla commercialise le 68000
 - 16/32 bits, 68000 transistors
 - 1980 Sinclair sort le ZX80 à base de Z80





Historique (5/7) ■ Micro-Informatique (suite) 1980 IBM sous-traite le système d'exploitation de sa future machine (à base de 8086) à Microsoft... • QDOS → 86-DOS → MS-DOS 1982 Intel commercialise le 80286 • 16 bits, 6 MHz, 134000 transistors 1982 Microsoft édite une version MS-DOS pour compatibles! Sony et Phillips inventent le CD-ROM 1984 Apple sort le Macintosh avec une interface graphique conviviale... D. SIMPLOT - Architecture des Ordinateurs





Architecture des Ordinateurs

Partie I : Concepts de Base

1. Qu'est-ce qu'un ordinateur ?

David Simplot simplot@fil.univ-lille1.fr





Au sommaire...


- Modèle de Von Neuman / architecture réelle
- Représentation de l'information
- Algèbre de Boole et fonctions booléennes
- Conclusion

D. SIMPLOT - Architecture des Ordinateur





Modèle de Von Neuman □ inventé par le mathématicien hongrois Von Neuman en 1963 Mémoire de programme instruction 1 compteur ordinal @ mp instruction 2 registre horloge instruct. d 'instruction instruction N max info information 1 @ md 0 Unité de info information 2 init calcul registres de calcul information N' Unité de contrôle Mémoire de programme ;



Instruction ou information? Qu'est-ce qui fait la différence entre une instruction ou une information? Qu'est-ce qu'une information? Dans un ordinateur, il n'y a que des 0 ou des 1 courant → 1 pas de courant → 0 no parle de bit pour binary digit En mémoire, on a des mots binaires d'une taille fixée par le microprocesseur (ex. 8 bits, 16 bits,...)

Système de numération (1/7) Exemple Base 4 En base 10 (décimale), on utilise les chiffres: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 En base 4, on utilise les chiffres: 0, 1, 2, 3

Système de numération (2/7) Exemple Base 4 base 4 base 10 base 4 base 10 0 0 6 4444 4 4 12 4444 4 4 4 13 7 4444 **444 4**0 **4** 4 2 2 8 4443 3 **444** 10 4 **4 4 4 4 4 11** 1111 1111 1111 1111 1111 1111 213 39 3 + 1x4 + 2x4x4 = 3 + 4 + 32 = 39Jun Jun

Système de numération (3/7) Base B Système par position: $d_{n+1}d_{n+2}...d_1d_0$, $d_1...d_m$ • ex: base 4: 301,23 (n=3, m=4) $(N_B = d_{n+1}B^{n+1}+d_{n+2}B^{n+2}+...+d_1B^{1}+d_0B^0 + d_1B^{1}+...+d_mB^m)$ Partie entière Partie fractionnaire • ex: (301,23)₄=3.4²+0.4¹+1.4⁰+2.4¹+3.4² 3.16+0.4+1.1+2.0,25+3.0,0625=49,3125 B = base $d_1 = valeur du i+1^{lème}$ chiffre à la gauche de virgule $d_2 = valeur du j^{lème}$ chiffre à la droite de la virgule $d_3 = n$ nombre de chiffres entiers dans N $d_3 = n$ nombre de chiffres fractionnaires dans N $d_3 = n$ nombre de chiffres fractionnaires dans N $d_3 = n$ nombre de chiffres fractionnaires dans N $d_4 = n$ nombre de chiffres fractionnaires dans N $d_4 = n$ nombre de chiffres fractionnaires dans N

Système de numération (5/7) Conversions

- Comment passer d'un système de numération à l'autre (changement de base)?
- Algorithme 1: Définition
 - % favorable pour les conversions $\underline{\text{vers}}$ le système décimal $(\text{N}_1)_A \to (\text{N}_2)_{10}$
- Algorithme 2: Divisions et multiplications successives
 - favorable pour les conversions à partir du système décimal

$$(N_1)_{10} \rightarrow (N_2)_B$$

 $(34,625)_{10} \rightarrow (?)_2$

D. SIMPLOT - Architecture des Ordinateur



Système de numérotation (6/7) Exemple de conversion $(34,625)_{10} \rightarrow (100010,101)_2$ Partie entière: Partie fractionnaire: $34 \div 2 = 17 \quad r \quad 0 \quad 0,625 \times 2 = 1,25$ $17 \div 2 = 8 \quad r \quad 1 \quad 0,25 \times 2 = 1,25$ $8 \div 2 = 4 \quad r \quad 0 \quad 0,5 \times 2 = 1$ $4 \div 2 = 2 \quad r \quad 0$ $2 \div 2 = 1 \quad r \quad 0$ $1 \div 2 = 0 \quad r \quad 1$ P. SIMPLOT. Architecture des Ordinateurs

Système de numération (7/7) Binaire ↔ Hexadécimal

- $\ {\scriptstyle \sqsubseteq} \ {\sf Binaire} \to {\sf Hexad\'ecimal}$
 - Il faut former des groupes de 4 bits en commençant au point.
 - Chaque groupe de 4 bits représente directement un chiffre hexadécimal.
- $\hspace{0.2in} \hspace{0.2in} \hspace$
 - Il faut convertir chaque chiffre hexadécimal à son équivalent binaire (4 bits).
- = ex:0000 \leftrightarrow 0 0101 \leftrightarrow 5 1010 \leftrightarrow A



Nombres binaires (1/8) non-signés à virgule fixe

- C'est la base 2 avec un nombre de chiffres avant la virgule fixé et un nombre de chiffres après la virgule
 - d_{n-1}d_{n-2}d_{n-3} ... d₂d₁d₀d₋₁...d_{-m} avec n et m fixé
 - on « oublie » la virgule puisque l'on sait sa position...
- = N = (00011010110)_{2(7,4)} = (?)₁₀
 - ◆ Mot de 11 chiffres
 - Représentation en virgule fixe, avec 4 chiffres pour la partie fractionnaire
- Rappel :en base 2, un chiffre = un bit (**BI**nary dig**IT**)






Nombres binaires (2/8) Exemple mots de 3 bits

				•
	n=3	n=2	n=1	n=0
	m=0	m=1	m=2	m=3
000	0	0	0	0
001	1	0,5	0,25	0,125
010	2	1	0,5	0,25
011	3	1,5	0,75	0,375
100	4	2	1	0,5
101	5	2,5	1,25	0,625
110	6	3	1,5	0,75
111	7	3,5	1,75	0,875

D. SIMPLOT - Architecture des	

Ordinateurs



Nombres binaires (4/8) Addition

■ Pour n et m fixés (par exemple n=4 et m=0)

- Quels que soient n et m, c 'est toujours la même technique...
- Attention au débordement : avec n=4 et m=0, on ne peut pas faire 6+11 (0110+1011=1 0001).

D. SIMPLOT - Architecture des Ordinateur



Nombres binaires (5/8) Nombres signés

- 3 façons de représenter +/- N avec n bits:
 - Module et signe (noté M&S)
 - on utilise le bit le plus à gauche pour représenter le signe
 - $\bullet \ \ \text{ex} : (\text{n=4, m=0}) \qquad \quad 0011 \leftrightarrow 3 \qquad \quad 1011 \leftrightarrow \text{-3}$
 - ◆ Complément à 1 (noté Cà1)
 - pour un nombre négatif, on prend la représentation de la partie entière et on inverse tous les bits
 - ex : (n=4, m=0) 0100 ↔ 4 1011 ↔ -4
 - [↑] Complément à 2 (noté Cà2)
 - idem, mais avant d'inverser, on soustrait 1
 - ex: (n=4, m=0) $0110 \leftrightarrow 6$



D. SIMPLOT - Architecture des Ordinateurs



Nombres binaires (6/8) Exemples de nombres signés

n=3, m=0

	M&S	Cà1	Cà2
011	3	3	3
010	2	2	2
001	1	1	1
000	0	0	0
111	-3 -2	-0	-1
110	-2	-1	-2 -3
101	-1	-2 -3	-3
100	-0	-3	-4

Nombres binaires (7/8) Addition binaire (par complément)

- Le bit signe est traité comme tous les autres bits (on les additionne!)
- La soustraction est un cas particulier de l'addition; les nombres négatifs sont traités comme des nombres à additionner.
- Addition par Cà1 (Retenue? +1)
 - 0110 + 1110 = 1 0100 → +1 → 0101
 0001 + 1101 = 1110 → 1110
- Addition par Cà2 (Directe)
 - ◆ 0110 + 1111 = **1** 0101
 - ◆ 0001 + 1110 = 1111

D. SIMPLOT - Architecture des Ordinateurs

6 + (-1) = 5 1 + (-2) = -1

6 + (-1) = 5

1 + (-2) = -1

Nombres binaires (8/8) Dépassement de capacité

- Un dépassement de capacité survient lorsque les opérandes ont le même signe et le résultat a un signe différent de celui des opérandes.
- Ex. 7+3, mots de 4 bits, Cà2

+7 0 111 +3 0 011 (-5) 1 010

■ Nom anglais : overflow


D. SIMPLOT - Architecture des Ordinateurs





Algèbre de Boole


- Pour les preuves, voir sur le site
- Pour pouvoir manipuler des 0 et des 1, on n 'a besoin que de trois opérations :
 - Fonction négation (complémentation) « NON » (« NOT »)
 - noté avec une barre
 - 0 = 1 et 1 = 0
 - ¬ Fonction conjonction « ET » (« AND »)
 - noté « . »
 - 0.0 = 0.1 = 1.0 = 0 1.1 = 1
 - ⊸ Fonction disjonction « OU » (« OR »)


 - 0+0 = 0 0+1 = 1+0 = 1+1 =



































En conclusion	
□ En TD :	
arithmétique et logique binaire	
■ Les TP ne commencent pas cette semaine!	
	-
D. SIMPLOT - Architecture des Ordinateurs	
47	
D. SIMPLOT - Architecture des Ordinateurs	-
₩ 48	

Architecture des Ordinateurs

Partie I : Concepts de Base

2. Composants élémentaires

David Simplot simplot@fil.univ-lille1.fr





Objectifs

- Connaître les circuits élémentaires :
 - Fonctions arithmétiques : additionneurs, comparateurs
 - Fonctions combinatoires: codeurs, décodeurs, multiplexeurs, démultiplexeurs



D. SIMPLOT - Architecture des Ordinateur






Au sommaire...


Circuits arithmétiques


- ♠ <u>additionneurs</u>, comparateurs
- Circuits combinatoires
 - [→] codeurs, décodeurs, sélecteurs, multiplexeurs, démultiplexeurs
- Bascules, registres & mémoires
- Conclusion



























































Multiplexeurs (1/2) Le multiplexeur (MUX) sélection

- Le multiplexeur (MUX) sélectionne, à l'aide de N entrées de commande (c0..n-1), <u>une</u> des 2^N entrées d'information (e0..2^N-1)et la dirige à la sortie.
 - ⁴ La sortie est égale à 1 ssi l'entrée (c0c1...cN-1)₂ est vraie.
- Exemple: Multiplexeur 4 à 1.






On utilise un décodeur et un sélecteur...


D. SIMPLOT - Architecture des Ordinateurs





Multiplexeurs (2/2)


- Synthèse de fonctions logiques avec un multiplexeur
- Exemple de l'AE... (encore !)

















Architecture des Ordinateurs

Partie II: Microprocesseur

1. Mémoire et Entrées/Sorties

David Simplot simplot@fil.univ-lille1.fr





Objectifs

- Comprendre les mécanismes de fonctionnement du microprocesseur
 - comment fonctionne la mémoire,
 - comment fonctionnent les entrées/sorties




D. SIMPLOT - Architecture des Ordinateur


Au sommaire...


- Machine à base de μP
- Mémoire
- Entrées/Sorties































Entrées/Sorties (1/2) Sont accédées via l'adresse mémoire : Certaines adresses sont réservées (à la conception de l'ordinateur ou de manière dynamique) aux entrées/sorties Digital-Digital Série ou parallèle Entrées ou sorties Digital-analogue Sorties Analogue-digital entrées D. SIMPLOT - Architecture des Ordinateurs







Architecture des Ordinateurs Partie II: Microprocesseur 2. Instructions machines David Simplot simplot@fil.univ-lille1.fr Objectifs Voir les instructions élémentaires du microprocesseur Comment on les réalise à l'intérieur du μP... Au sommaire... **■** Instructions Sous-routines □ INT/DMA ■ Microprogrammation




Instructions (2/14) Exemples d'instructions « machine » MOV R1,4 R1←4 Mettre la valeur 4 dans le registre R1 LD R1,4 R1←R2 MOV R1,R2 Mettre la valeur de R2 dans le registre R1 LD R1,R2 MOV R1,[1515] R1←MEM(1515) Copie la valeur stockée en mémoire à l'@ 1515 dans R1 R1←R1+2 ADD R1,2 Additionne 2 à la valeur de R1 et range dans R1 INC R1 R1←R1+1 Incrémente de 1 la valeur de R2←R2-R4 SUB R2,R4 Soustraie à R2 la valeur de R4 et range dans R2 Jun Jun D. SIMPLOT - Architecture des Ordinateurs



Instructions (4/14) Codage des instructions (suite) ■ MOV R1, 4 • 89 04 • 1000 1001 0000 0100 • 10001 001 0000 0100 • MOV R1 4 ■ ADD R2, 3 • B2 03 • 1011 0010 0000 0011 • 10110 10 0000 0011 • ADD R2 3 D. SIMPLOT - Architecture des Ordinateurs





Instructions (7/14) Exemple d'exécution (suite)

- Phase 1 Lire l'instruction
 - PC vaut 1515
 - → Mettre PC dans MAR et donner l'ordre de lecture
 - PCout LDMAR
 - Read WaitMemory
 - Placer la valeur de MDR dans IR pour que l'instruction soit
 - MDRout LDIR
 - Pb. Lors de la phase 3, on va avoir besoin de récupérer les paramètres qui sont à PC+1
 - ullet ightarrow on anticipe





Instructions (8/14) Exemple d'exécution (suite)

- Phase 1 (suite)
 - On profite du fait que la lecture en mémoire est lente pour incrémenter PC
 - n Dès que l'on est en phase 3, PC pointe vers le premier argument
 - ⋄ Nb. S'il n'y a pas d'arguments, PC pointe vers l'instruction suivante.
 - « code » réel de la phase 1 :
 - PCout LDMAR LDX
 - Read INCX LDY
 - Yout LDPC WaitMemory
 - MDRout LDIR

D. SIMPLOT - Architecture des Ordinateurs





Instructions (9/14) Exemple d'exécution (suite)

- Phase 2 décodage de l'instruction
 - Pris en charge par l'UC (unité de contrôle)
- Phase 3 exécution
 - Deux sous-phases :
 - 3.1 Récupérer les arguments éventuellement
 - 3.2 Exécution
 - ⋄ 3.1 lecture argument + incrémentation PC
 - PCout LDMAR LDX
 - Read INCX LDY
 - Yout LDPC WaitMemory





	1
T (10/14)	
Instructions (10/14)	
Exemple d'exécution (suite)	
□ Phase 3 (suite)	
 	
Read – INCX – LDY	
 Yout – LDPC - WaitMemory 3.2 exécuter l'instruction (ici MOV R1,4) 	
• R1out – LDX	-
MDRout – ADD – LDY Vorte – DD4	
Yout – LDR1 Phase 4 (préparer l'instruction suivante)	
n Rien pour l'instant ⊚	
106	
D. SIMPLOT - Architecture des Ordinateurs	
	1
	-
	_
107	
D. SIMPLOT - Architecture des Ordinateurs	
D SIMPLOT Architecture des Ordinateurs	

Architecture des Ordinateurs

Partie II: Microprocesseur

2. Instructions machines (suite)

David Simplot simplot@fil.univ-lille1.fr





Objectifs

- Voir les instructions élémentaires du microprocesseur
- Comment on les réalise à l'intérieur du μP...
- Quatre phases du μP
- Trois types d'instructions
 - De rangement
 - De ranger
 De calcul
 - De branchement





Jun Jun


Au sommaire...

- Instructions (suite)
- Sous-routines
- □ INT/DMA
- Microprogrammation

D. SIMPLOT - Architecture des Ordinateu.







Instructions (7/14) Exemple d'exécution (suite)

- Phase 1 Lire l'instruction
 - PC vaut 1515
 - → Mettre PC dans MAR et donner l'ordre de lecture
 - PCout LDMAR
 - Read WaitMemory
 - Placer la valeur de MDR dans IR pour que l'instruction soit décodée
 - MDRout LDIR
 - Pb. Lors de la phase 3, on va avoir besoin de récupérer les paramètres qui sont à PC+1
 - $\bullet \ \to \text{on anticipe}$

D. SIMPLOT - Architecture des Ordinateurs





Instructions (8/14) Exemple d'exécution (suite)

- Phase 1 (suite)
 - [⋄] On profite du fait que la lecture en mémoire est lente pour incrémenter PC
 - Dès que l'on est en phase 3, PC pointe vers le premier argument
 - Nb. S'il n'y a pas d'arguments, PC pointe vers l'instruction suivante.
 - « code » réel de la phase 1 :
 - PCout LDMAR LDX
 - Read INCX LDY
 - Yout LDPC WaitMemory
 - MDRout LDIR

D. SIMPLOT - Architecture des Ordinateurs





Instructions (9/14) Exemple d'exécution (suite)

- Phase 2 décodage de l'instruction
 - Pris en charge par l'UC (unité de contrôle)
- Phase 3 exécution
 - Deux sous-phases :
 - 3.1 Récupérer les arguments éventuellement
 - 3.2 Exécution
 - → 3.1 lecture argument + incrémentation PC
 - PCout LDMAR LDX
 - Read INCX LDY
 - Yout LDPC WaitMemory

D. SIMPLOT - Architecture des Ordinateurs





Instructions (10/14) Exemple d'exécution (suite)

- Phase 3 (suite)
 - [↑] 3.1 lecture argument + incrémentation PC
 - PCout LDMAR LDX
 - Read INCX LDY
 - Yout LDPC WaitMemory
 - [↑] 3.2 exécuter l'instruction (ici MOV R1,4)
 - R1out LDX
 - MDRout ADD LDY
 - Yout LDR1
- Phase 4 (préparer l'instruction suivante)
 - ♠ Rien pour l'instant ☺






Instructions (11/14) Instructions de branchement

- Trois types de branchement
 - Branchements simples
 - Branchements conditionnels
 - Branchements sous-routines
- Deux types de références
 - Absolu ou relatif
 - n relatif, on ne donne pas une adresse mais un déplacement...
- Branchements simples :
 - ₼ JMP 1789 ou JP 1789
 - [⋄] C'est équivalent à un MOV dans PC












Exemple 1 En C: if (cpt == 10) cpt = 0; else cpt++; La variable cpt est soit en mémoire soit dans un registre (ici on suppose que c'est dans R3). 1515: CMP R3, 0A 1517: JNZ 1525 ; partie else 1520: MOV R3, 0 1522: JMP 1526 ; suite du programme 1525: INC R3 1526: ... D. SIMPLOT - Architecture des Ordinateurs


Exemple 2 for (i=0 ; i<15 ; i++) a[i] = a[i] + i;i est dans le registre R1, a est un tableau de bytes dont l'adresse de début est dans R2 1515: MOV R1, 00 ; initialisation boucle 1517: MOV R3, R2 1518: CMP R1, 0F : début boucle 1520: JGE 1530 1523: MOV R4, [R3] 1524: ADD R4, R1 ; a[i] = a[i] + i1525: INC R1 1526: INC R3 1527: JMP 1518 1530: ... Jun Jun D. SIMPLOT - Architecture des Ordin


Instructions (14/14) Modes d'adressage Valeur immédiate MOV R1, 3E Valeur d'un registre MOV R1, R2 Adressage direct MOV R1,[1515] Adressage indirect MOV R1,[R2] Adressage indexé MOV R1,[1515+R2]




















 Nombre de paramètres limité Par pile : Coûteux pour de petites fonctions → technique de compilation in-lining 	2	Inconvénients des deux techniques • Par registres :
Coûteux pour de petites fonctions		·
 → technique de compilation in-lining 		Coûteux pour de petites fonctions
		 → technique de compilation in-lining



Architecture des Ordinateurs

Partie II: Microprocesseur

3. Interruptions et DMA

David Simplot simplot@fil.univ-lille1.fr





Objectifs

- 1. Mémoire et entrées/sorties2. Instructions machines
- 3. Interruptions et DMA
- 4. Microprogrammation
- Gestion des interruptions ?
- Quatre phases du μP


 - 1 = Lire
 2 = Décoder
 3 = Exécuter
 Args + exécution
 4 = Préparer l'instruction suivante
 ? → interruptions




Au sommaire...

- **■** Introduction
- Interruptions matérielles
- Interruptions logicielles
- Direct Access Memory
- Exemple d'implémentation







Introduction (2/2) Déroutements: Débordement numérique Division par zéro Non-reconnaissance d'une instruction Accès à la mémoire illégale ... Interruptions matérielles Demande de données d'un périphérique Alerte provenant du matériel (batterie faible) Interruptions logicielles Appels de fonctions du système d'exploitation Fonctionne sur le même principe que les deux précédentes, mais sont générées par une instruction spécifique : INT





Interrup	otions matér	ielles (2/7)					
On introduit	un pb supplémentaire :						
Prise en	compte du niveau de la ba	tterie					
Première	→ Première méthode → scrutation active (comme pour la t°)						
debut:	mov R1, [1515]	; prise de la température					
77	cmp R1, 50	; suffisamment basse ?					
	jl stop						
	mov [1516], 1	; on met en route le					
// venti	lateur						
	jmp suite						
stop:	mov [1516], 0	; on arrête le ventilateur					
suite:	mov R1, [1414]	; niveau de la batterie					
	cmp R1, 5	; moins de 5%					
	jg debut						
	call AURG	; arrêt d'urgence					
D. SIMPLOT - Archit	ec imp debut inateurs	um. 139					





Interruptions matérielles (5/7) Suivant le μP, il peut y avoir plusieurs lignes d'interruptions n INT1, INT2, ... (généralement 2 ou 3) n 1 ou 1 Il y existe des interruptions non-masquable ♠ NMI = Non-Maskable Interruption D0..7 Les autres interruptions sont → A0..15 donc masquables R/W Ready INT1 INT2 NMI Instructions DI (disable int.) et El (enable int.) Utile pour les sections critiques et initialisations Jun 🖳 um





Interruptions logicielles

- □ Identique à une interruption matérielle, mais elle est déclenchée par une instruction :
 - ♠ INT X
 - où X est le numéro de l'interruption que l'on veut déclencher..
 - n Se réfère toujours au vecteur d'interruption (qui peut être changé dynamiquement).
- Ex. avec l'architecture wintel :
 - ♠ INT 10h : appels BIOS
 - Basic Input/Output System
 - → INT 21h : appels fonctions « système » (ici DOS)






Direct memory access (1/2)


- Avec les interruptions, on a transformé les attentes actives (e.g. par scrutation) en attente passive :
 - Le processeur peut faire une autre tache en attendant le périphérique
- Mais pour le transfert d'informations, c'est le μP qui envoie sert de passerelle entre le périphérique et la mémoire...
- Solution : DMA
 - ⊸ Accès Direct à la Mémoire
 - Direct Memory Access






Direct memory access (2/2) μΡ HOLD HOLDA R/!W, Ready Adress bus DMA 147







Exemple d'implémentation (4/7) Comment calculer d0 et d1 ⊸ Utlilisation d'un programme ad'hoc · Voir sur le site du cours • Fonction à 4 variables logiques • Pour d0 : - 5 points vrais (le reste à faux) : 2, 6, 8, 10 et 14 - d0 = (INT3.INT2 + INT1).INT0• Pour d1 :

- 3 points vrais (le reste à faux) : 4, 8 et 12

- d1 = (INT3 + INT2).INT1.INT0





simplot@brunehaut-~/ens/a/old/C/opti] ./qmc	Etape 1 : trouver les implicants premiers
Nombre de variables de votre fonction logique :	
4	***
Vos variables seront étiquetées de a3 à a0.	Liste des implicants premiers :
Name of Paragraphs and Color	*100
Nombre de lignes de la table de vérité : 16	1*00
Vous désirez faire la saisie par :	Etape 2 : recouvrement optimal
1. points vrais - le reste à faux,	Etape 2 : recouvrement optimal
2. points faux - le reste à vrai,	liste des termes à valider
3. points vrais et points faux - le reste	{ 0} 4 0100
indifférent,	{ 1} 8 1000
 points vrais et points indifférents - le reste à 	{ 2} 12 1100
faux,	4 8 12
 points faux et points indifférents - le reste à vrai. 	[0] *100X X 3
Votre choix : 1	[1] 1*00 x 3
Votre Crioix . I	suppression des lignes inutiles aucune
l.,	règle 1 : IP obligatoires [0] [1]
Nombre de points vrais : 3	terminé!
Nombre de points faux : 13	
Nombre de points indefinis : 0	
Entrez en décimal (a0=pds faible) les points vrais	f = a2!a1!a0 + a3!a1!a0
4	simplot@brunehaut-~/ens/a/old/C/opti]
8	
12	
Mode d'antimisation :	


Exemple d'implémentation (5/7)


- Problème de cette implémentation :
 - ⁴ Le périphérique peut monopoliser le CPU...
 - 1 Il faudrait mémoriser les INT au fur et à mesure qu'elles
 - ⇒ utilisation d'un buffer
- Buffer = FIFO (first in first out)

 - 1 Utilisation de registres chaînés les uns avec les autres











Architecture des Ordinateurs

Partie II: Microprocesseur

3. Interruptions et DMA (suite)

David Simplot simplot@fil.univ-lille1.fr





Au sommaire...

- Introduction
- Interruptions matérielles
- Interruptions logicielles
- Direct Access Memory
- Exemple d'implémentation

D. SIMPLOT - Architecture des Ordinateur






Objectifs

- Comment implémenter un gestionnaire d'interruption ?
- Transition vers le chapitre 4
 - Microprogrammation
- Unité de contrôle plus simple que celle d'un microprocesseur :
 - Automates,
 - → Premier pas vers la microprogrammation...

D. SIMPLOT - Architecture des Ordinateurs








Exemple d'implémentation (2/15) (1) déterminer le comportement


- Que doit faire le gestionnaire d'interruption ?
 - ⊸ Sur réception d'un signal INTx : Mémoriser dans le buffer
 - Y a-t-il une place libre ?
 - Si oui, mémoriser puis incrémenter le compteur il faut également envoyer le signal INTAx
 - Si non, rien à faire... attendre qu'une place se
 - Sur réception d'un signal INTA : Présenter le numéro d'interruption
 - Attendre que INTA repasse à zéro
 - Décaler les registres du buffer et décrémenter le compteur


D. SIMPLOT - Architecture des Ordinateurs





Exemple d'implémentation (3/15) (1) déterminer le comportement (suite) On utilise un automate : INTx et non plein Décaler le buffer Décrémenter cpt (Mémoriser INTx) INTA Envoyer INTAx Présenter numéro Incrémenter cpt Pb : si le pemprerique ne baisse pas tout de suite son INT, il sera mémorisé plusieurs fois... On ajoute un état de temporisation..




















Exemple d'implémentation (10/15) (4) Codage des états Dans notre automate, on a 6 états $_{ extstyle }\Rightarrow$ au minimum 3 bits dans le registre d'états Il faut attribuer une configuration de ces 3 bits pour chacun des états Critère : minimiser la distance (en nombre de bits différents) entre deux états reliés entre eux... 000 A 100 001 **B** 101 **F** 010 **D** 110 111 E 011 **C** Jun Jun D. SIMPLOT - Architecture des Ordinateurs







Exemple d'implémentation (13/15) (5) Gestion des transitions (suite) Etat Q2..0 INTA Full INTx état suivant 0 B 001 E 111 0 0 E 111 A 000 0 A 000 В C 011 011 С D 010 E 111 D 010 Ε F 101 E 111 F 101

Exemple d'implémentation (14/15) (5) Gestion des transitions (suite)

Etat	Q20	INTA	Full	INTx	état suivant	JK2	JK1	JK0
Α	000	*	0	1	B 001	0*	0*	1*
		1	1	*	E 111	1*	1*	1*
		1	0	0	E 111	1*	1*	1*
		0	1	*	A 000	0*	0*	0*
		0	0	0	A 000	0*	0*	0*
В	001	*	*	*	C 011	0*	1*	0*
С	011	0	*	*	D 010	0*	*0	*1
		1	*	*	E 111	1*	*0	*0
D	010	*	*	*	A 000	0*	*1	0*
Е	111	0	*	*	F 101	*0	*1	*0
		1	*	*	E 111	*0	*0	*0
F	101	*	*	*	A 000	*1	0*	1751
D. SIMPL	D. SIMPLOT - Architecture des Ordinateurs							

Exemple d'implémentation (15/15) (6) Génération des signaux

Pour chaque état, on regarde les signaux générés

D. SIMPLOT - Architecture des Ordinateu



Eta	Q2	Z	LD	EIN	LDCP	INT/!DE	EDec	Stor	Shif
t	0	D	R	Т	Т	С	0	е	t
Α	000	0	*	1	0	*	0	0	0
В	001	0	1	1	0	1	0	1	0
С	011	0	0	1	1	1	1	0	0
D	010	0	*	1	0	*	0	0	0
Е	111	1	*	1	0	0	0	0	0
F	101	0	*	0	1	0	0	0	1

Conclusion	
Conclusion	
■ La méthode d'implémentation « câblée » des	
automates est propre aux µP de type RISC :	
RISC = Reduced Instruction Set Computer	
• E.g. PowerPC, MIPS,	
Le format des instructions est uniforme et on peut facilement « tirer » des câbles à partir du registre IR	
La plupart des instructions se font en un cycle et sont donc	_
facilement représentable sous forme d'automates Pour les CISC	
Complex Instruction Set Computer	
E.g. Pentium x86, Motorolla 68xxx,	
Automate monstrueux ⇒ il faut une autre méthode	
D. SIMPLOT - Architecture des Ordinateurs	
	·
	1
	-
179	
D. SIMPLOT - Architecture des Ordinateurs	
D. SIMPLOT - Architecture des Ordinateurs	

Architecture des Ordinateurs

Partie II: Microprocesseur

4. Unité de contrôle et Microprogrammation

David Simplot simplot@fil.univ-lille1.fr



+ complexe ???





Objectifs □ Comment sont réalisées les Unités de Contrôle dans les microprocesseurs ? • Architecture simple (e.g. type RISC) • ⇒ implémentation câblée • Automate | NITA | Supplémentation simplémentation câblée | LIDEPT | L

Jun Jun

Au sommaire... Microprogrammation verticale Microprogrammation horizontale Améliorations des performances

Microprogrammation « verticale » (1/3) Avec une implémentation câblée de type automate, on avait : Stimuli Signaux de controle D. SIMPLOT - Architecture des Ordinateurs






Microprogrammation « horizontale » (1/7) L'idée est de faire la même chose avec les signaux de contrôle générés à partir de l'état... On dispose d'une mémoire de micro-instructions L'état de l'automate est l'adresse du microprogramme à exécuter On parle de pointeur de microprogramme et non plus d'état de l'automate

Microprogrammation « horizontale » (2/7) Dans un microprocesseur, la plupart des chemins des chemins dans l'automate sont des séquences Le seul choix est fait lors du décodage de l'instruction (phase 2) 1. Lire 2. Décoder 3. Exécuter 4. Préparer

(in



Microprogrammation « horizontale »

Chaque ligne de la mémoire de microprogramme est une micro-instruction

- Directement reliée aux transistors générant les signaux de contrôle
- Implicitement, la micro-instruction suivante est à l'adresse suivante
- On a une colonne particulière pour dire que c'est au décodeur d'instruction de générer l'adresse de la microinstruction suivante





Microprogrammation « horizontale »

- Les séquences de micro-instructions sont celles que l'on a vu dans le chapitre 2 :
 - n Phase 1:
 - PCout LDMAR LDX
 - Read INCX LDY
 - Yout LDPC WaitMemory
 - MDRout LDIR
 - Phase 2:
 - Mettre dans le pointeur de micro-programme l'@ de la séquence correspondant à l'instruction





Microprogrammation « horizontale » (6/7)

Microprogrammation « horizontale » (7/7) Phase 3: (exemple pour MOV R1, AA) 3.1 lecture argument + incrémentation PC PCout – LDMAR – LDX Read – INCX – LDY Yout – LDPC - WaitMemory 3.2 exécuter l'instruction R1out – LDX MDRout – ADD – LDY Yout – LDR1

Améliorations des performances (1/15) Mesure des performances Performance = vitesse de traitement Temps/tâche = instructions/tâche x cycles/instruction x temps/cycle

Améliorations des performances (2/15) Mesure des performances (suite) Temps/tâche=instructions/tâchexcycles/instructionxtemps/cycle Instructions/tâche Dépend: Du jeu d'instructions (RISC/CISC) Algorithme pour réaliser la tâche Niveau d'optimisation du compilateur Cycles/instruction Dépend: De la complexité des instructions utilisées (RISC/CISC) Optimisation du compilateur (choix des instructions)

Améliorations des performances (3/15) Mesure des performances (suite) Temps/tâche=instructions/tâchexcycles/instructionxtemps/cycle

- Temps/cycle
 - numbre de la fréquence de l'horloge
 - Dépend :
 - Complexité de l'architecture
 - Technologie





Améliorations des performances (4/15) Philosophies CISC/RISC

- CISC
 - → Jeu d'instructions avec un grand nombre d'instructions
 - E.g. instructions MMX
 - de nombreux modes d'adressage
 - E.g. adressages indexés... la plupart des instructions peuvent adresser la mémoire
 - ⋄ Soucis de compatibilité avec les générations précédentes
 - « compatibilité ascendante »
- RISC (début des années 80 CRAY/IBM)
 - Jeu d'instructions limité dans le but de minimiser le temps d'exécution
 - E.g. seuls les instructions LOAD et STORE adressent la

D. SIMPLOT - Architecture des Ordinateurs





Améliorations des performances (5/15) Philosophies CISC/RISC (suite)

Caractéristique	RISC	CISC	
Nbre d'instructions		<100	>200
Nbre de modes d'adressage	1 à 2	5 à 20	
Nbre de format d'instructions	1 à 2	3+	
Nbre cycles/instructions		~1	3 à 10
Accès à la mémoire	load/store	~ toutes	
Nbre registres	32+	2 à 16	
Réalisation µP		câblé	μ-pgm
Logique pour décodage	10%	50%	
D. SIMPLOT - Architecture des Ordinateurs	Courte	sy René Cheveno	198 e/CNAM

Améliorations des performances (6/15) Convergence RISC/CISC

- Convergence des performances CISC/RISC
 - La plupart des technologies RISC sont reprises dans les architectures CISC
- □ Certains microprocesseurs CISC (e.g. Pentium II+) traduisent les instructions en suite de microinstructions et fonctionnent comme un processeur RISC sur ces micro-instructions
 - Implémentation câblée





Améliorations des performances (7/15) Parallélisation des micro-instructions

- Dans l'écriture des séquences de micro-instructions correspondant à une instructions
 - On a mis en // différentes micro-instructions
- En prenant plusieurs instructions d'un coup (typiquement 3 ou 4), on peut paralléliser les différentes micro-instructions
 - Pb. Des branchements peuvent intervenir et rendre faux les opérations déjà exécuter
 - → anticipation de branchement (branchement prédictifs)
 - ightharpoonup
 ightharpoonup il faut pouvoir annuler une opération
 - « Out of Order »





Améliorations des performances (8/15) Parallélisation des micro-instructions (suite)


- Out of Order
 - Vient des CPU « super-scalaires »
 - 1: Add r1, r2 -> r8 2: Sub r8, r3 -> r3
 - 3: Add r4, r5 -> r8
 - 4: Sub r8, r6 -> r6
 - 1 Les instructions 1 et 3 peuvent être exécutées en parallèle si r8 est renommé


Add r1, r2 -> r8 | Add r4, r5 -> r9 Sub r8, r3 -> r3 | sub r9, r6 -> r6





Améliorations des performances (9/15) Parallélisation des micro-instructions (suite)							
■ Technique RISC : « pipe-line »							
Microprocesseur en étage (travail à la chaîne)							
\rightarrow	Etage 1	Etage 2	Etage 3	Etage 4	[.		
instr 1	-	-	-	-			
Instr 2	Instr 1	-	-	-			
Instr 3	Instr 2	Instr 1	-	-	Temps		
Instr 4	Instr 3	Instr 2	Instr 1	-			
Instr 5	Instr 4	Instr 3	Instr 2	Instr 1	202		
D. SIMPLOT - Architecture des Ordinateurs							





Améliorations des performances (12/15) Architecture IA-64

- Accord entre Intel et HP pour mettre au point une architecture 64 bits haut de gamme
- □ IA-32 + HP PA ⇒ IA-64 (Itanium)
- Architecture « CISC » ?
 - Multi-étages (une dizaine)
 - [♠] Compatible IA-32 avec génération de micro-code parallélisé à la volée (RISC)
 - Défauts de l'IA-32 : nbre de registres limité + calcul flottant lents + capacité mémoire limitée à 4 Go ©
 - ◆ Mode IA-64
 - EPIC : Explicitly Parallel Instruction Computing

D. SIMPLOT - Architecture des Ordinateurs





Améliorations des performances (13/15) Architecture IA-64 (suite)

- Techniques utilisées :
 - Parallélisation des instructions
 - Anticipation de branchements
 - Ne pas briser le pipe-line et les instructions en cours
 - Prédiction des chargements
 - Les chargements en mémoire sont très pénalisants et le sont de plus en plus avec l'accélération des μP
- Nombreux registres 64 bits (128 !)
- Les instructions sont regroupées en paquets (bundle) de 3 instructions (certains disent de 1 à 9+?)
 - Descripteur permettant d'anticiper et vérifier que les chargements ont été fait (prédiction des chargements) ainsi que tester s'il faut exécuter le bloc (anticipation des branchement)

D. SIMPLOT - Architecture des Ordinateurs






Améliorations des performances (14/15) Architecture IA-64 (suite)

■ 10 étages de l'itanium :









Conclusion On a vu: Architecture interne d'un microprocesseur Les chemins de données La mémoire La gestion des périphériques avec les interruptions et les DMA Les optimisations possibles Reste à voir: Liens entre matériel et logiciel (Partie III) Système d'exploitation, génération de code,... Gestion de la mémoire, des entrées/sorties (Partie IV)



Architecture des Ordinateurs

Partie III : Liens avec le système d'exploitation 1. Modèles d'exécution

David Simplot simplot@fil.univ-lille1.fr





Objectifs

- □ Faire le lien entre le matériel et ce que vous faîtes « au-dessus »
 - Système d'exploitation
 - ◆ Modèle d'exécution
 - Langage natif
 - Machine virtuelle
 - ◆ Compilateurs
 - Outils d'aide à la conception et de mise au point





Au sommaire...

- Rôle d'un système d'exploitation
- □ Chaîne de compilation
- Machines virtuelles





Rôle d'un Système d'Exploitation (1/3)

- Système d'Exploitation = Operating System
- Présenter au programmes une abstraction du matériel
 - Piloter un périphérique = très compliqué
 - Pilote = Driver
 - ¬ ⇒ le système d'exploitation propose une HAL
 - Hardware Abstraction Layer
 - Ex. fichiers, objets
- □ L'interface entre le système d'exploitation et les programmes étendues » fournies par le système d'exploitation
 - Appels système

D. SIMPLOT - Architecture des Ordinateurs





Rôle d'un Système d'Exploitation (2/3)

- Gestion des processus
 - Multi-tâches
 - Préemptif, non préemptif
 - Ordonnanceur de processus
 - Partage des ressources
 - → Communications inter-processus
- Les entrées/sorties (Voir Partie IV)
 - Interruptions, DMA
 - « Bufferisation » des E/S
- ☐ Gestion de la mémoire (Voir Partie IV)
- Système de fichiers

D. SIMPLOT - Architecture des Ordinateurs





Rôle d'un Système d'Exploitation (3/3)

- Chargement d'applications
 - Passer de l'état « fichier exécutable » à l'état « programme qui s'exécute » ©
 - Le fichier contient une suite d'octets correspondant au programme en langage machine ainsi qu'aux données
 - En plus, on a des informations sur le programme
 - L'adresse de début du programme
 - La mémoire nécessaire
 - Les bibliothèques dynamiques utilisées
 - [⋄] C'est le rôle du système d'exploitation d'effectuer le
 - Copie du « code » en mémoire + liens + exécution







D. SIMPLOT - Architecture des **Ordinateurs**

Chaîne de Compilation (1/14) Programme écrit en langage de « haut niveau » Fortran, Pascal, Ada, Cobol, C, C++... Transformer le « programme source » en « fichier exécutable », c'est le rôle de la compilation. On distingue deux phases: Compilation Edition de liens

Jun Jun





Chaîne de Compilation (4/14) Niveaux de compatibilité (suite)

- Compatibilité source
 - Respect de l'API proposée
 - Repose généralement sur des normes
 - Ex. ANSI, POSIX, X-OPEN
 - Le portage d'un programme implique la recompilation des
 - → Pb. de propriété industrielle
 - Open Source





Chaîne de Compilation (5/14) Niveaux de compatibilité (suite)

- Compatibilité binaire niveau application
 - Programme sous forme de « binaires »
 - Programmes compilés dans un environnement déterminé sous forme chargeable
 - Plate-forme proposant l'interface ABI utilisée
 - Pb. pour les nouvelles architecture :
 - · Coût de développement
 - ⇒ compatibilité binaire ascendante des plate-formes (matériel et logiciel)
 - Compatibilité binaire :
 - Architecture du processeur
 - Convention d'adressage et de communication (OS)
 - Interface avec l'OS et les bibliothèques (.so ou DLL)
 - Conventions de représentation des données (taille, LE
 221
 221
 221

D. SIMPLOT - Architecture des Ordinateurs





Chaîne de Compilation (6/14) Niveaux de compatibilité (suite)

- Compatibilité binaire niveau OS
 - Portabilité des != OS sur != plateformes
 - On travaille sur l'interface OS/matériel
 - HAL = Hardware Abstraction Layer





Chaîne de Compilation (7/14) Exemple GNU Chaîne de compilation du projet GNU Le projet GNU a été lancé en 1984 afin de développer un système d'exploitation complet, semblable à Unix et qui soit un logiciel libre: le système GNU. (« GNU » est l'acronyme récursif the « GNU's Not Unix »; on le prononce « gnou » avec un G audible)


Des variantes du système d'exploitation GNU, basées sur le noyau « Linux », sont utilisées largement à présent; bien que ces systèmes soient communément appelés par le terme « Linux », ils le seraient plus exactement par « GNU/Linux ».

D. SIMPLOT - Architecture des Ordinateurs





Chaîne de Compilation (8/14) Exemple GNU (suite)



Chaîne de Compilation (9/14) Exemple GNU (suite)

Exemple GNU (suite)

Programme C très très simple:
#define MAX 2

int main(void)
{
 int a = MAX;
 a = a + 2;
 return 0;
}

Chaîne de Compilation (10/14) Exemple GNU (suite) Première étage : préprocesseur # 3 "ex.c" int main(void) { int a = 2; a = a + 2; return 0; } D. SIMPLOT - Architecture des Ordinateurs


Chaîne de Compilation (11/14) Exemple GNU (suite) Deuxième étape : génération de l'assembleur .file .file "ex.c" .version "01.01" ${\tt gcc2_compiled.:}$.text .align 16 .globl main .type main: main,@function pushl %ebp %esp, %ebp movl \$4, %esp \$2, -4(%ebp) subl movl -4(%ebp), %eax

D. SIMPLOT - Architecture des Ordinateurs


Jun Jun


Chaîne de Compilation (12/14) Exemple GNU (suite) addl \$2, (%eax) movl \$0, %eax movl \$ebp, %esp popl %ebp ret .Lfe1: .size main,.Lfe1-main .ident "GCC: (GNU) 2.96 20000731 (Linux-Mandrake 8.0 2.96-0.48mdk)"

Chaîne de Compilation (14/14) Exemple GNU (suite) Génération de l'exécutable Prendre les fichiers .0 Déterminer le point d'entrée du programme Faire les liens Edition de liens = Link On peut mettre des informations permettant de débogguer le programme









Machines Virtuelles (4/4)	
Java n'est pas le seul langage avec machine	
virtuelle : Smalltalk	
 ⋄ VisualBasic (génération de P-code) ⋄ Langages interprétés en général 	
D. SIMPLOT - Architecture des Ordinateurs 235	
Conclusion	
☐ Reste à voir les techniques de génération de code	
	-
D. SIMPLOT - Architecture des Ordinateurs 236	
227	

Architecture des Ordinateurs

Partie III : Liens avec le système d'exploitation

2. Génération de code

David Simplot simplot@fil.univ-lille1.fr





Objectifs

- Voir la génération de code ainsi que les mécanismes implicites utilisés
 - Gestion des données
 - Gestion des appels de fonctions
 - Gestion de l'allocation dynamique

D. SIMPLOT - Architecture des Ordinateur





Au sommaire...

- Schéma général d'un compilateur
- Organisation de l'espace mémoire
- Accès aux noms non locaux
- Passage de paramètres
- Techniques pour l'allocation dynamique

D. SIMPLOT - Architecture des Ordinateur





Schéma général d'un compilateur (1/8) Vision simplifiée d'un compilateur : Programme COMPILATEUR Programme cible erreurs Programme source C, C, C++, Java, ADA, Cobol, Fortran, Pascal... Programme cible Programme cible Programme « binaire » en langage machine Bytecode (type bytecode Java ou P-Code MS)




Schéma général d'un compilateur (3/8) Modèle de la compilation par analyse et synthèse Analyse = partitionner le programme et construire une représentation intermédiaire des parties Voir cours d'ASC Analyse lexicale = identifier les tokens Analyse syntaxique = déduire les structures Structure d'arbres abstraits Analyse sémantique = contrôle des types, bon utilisage des opérateurs, etc. Synthèse = contruire le programme cible désiré à partir de la représentation intermédiaire







Schéma général d'un compilateur (5/8) Rôle de la table des symboles Stocker les identificateurs utilisés dans le programme Déterminer leurs types (variables, fonctions, etc...) Pour les fonctions: le nombre et le type des arguments Déterminer leurs portées dans le programme Le code intermédiaire est généré à l'issue de la phase d'analyse sémantique







Organisation de l'espace mémoire (2/4)

- Tas
 - Sert pour l'allocation dynamique de mémoire
 - E.g. le malloc
- □ Pile
 - Sert pour l'« appel des fonctions »
 - Idem pour les invocations de méthodes en langage objet
 - A chaque appel de fonction, on se sert de cette pile pour mettre un « enregistrement d'activation »
 - Aussi appelé « frame »





Organisation de l'espace mémoire (3/4)

Exemple d'enregistrement d'activation :



- Appelant : PC lors de l'appel à la sous-routine (CALL/JSR)
- · Appelé : sauvegarde des registres

D. SIMPLOT - Architecture des Ordinateurs





Organisation de l'espace mémoire (4/4)

- La taille de chacun des champs « données »
 - Aussi bien données locales, paramètres que valeur de
- dépend de la représentation en mémoire des types du langage de haut-niveau
- L'accès aux variables locales et au paramètres passent donc par la pile (par le frame).
- Problème :
 - La taille du programme est limité ⇒ on majore la taille du tas et de la pile ⇒ gaspillage d'espace mémoire dans la plupart des cas
 - Solution : chaînage de pile et de tas...





Accès aux noms non locaux (1/3) Pariables globales ou variables de classes Adresse connue à la compilation ou on a un « adresseur » qui connaît l'adresse de réification de la classe Variables de bloc int main() { int a=0; int b=3; { float b=1.5; ... } Bloc 1 } Bloc 0

Accès aux noms non locaux (2/3)	
■ On renomme les variables	
int main() int main()	
{	
int a=0; int a=0;	
int b=3; int b0=3;	
{	
float b=1.5; float b1=1.5;	
}	
}	
D. SIMPLOT - Architecture des Ordinateurs 254	

Accès aux noms non locaux (3/3) ■ C'est à la charge de l'optimiseur de déterminer la durée de vie des variables et de réutiliser l'espace mémoire si possible D. SIMPLOT - Architecture des Ordinateurs

Passage de paramètres (1/7) Passage par valeur Ce qui est mis dans le frame, c'est une copie de la valeur de l'argument Passage par référence On met dans le frame l'adresse de l'argument Il s'agit d'un pointeur Cette adresse pointe sur une données accessible par la fonction appelante Passage par donnée-résultat Mixe des deux précédents On donne un pointeur et un peut éventuellement utiliser la valeur stockée à l'adresse passée en paramètre


Jun 🖳 um

Passage de paramètres (2/7) Exemple void swap(int *a, int *b) int min(int a, int b) int tmp; if (a<b) tmp = *a;return a; *a = *b return b; *b = *a;main() void tri(int *a, int *b) int x=7, y=5, z; if (*a > *b) swap(a, b) z=min(x, 3);tri(&x, &y); Jun Jun

Passage de paramètres (3/7) Exemple (suite) ■ Function main ; arg1 tmp1 ← 3 .return none .param .locals push tmp1 call min ; arg2 $sp \leftarrow sp - 8$ pop tmp1 $z \leftarrow tmp1$ x int ; retour z int .temp $tmp1 \leftarrow @x$ tmp1 db 4 dup(?) push tmp1 .code tmp1 ← @y push tmp1 $y \leftarrow 5$ sp \leftarrow sp + 4; réservation call tri end function ; fin main ; retour Jun Jun

Passage de paramètres (4/7) Exemple (suite) ■ Function min cmp tmp1, tmp2 .return int jb min_suite .param $return \leftarrow tmp1$; retour a int jmp min_fin b int min_suite: .locals return ← tmp2 ; retour .temp min_fin: tmp1 int end function ; fin \min tmp2 int .code tmp1 ← a tmp2 ← b Jun Jun D. SIMPLOT - Architecture des Ordinateurs





Passage de paramètres (7/7) Exemple (suite)

> Exécution de la fonction swap

D. SIMPLOT - Architecture des Ordinateur



Techniques pour l'allocation dynamique

- But : construire des données/objets persistant à la destruction du contexte d'une fonction
- Il s'agit de « gérer » le tas
- Implémentation « bitmap »
- Implémentation par « chaînage » des emplacements libres
 - ⋄ On regroupe par « slots » d'une taille fixée
 - n Chaîne les emplacements vides

D. SIMPLOT - Architecture des Ordinateur





Conclusion

- Optimisation du code intermédiaire
 - Durée de vie des variables
- Génération de code natif
 - Encore une phase d'optimisation
 - Pour utiliser les instructions les moins coûteuses du microprocesseur
 - À chaque instruction, on peut attribuer un coût qui est le nombre de cycles nécessaire pour faire l'instructions
 - De plus en plus difficile avec les processeurs optimisants
 - Réécriture avec des règles de traductions des instructions du code intermédiaire
 - ◆ Cross-compilateur ?

D. SIMPLOT - Architecture des Ordinateurs



