Aluno: TARLISON SANDER LIMA BRITO


MATRICULA: 2017013008

Questão 1 - FlipFlopD e FlipFlopJK FlipFlopD.vhd **66** (7 | ∰ ∰ | № № 10 | 0 **S** | 267 | € LIBRARY IEEE: USE IEEE STD_LOGIC_1164 ALL; **□ENTITY** FlipFlopD IS 6 7 PORT(ᆸ CLK, ENTRADA : IN STD_LOGIC; 8 SAIDA : OUT STD_LOGIC 9 10 END FlipFlopD; 11 12 13 14 15 ☐ ARCHITECTURE BEHAVIOR OF FlipFlopD IS 16 BEGIN SAIDA <= ENTRADA WHEN CLK = '1'; 17 18 19 20 LEND BEHAVIOR;


A porta ENTRADA recebe o bit e SAIDA a saida desse bit o valor dentrada dependendo do CLK se estiver ativo ou não.

O FlipFlop do tipo D transfere o bit da entrada para a saída somente quando há um pulso de clock então o WHEN CLK = '1'.

RTL Viewer:



WaveForm:



Como foi dito o dado de entrada é salvo para saída apenas se ouver o CLK igual a '1' quando a borda está baixa o valor não será 'salvo' podemos observar isso quanto tempo borda baixa na ENTRADA e borda alta na CLK e temos a saída borda baixa assim como da entrada.

FlipFlopJK ----- Código do programa:

```
4
                                      FlipFlopD.vhd
      🐽 (강 | 🏗 💷 | 🖪 🗗 🐿
                                     0 🐷 🛜 267
 1
        LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
 23
      □ENTITY FlipFlopJK IS
 4
5
6
7
8
9
      PORT ( CLOCK: IN STD_LOGIC;
J, K: IN STD_LOGIC;
            Q, QBAR: OUT STD_LOGIC
10
\overline{11}
       END FlipFlopJK;
12
13
      ☐ ARCHITECTURE BEHV OF FlipFlopJK IS
14
15
            SIGNAL STATE: STD_LOGIC;
16
17
            SIGNAL INPUT: STD_LOGIC_VECTOR(1 DOWNTO 0);
18
      □ BEGIN
19
20
            INPUT <= J & K;
21
22
23
24
25
      ₽
            PROCESS(CLOCK) IS
                IF (RISING_EDGE(CLOCK)) THEN
      \perp
                    CASE (INPUT) IS

WHEN "11" => STATE <= NOT (STATE);


WHEN "10" => STATE <= '1';

WHEN "01" => STATE <= '0';
26
27
28
29
30
                         WHEN OTHERS => NULL;
31
                    END CASE;
32
                END IF;
33
34
            END PROCESS;
35
36
            Q <= STATE;
37
38
            QBAR <= NOT STATE;
       LEND BEHV;
39
40
```


Temos o J e o K como entradas para o FlipFlop do tipo JK que serão analisados juntos e dependendo do valor que possuem a saida será Q ou QBAR. Seguindo a 'tabela verdade' desse tipo de registrador(mostrada abaixo) é que é feito a análise.

J	Κ	Q		
1	1	Õ		
1	0	1		
0	1	0		
0	0	Q		

RTL Viewer:



WaveForm:




Seguindo a tabela de verdade do registrador podemos observar que está condizente já que por exemplo com J e K iguais a 1 e o CLOCK igual a 1 temos Q igual a 0 e QBAR igual a 1.

```
×
                                                                Multiplexador4x1.vhd
      66 (7 | ∰ ∰ | № № № | 0 🐷 | 🛂 | 267 🗏
         LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
       □ENTITY Multiplexador4x1 IS
6
7
8
9
              SIGNAL A,B,C,D,S: IN BIT_VECTOR(0 TO 1);
              SIGNAL SAIDA: OUT BIT_VECTOR(0 TO 1)
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
         END Multiplexador4x1:
       □ ARCHITECTURE Multiplexador4x1 OF Multiplexador4x1 IS □ BEGIN
              PROCESS (A,B,C,D,S)
BEGIN
       ⋴
                       CASE S IS
                                          => SATDA <= A:
                            WHEN "00" => SAIDA <= A;
WHEN "01" => SAIDA <= B;
WHEN "10" => SAIDA <= C;
WHEN "11" => SAIDA <= D;
                       END CASE:
              END PROCESS;
          END Multiplexador4x1;
```

As portas de entrada A,B,C,D são os valores que entraram no multiplexador e a entrada S será o seletor para decidir se será A,B,C, ou D que irá sair em SAIDA. O código funciona com um CASE, usando o S (seletor) para definir que valor sera a SAIDA, então caso o valor de S seja '00' a saída será o valor de A, caso S seja '01' a saída será o valor de B, caso S seja '10' a saida será o valor de C, caso S seja '11' a saida será o valor de D, assim fazendo com que o multiplexador funcione.

RTL Viewer:



WaveForm:

Como podemos ver a WaveForm comprova o funcionamento do multiplexador, quando o S (seletor) assume o valor de '01' a SAIDA tem que ser o valor de B e B tem o

	Name	Namo	Value at	340.0 ns	350.0 ns				
		0 ps							
.4	>	A	B 01	00	10	1			
.4	>	В	B 01	10	11	00			
.4"	>	С	B 10	00	10	11			
.4	>	D	B11	00	01	00			
.4"	>	S	B 01	01	11	00			
₹		SAIDA	B 01	10	01	11			

valor de '10' e a SAIDA também, assim como na linha ao lado em que S possui o valor de '11' a SAIDA foi o valor de D que é '01'.

Questão 3 - Porta Lógica XOR: Código do programa:


```
450-
                                                                                  QXor.vhd
🗐 😝 😚 📅 🟥 📳 🖪 🗗 🐿 🕦 🕦 🐷 🛂 🚟
        DENTITY QXor is
PORT (
A, B: IN STD_LOGIC_VECTOR(15 DOWNTO 0);
RESULTADO: OUT STD_LOGIC_VECTOR(15 DOWNTO 0)
);
END QXor;
           LIBRARY ieee;
USE ieee.std_logic_1164.all;
  6
  8
10
        ARCHITECTURE QXor of QXor is
11
COMPONENT QANd is
                PORT(
    E1, E2 : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
    S1 : OUT STD_LOGIC_VECTOR(15 DOWNTO 0) );
END COMPONENT;
        1-1-00
                COMPONENT QOr is
                PORT(
                      A, B : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
S : OUT STD_LOGIC_VECTOR(15 DOWNTO 0) );
           END COMPONENT:
        COMPONENT QNot is
        | DORT( | NORMAL: IN STD_LOGIC_VECTOR(15 DOWNTO 0); | NEGADO : OUT STD_LOGIC_VECTOR(15 DOWNTO 0)
           SIGNAL A_NEGADO, B_NEGADO, R1, R2: STD_LOGIC_VECTOR(15 DOWNTO 0);
           BEGIN
                G1: QNOT PORT MAP(A,A_NEGADO);
G2: QNOT PORT MAP(B,B_NEGADO);
G3: QAND PORT MAP(A_NEGADO,B,R1);
G4: QAND PORT MAP(A,B_NEGADO,R2);
G5: QOT PORT MAP(R1,R2,RESULTADO);
41
42
43
44
```

END QXOR;


<

As entradas A e B são os valores em que serão realizados a operação XOR e a RESULTADO será a saída dessa operação, uso os componentes QAnd, QOr e QNot que serão usados com o port map para efetuar as operações, em que primeiro é feito a negação do valor de entrada A com o componente QNot e esse resultado é mandado para o Signal criado chamado A_NEGADO e então B é negado usando a mesma operação e mandando o seu resultado para o Signal B_NEGADO e assim continuando é feito a operação AND com o A_NEGADO e o valor de B e depois A com o valor de B_NEGADO e isso será salvo, respectivamente, em R1,R2 e esses resultados serão usados para efetuar o OR com o componente QOr e mandando esse resultado para RESULTADO. Tudo isso foi feito para que a operação do XOR acontecesse que é (¬A * B) + (A * ¬B).

RTL Viewer:



WaveForm:




Como podemos ver o resultado sai como esperado seguindo a lógica de tabela verdade da porta XOR, já que o que é 'igual a saída é 0 e o que é diferente a saída é 1' e podemos ver isso na WaveForm apesar de ser um vetor de 16 bits é comparado bit com bit e assim temos 0 com 0 e 1 com 1 saindo 1 e 1 com 1 e 0 com 0 saindo 0.

Questão 4: Somador + 4: Código do programa:


```
QXor.vhd
                                                                                Compilation Report - LabVhdl
     🔲 🗗 🏗 📳 🖪 🙌
 P
       LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;
USE ieee.std_logic_arith.all;
 1
 3
 4
 5
 6
     □ENTITY SomadorMais4 is
      PORT
 78
      ڧ(
 9
           ENTRADA : IN STD_LOGIC_VECTOR (15 DOWNTO 0);
           SAIDA : OUT STD_LOGIC_VECTOR(15 DOWNTO 0)
10
11
       -):
12
       END SomadorMais4:
13
     ☐ARCHITECTURE SomadorMais4 OF SomadorMais4 IS
14
15
16
     BEGIN
17
               SAIDA <= ENTRADA + "0000000000000100";
18
19
20
21
       END SomadorMais4;
```

No código temos a ENTRADA que será o valor que será somado mais 4 e SAIDA que será o resultado da entrada mais o valor 4. Nó código é recebido o valor e somado mais 4 (em binário de 16 bits já que a entrada é um vetor de 16 bits) e esse resultado é mandado para a porta SAIDA.

RTL Viewer:



WaveForm:



Como Podemos ver na WaveForm acontece a soma de mais 4 em cada valor em que a Entrada assume, como 000000000000000 gera a saida 000000000000100 e 000000000000001 gera a saida 00000000000101 e assim sucessivamente.

MemoriaROM16bits vhd


Questão 5 - Memória ROM Código do Programa:


MemoriaRAM16bits.vhd

```
Compilation Report - LabVhdl
  🔲 🗗 🏗 📳 🖪 🗗 🚹 🖟 🐚 🖫 📝 🚉 🗐
   library ieee;
use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
  □Entity MemoriaROM16bits is
    Port
  Ė
8
      adress: in unsigned(4 downto 0);
9
      enable: in std_logic;
10
      saida: out unsigned(15 downto 0)
11
12
   End MemoriaROM16bits;
13
14
15
16
  □Architecture behavior of MemoriaROM16bits is
    Type pattern is array (Natural Range ♦) of unsigned(15 downto 0);
17
18
     constant data : pattern (0 to 31):=
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
  Ė
   BEGIN
      saida <= data(to_integer(adress)) when enable='0' else (Others=>'Z');
    End behavior:
```

A memória ROM é uma memória não volátil em que podemos armazenar os dados e manter salvo mesmo quando sem energia. Temos as portas de entrada que serão o endereço do arquivo que será lido a porta ADRESS e temo o ENABLE que irá efetuar a leitura quando ativado e a SAIDA que será a saida do dado que foi pedido para ser lido pelo endereço, o código está assim funcionando apenas para um array de 32 espaços mas para ((2^16)-1) seria o mesmo tamanho.

RTL VIEWER:





Como podemos ver o valor do endereço retorna o valor já , lido, acessado na memória ROM em 00000,00001 e até o fim cada endereço acessa seu respectivo valor na memória.

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
       USE IEEE.NUMERIC_STD.ALL;
 4
     □ENTITY MemoriaRAM16bits IS
 6
         ENTRADA : IN UNSIGNED (15 DOWNTO 0);
          SAIDA : OUT UNSIGNED (15 DOWNTO 0);
ENDERECO : IN UNSIGNED (7 DOWNTO 0);
10
          ESCRITA, FUNCIONANDO : IN STD_LOGIC);
11
      END MemoriaRAM16bits:
12
13
14
     □ ARCHITECTURE BEHAVIOR OF MemoriaRAM16bits IS
15
16
17
          TYPE ARRANJO IS ARRAY (0 TO 65535) OF UNSIGNED (15 DOWNTO 0);
          SIGNAL MEMORIA: ARRANJO:
18
     BEGIN
19
20
21
          PROCESS(FUNCIONANDO, ENDERECO)
     BEGIN
22
23
24
25
26
27
28
29
             IF RISING_EDGE(FUNCIONANDO) THEN
     Ė
     ᆸ
                 IF ESCRITA = '0' THEN MEMORIA(TO_INTEGER(ENDERECO)) <= ENTRADA;</pre>
                    END IF;
                 END IF;
30
             END PROCESS;
31
32
          SAIDA <= MEMORIA(TO_INTEGER(ENDERECO));
33
34
35
     LEND BEHAVIOR;
```


A memória RAM é um hardware de armazenamento, ela é volátil, quando possui energia ela armazena, uma vez que a energia cessa, ela elimina os dados ali presentes, uma das funções é quando usada no computador para guardar os dados das aplicações abertas no sistema operacional como o navegador, o word, etc. Neste código a memória RAM possui 655356((2^16)-1) espaços de memória por ser de 16 bits, quando ela for ativada para leitura e escrita a saida será alterada, pois quando se escrever não vai ter saida.

As portas de ENDEREÇO, ENTRADA são usadas para indicar o endereço do dado na memória e a entrada é o valor que será colocado na memória.


As portas de escrita e funcionando são flags para mostrar que está funcionando a escrita na memória RAM. O vetor da memória é criado e se a flag da escrita estiver funcionando ou seja = 1 dentro do rising_edge da flag funcionando então a MEMÓRIA na posição dada pelo ENDEREÇOreceber o dado de ENTRADA e no fim o dado de SAIDA recebe o valor que está na MEMORIA na posição do ENDEREÇO.

RTL Viewer:

4



WaveForm:




Como na waveform representa só vai ter saida quando se for fazer leitura de arquivos mostrando isso temos a ENTRADA :000000000000000, LEITURA = 1, ESCRITA = 0, SAIDA = 00000111000000000


Questão 7 Banco de Registradores 16 bits: Código do programa:

```
-
                                   BancodeRegistradores.vhd
banco
             de
               library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
registra
          3
               use IEEE.STD_LOGIC_UNSIGNED.ALL;
dores
          4
                use IEEE.NUMERIC_STD.ALL;
recebe
             □ENTITY BancodeRegistradores IS
          6
3
                   PORT(
                         INSTR2,INSTR3, INSTRD : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
WRITEFLAG: IN STD_LOGIC;
          8
endere
          9
                          WRITEBACKDATA: IN STD_LOGIC_VECTOR(15 DOWNTO 0);
ÇOS
        10
        11
                          OUTREG1,OUTREG2 : OUT STD_LOGIC_VECTOR(15 DOWNTO 0)
indican
        12
        13
               END BancodeRegistradores;
do o
        14
        15
             □ARCHITECTURE BEHAVIOR OF BancodeRegistradores IS
endere
        16
ço dos
                   TYPE BANK IS ARRAY(0 TO 15) OF STD_LOGIC_VECTOR(15 DOWNTO 0);
        17
        18
                   SIGNAL BANKREG : BANK;
3
        19
        20
21
22
             registra
                      BEGIN
                         OUTREG1 <= BANKREG( TO_INTEGER(UNSIGNED(INSTR2)));
OUTREG2 <= BANKREG( TO_INTEGER(UNSIGNED(INSTR3)));
dores
                          PROCESS(WRITEFLAG)
        23
              que
        24
                             BEGIN
                                IF WRITEFLAG = '1' THEN
              ᆸ
        25
serão
         26
                                   BANKREG(TO_INTEGER( UNSIGNED(INSTRD))) <= WRITEBACKDATA;
usado,
        27
                                END IF;
        28
                          END PROCESS;
e as
        29
               END BEHAVIOR:
portas
para
isso
são
```

INSTR2,INSTR3 E INSTRD que irão ser esses endereços. a WRITEFLAG será a flag ativada pela unidade de controle para dizer se é preciso escrever no registrador de destino ou não, WRITEBACKDATA será os dados que vem da memória de dados para escrever no registrador de destino e OUTREG1 E OUTREG2 serão os valores dos registradores que sairão para a unidade de controle que serão identificados pelo INSTR2 e INSTR3. Seguindo a ordem do código primeiro temos o BANK que será onde estará os registradores e o Signal BANK que será usado para acessar o BANK (uma 'instaciação') os valores OUTREG1 e OUTREG2 recebem o os valores respectivos do INSTR2 e INSTR3 acessando o vetor do BANKREG com esses endereços, depois é feito uma análise se a flag WRITEFLAG está ativada para caso esteja ativada o dado que veio no WRITEBACK é mandado para onde está o INSTRD no vetor BANK salvando assim o valor nele.

RTL Viewer:





WaveForm:


Como podemos ver na WaveForm o retorno dos dois registradores é 000000000 isso acontece porque ainda não possuem valores dentro dos registradores (o que é certo pois ainda não foi setado nenhum valor para eles e o retorno tem que ser realmente 'vazio').

Questão 8 - Somador de 16 bits

```
Somadorde16bits.vhd
    🛗 🗗 🏥 💷 🛚
      LIBRARY ieee;
      USE ieee.std_logic_1164.all;
 3
      USE ieee.numeric_std.all;
 4
      USE ieee.std_logic_unsigned.all;
 5
 6
7
    ENTITY Somadorde16bits IS
         PORT(
    8
            ENTRADA1, ENTRADA2 : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
 9
            SAIDA: OUT STD_LOGIC_VECTOR(15 DOWNTO 0)
10
11
      END Somadorde16bits;
12
13
    □ARCHITECTURE BEHAVIOR OF Somadorde16bits IS
14
15
    BEGIN
16
17
            SAIDA <= ENTRADA1 + ENTRADA2;
18
19
      END ARCHITECTURE;
20
21
22
```


O somador de 16 bits funciona para somar dois valores de 16 bits na ULA. O código funciona com duas portas de entrada que são ENTRADA1, ENTRADA2 e SAIDA (porta de saida) é simplesmente feito uma soma com ENTRADA1 + ENTRADA2 e esse resultado é recebido por SAIDA.

RTL Viewer:




WaveForm:


Como está sendo mostrado na WaveForm os dois valores de ENTRADA1 e ENTRADA2 são somados e passados para SAIDA.



```
◍
                                                      4
               MemoriaRAM16bits.vhd
                                                                    MemoriaROM16bits
      88 (T | 🏗 🕮 | P | ET 🕦 |
 1
        LIBRARY ieee; USE ieee.std_logic_1164.all;
 2
      ENTITY UnidadedeControle IS
      PORT
 4
5
6
7
8
      ᆸ
            (entrada : in std_logic_vector (4 DOWNTO 0);
            regdest : out std_logic;
origalu : out std_logic;
            memparareg : out std_logic;
escrevereg : out std_logic;
            lemem : out std_logic;
escrevemem : out std_logic;
branch : out std_logic;
 9
10
                                                                                      Questão 9 -
11
                                                                                      Unidade de
            aluop1 : out std_logic
12
13
            aluop0 : out std_logic);
                                                                                      Controle
      LEND UnidadedeControle;

□ ARCHITECTURE behavior OF UnidadedeControle IS
14
                                                                                              Código do
15
16
      ■ BEGIN
                                                                                     programa:
17
      □abc: PROCESS (entrada)
18
            BEGIN
19
      ᆸ
                IF entrada = "00000" then --instrução tipo r
                    origalu <= '1';
mempana
20
                    21
22
23
24
                    escrevemem <= '0';
25
26
                    branch <=
27
                    aluop1 <=
28
                    aluop0 <= '0'
                                     "11001" then --instrução load
                ELSIF entrada = "
  regdest <= '0'</pre>
29
      30
                    origalu <= '1'
31
                    memparareg <= '1'
32
                    escrevereg <= '1'
lemem <= '1';
33
34
                    escrevemem <= '0';
35
36
                    branch <=
                aluop1 <= '0';
aluop0 <= '0';
ELSIF entrada = "11011" then --instrução store</pre>
37
38
39
      ፅ
40
                    regdest <= 'origalu <= '
41
42
                    memparareg <=
                    escrevereg <= '0';
lemem <= '0';
43
44
                    escrevemem <= '1';
45
```





Como podemos ver temos o teste da wave for comprovando o funcionamento da unidade de controle temos entao ENTRADA: 00000, o REGDEST = '1'; ORIGALU <= '0'; MEMPARAREG <= '0'; ESCREVEREG <= '1'; LEMEM <= '0'; ESCREVEMEM <= '0'; branch <= '0'; ALUOP1 <= '1'; ALUOP0 <= '0';


Questão 10 - ULA de 16 bits Código do programa:


```
ULA16bits.vhd
                                                                                                          BancodeRegistradores.vhd
                                                                                                                                                                                              Compilation Report - LabVhdl
                                                                                                                                                                                                                                                                                      MemoriaROM16bits vhd
         LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.numeric_std.all; USE ieee.std_logic_unsigned.all;
         ⊞ENTITY ULA16bits IS
         FARCHITECTURE BEHAVIOR OF ULA16bits IS
11
13
         ⊞COMPONENT QAND IS
20
         ECOMPONENT QOT IS
27
         ⊞COMPONENT QNOT IS
34
         ⊞COMPONENT QXor IS
41
         ECOMPONENT QNand IS
48
         ⊞COMPONENT ShiftDireita IS
54

<u>■COMPONENT</u> ShiftEsquerda IS

60
         ⊞COMPONENT Somadorde16bits IS
66
         ⊞COMPONENT Subtracaode16bits IS
73
74
75
         COMPONENT Multiplexador12x1 IS
                   PORT(
                   SIGNAL A,B,C,D,E,F,G,H,I,J,K,L: IN STD_LOGIC_VECTOR(15 DOWNTO 0);
76
77
                   SIGNAL SEL : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
                   SIGNAL SAIDA: OUT STD_LOGIC_VECTOR(15 DOWNTO 0)
78
79
            END COMPONENT:
80
            SIGNAL SAIDAAND, SAIDAOR, SAIDANOT, SAIDANOT2, SAIDAXOR: STD_LOGIC_VECTOR(15 DOWNTO 0);
81
             SIGNAL SAIDANAND, SAIDASLL, SAIDASLL2, SAIDASRL, SAIDASRL2: STD_LOGIC_VECTOR(15 DOWNTO 0);
82
             SIGNAL SAIDASOMA, SAIDASUBTRACAO: STD_LOGIC_VECTOR(15 DOWNTO 0);
83
             BEGIN
84
                   G1: QAND PORT MAP(DADO1, DADO2, SAIDAAND);
85
                   G2: QOr PORT MAP(DADO1, DADO2, SAIDAOR);
                   G3: QNOT PORT MAP(DADO1, SAIDANOT);
86
87
                   G4: QNOT PORT MAP (DADO2, SAIDANOT2);
                   G5: QXOr PORT MAP(DADO1, DADO2, SAIDAXOR);
88
                   G6: QNand PORT MAP (DADO1, DADO2, SAIDANAND);
89
90
                   G7: ShiftDireita PORT MAP(DADO1, SAIDASRL);
91
                   G8: ShiftDireita PORT MAP(DADO2, SAIDASRL2);
92
                   G9: ShiftEsquerda PORT MAP(DADO1, SAIDASLL);
93
                   G10: ShiftEsquerda PORT MAP(DADO2, SAIDASLL2);
94
                   G11: Somadorde16bits PORT MAP(DADO1, DADO2, SAIDASOMA);
95
                   G12: Subtracaode16bits PORT MAP (DADO1, DADO2, SAIDASUBTRACAO);
96
                   G13: Multiplexador12x1 PORT MAP(SAIDAAND, SAIDAOR, SAIDANOT, SAIDANOT, SAIDAXOR, SAIDAXOL, SAIDASLL, SAIDA
97
             END BEHAVIOR:
```

A ULA importa os componentes AND, OT, NOT, XOR, NAND, SHIFTDIREITA, SHIFTESQUERDA, SOMADORDE16BITS, SUBTRACAODE16BITS, MULTIPLEXADOR12X1, para as operações e então são usadas com PORTMAP e todas as suas saidas (do portmap) são jogadas no multiplexador de 12 x 1 e então o seletor decide qual operação será jogada para a saída.





como podemos ver o resultado depende do SEL do multiplexador para decidir qual a operação foi realizada e a manda para a para SAIDA na primera parte em que o SEL é 0000 a operação AND é realizada por isso o final 00000000000000.

Questão 11 - Extensor de sinal de 8 bits para 16 bits Código do Programa:

```
ExtensordeSinal8To16bits.vhd
                                                            Compilation Report - LabVhdl
     😚 📝 📳 📳 🌇 🙌
 再
       LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;
USE ieee.std_logic_unsigned.all;
 1 2
 3
 4
 5
     ENTITY ExtensordeSinal8To16bits IS
 6
7
           PORT(
 8
               ENTRADA : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
 9
               SAIDA : OUT STD_LOGIC_VECTOR(15 DOWNTO 0)
10
11
12
       END ExtensordeSinal8To16bits;
13
     ☐ARCHITECTURE BEHAVIOR OF ExtensordeSinal8To16bits IS
14
15
16
     BEGIN
17
               SAIDA <= ("00000000") & ENTRADA;
18
19
20
       END BEHAVIOR;
```

A ENTRADA de 8 bits é o valor que será estendido e SAIDA é o valor já estendindo o código funciona basicamente pegando o valor de 8 bits e concatenando com oito bits 00000000 e o resultado é recebido pela SAIDA, assim os valores passam a ter 16 bits.

RTL Viewer:



	None		Value at	0 ps	10.0	ns 2	0.0 ns	30.0	0 ns	40.0	ns 50.	0 ns	60.0
		Name	0 ps	0 ps									
	>	ENTRADA	B 00000000		00000000	0000001	X	00000010		00000011	00000100	00000101	
#	>	SAIDA	B 00000000	000	000000000000000	000000000000000000000000000000000000000	00	000000000000000000000000000000000000000	000	00000000000011	0000000000000100	000000000000000000000000000000000000000)1

A WaveForm mostra a extensão acontecendo já que a entrada de oito bits em todos os casos da WaveForm saem com 16 bits apos a concatenação dos 00000000.

🕥 Quartus Prime Lite Edition - C:/Lab_VHDL/LabVhdl - LabVhdl File Edit View Project Assignments Processing Tools Window Help ▼|| 🗹 🎸 🌣 🦠 🜆 || 🎔 📈 📮 || 😂 🎄 🦥 💁 || 🤜 LabVhdl 💠 🔁 🔒 🤪 👫 📝 🞹 🚫 🖳 😘 🐓 🕵 💸 🗳 💐 💐 🌪 💬 📟 📓 Files ▼ Q I 🗗 🗗 × MemoriaRAM16bits.vhd MemoriaROM16bits.vhd UnidadedeC Project Navigator P ShiftDireita.vhd LIBRARY IEEE; ShiftDireitaWaveForm.vwf USE IEEE.STD_LOGIC_1164.ALL; 3 USE IEEE.STD LOGIC UNSIGNED, ALL: Subtracaode16bits.vhd 4 Multiplexador12x1.vhd 5 **ENTITY Maquina_estados IS** 6 7 □PORT(ULA16bitsWaveForm.vwf clock, X, reset: IN STD_LOGIC;
Saida: OUT STD_LOGIC_VECTOR (1 downto 0) 8 9 -);
END Maquina_estados;
EARCHITECTURE RTL OF Maquina_estados IS
TYPE tipo_estado IS (A, B, C, D);
signal estado: tipo_estado;|
PEGIN

PEGIN

PEGIN

PEGIN ExtensordeSinal8To16bits.vhd 10 ExtensordeSinal8To16bitsWaveForm.vwf 11 BancodeRegistradores.vhd 12 13 FlipFlopD.vhd 14 15 abc FlipFlopJK.vhd 16 17 if reset = '1' then BancodeRegistradoresWaveForm.vwf 18 19 estado <= A; -FlipFlopD.vwf 20 ELSIF rising_edge(clock) THEN 21 22 FlipFlopJKWaveForm.vwf case estado is when A => if X = '1' then unidadedeControle.vhd 23 24 estado <= B; -- Saida <= "01"; Maquina estados.vhd 25 end if; 26 - ■ 1 - × 27 Tasks Compilation 28 when B => if X = '1' then 29 ڧ Task estado <= C; -- Saida <= "10"; 30 31 Compile Design end if; 32 33 ✓ Analysis & Synthesis when C => if X = '1' then 34 35 $\dot{\Box}$ Fitter (Place & Route) estado <= D; -- Saida <= "11"; 36 37 Assembler (Generate programming file) end if; 38 39 Timing Analysis 40 when D =>

41

42

43

44

45

EDA Netlist Writer

Program Device (Open Programmer)

Edit Settings


-

if X = '1' then

else

estado <= B; -- Saida <= "01";

estado <= A; -- Saida <= "00"



RTL VIEWER:

