

Arquitectura Sw-Acel v1.0 (20240430)


1. Objetivos

- OBJ1.** Descripción de la primera versión de la arquitectura
- OBJ2.** Estudio de rendimiento
- OBJ2.** Identificar cuellos de botella y posibles optimizaciones
- OBJ4.** Priorizar las tareas para la obtención de la versión v2.0

2. Arquitectura Sw-acel_v1.0 (T6.2)

La primera versión de la arquitectura incluye 3 pipelines:

- (i) Pipeline Captura/Acondicionamiento: consta de varias etapas, captura (1440x1080) / acondicionamiento (Demosaicing y Gamma) / transformación del espacio de color RGB→YUV / escalado a 640x480 / empaquetado de la componente Y para su envío a la memoria compartida DDR a través de un canal VDMA.
- (ii) Pipeline Coprocesador ORB: consta de las tres etapas, Resize/ Fast / Brief. Recibe la imagen gray y genera los keypoints junto con su descriptor Brief. El proceso se repite para las 8 escalas.
- (iii) Pipeline Software: compuesto por el hilo de tracking de SLAM. Consta, a grandes rasgos, de 4 etapas, ORB extraction / Pose prediction/ LM track / New KF decision. La etapa ORB extraction incluye el manejo del copro ORB .



Los parámetros que permiten configurar los pipelines son los siguientes:

pipe	etapa	parámetro	#dat	bytes	type	default	comentario
CAPTURE / ACONDICIONAMIENTO	cámara	Registros conf.	n	n*4	uint32	-	Configuración cámara crop 1280x960
	MIPI_Rx	-		-			-
	Demosaic RAW->RGB	active width	1	2	uint16	1280	ancho imagen
		active high	1	2	uint32	960	alto imagen
		Bayer phase	1	1	uint8	0	inicio del grid Bayer
	Gamma	active width	1	2	uint16	1280	
		active high	1	2	uint16	960	
		video format	1	1	uint8	0	espacio de color del video de entrada
		LUT red	1x512	2048	int32	(*)	tabla coeficientes
		LUT green	1x512	2048	int32	(*)	tabla coeficientes
		LUT blue	1x512	2048	int32	(*)	tabla coeficientes
	Color conv. RGB->YUV	width	1	2	uint16	1280	ancho imagen
		heigh	1	2	uint16	960	alto imagen
		input video	1	1	uint8	0	formato video entrada
		output video	1	1	uint8	1	formato video salida
		coeficientes	3x3	36	int32	(**)	conversión RGB -> YUV 4:4:4
		offsets	3x1	12	int32	(**)	offsets conversión
		clap mín	1	1	uint8	0	valor recorte mín
		clap máx	1	1	uint8	255	valor recorte máx
	Escalado ->640x480	width	1	2	uint16	1280	ancho imagen
		heigh	1	2	uint16	960	alto imagen
		scale	1	2	uint16	2	escala
		scale_inv	1	2	uint16	1/2	1/escala
	VDMA	s2mm_vsize	1	2	uint16	1280	ancho imagen
		s2mm_hsize	1	2	uint16	960	alto imagen
		s2mm_add	1	4	uint32	(***)	dirección inicio frmbuff
		s2mm_stride	1	2	uint16	1xhsize	distancia en bytes entre el inicio de dos lineas
COPRO. ORB	Rsz FAST BRIEF	width	1	2	uint16	640	ancho imagen
		heigh	1	2	uint16	480	alto imagen
		scale	1	2	uint16	1	escala
		scale_inv	1	2	uint16	1	1/escala
		TH	1	4	uint32	40	umbral FAST
	DMA	mm2s_SA	1	4	uint32	(***)	dirección fuente
		mm2s_SA_MSB	1	4	uint32	(***)	MSB de dir fuente
		mm2s_LENGTH	wxh	1	uint8	640x480	longitud de la transf (bytes)
		s2mm_DA	1	4	uint32	(***)	dirección destino
		s2mm_DA_MSB	1	4	uint32	(***)	MSB de dir destino
		s2mm_LENGTH	4096	struc	uint128	(+)	longitud de la transf (bytes)

(*) los coeficientes se calculan mediante una función del driver gamma_calc(valor_gamma), se pueden sustituir por un solo parámetro: valor_gamma

(**) cableados en el driver

(***) puntero a la dirección física del framebuffer/buffer de datos

(+) estructura de datos, distintos tipos de datos (coordenadas, descriptor, score)

3. Tiempos de referencia

Imagen entrada: 1440x1080

Imagen procesada: 640x480, 8 escalas

Tabla tiempos

pipe	etapa	Jetson Orin 12x cortexA78@2,2GHz, L1 64K, L2 256K, L3 2MB		Zynq UltraScale+ 4x cortexA53@1,2 GHz, L1 32K, L2 1MB(shared)			
		1,1Ghz (15w)	2,2Ghz (60w)	1Ghz Sw only	1Ghz copro	1.3Ghz Sw only	1.3Ghz copro
CAPTURA	Captura						
	Acond.						
	Color conv.						
	Escalado						
	VDMA						
	Total			13-17	13-17	13-17	13-17
TRACKING	ORB	38.62	19.36	171.95	25.25	135.07	27.75
	Octree						
	Pose Pred.	27.54	13.06	76.38	102.15	63.58	71.67
	LM track	4.48	2.45	13.46	19.76	10.08	13.57
	KF decision	0.14	0.08	0.35	0.39	0.33	0.29
	Total	70.78	34.96	262.14	147.55	209.06	107.27

pipe	etapa	Zynq UltraScale+ (Petalinux) 4x cortexA53@1,2 GHz, L1 32K, L2 1MB(shared)			
		1Ghz Sw only	1Ghz copro	1.3Ghz Sw only	1.3Ghz copro
CAPTURA	Captura				
	Acond.				
	Color conv.				
	Escalado				
	VDMA				
	Total	13.8-17.3	13.8-17.3	13.8-17.3	13.8-17.3
TRACKING	ORB	171.95	25.25	135.07	27.75
	Octree				
	Pose Pred.	76.38	102.15	63.58	71.67
	LM track	13.46	19.76	10.08	13.57
	KF decision	0.35	0.39	0.33	0.29
	Total	262.14	147.55	209.06	107.27

- El copro reduce el tiempo de ORB_extractor en 3x

- Falta medir los tiempos de Captura y acondicionamiento de la imagen.

Estos tiempos son acumulativos en el caso de la Jetson, en el caso de Zynq se pueden solapar con el Tracking

- Los tiempos de las etapas Sw son distintos con el copro (verde), ya que genera más keypoints. Podemos considerar los mismos tiempos para las etapas Sw. En ese caso se obtiene un tiempo total de 115,44 (1Ghz copro) y 101,74 (1.3Ghz copro)

Tabla aceleración respecto Jetson Orin 15w

pipe	etapa	Jetson Orin 12x cortexA78@2,2GHz, L1 64K, L2 256K, L3 2MB		Zynq UltraScale+ 4x cortexA53@1,2 GHz, L1 32K, L2 1MB(shared)			
		1,1Ghz (15w)	2,2Ghz (60w)	1Ghz Sw only	1Ghz copro	1.3Ghz Sw only	1.3Ghz copro
CAPTURA	Captura						
	Acond.						
	Color conv.						
	Escalado						
	VDMA						
	Total						
TRACKING	ORB	1		4,44	0,65	3,49	0,72
	Octree						
	Pose Pred.	1		2,77	3,71	2,31	2,60
	LM track	1		3,00	4,41	2,25	3,03
	KF decision	1		2,50	2,79	2,36	2,07
	Total	1		3,70	2,08	2,95	1,52

- Las CPUs zynq obtienen unos tiempos entre 2,5x y 4,4x superiores a las CPUs Orin a la misma frecuencia de funcionamiento.

- Al utilizar el copro los tiempos de las etapas Sw se incrementan respecto de la versión Sw only (en rojo). Esto es debido a que el copro genera más keypoints, podemos utilizar los tiempos de las etapas sw en la versión Sw only

- El copro reduce a la mitad el tiempo de la etapa ORB_extractor

3. Pipeline Captura/Acondicionamiento

ID	Feature/ Bottleneck	Opciones	Comentario	Impacto rend.
CA1	Escalado presenta errores en la imagen de salida para escala=2.25 Se utilizó scale=2 obligando a reducir el tamaño de la imagen original 1280x960 (reducción del FOV)	a) Sustituir IP_scaler por IP_Vproc(scale).	Análisis del IP, para correcta configuración	NIP
		b) Depurar IP_scaler		NIP
CA2	Gamma, Brillo y Contraste fijos.	Ajustable por Sw en tiempo de ejecución	Aumenta la complejidad del Driver Sw	El ajuste se realiza entre frames NI
CA3	Captura de la imagen bajo demanda del Sw. El tiempo de captura se suma al tiempo de procesamiento.	Captura en modo contínuo sobre un triple buffer. El Sw toma la última imagen disponible. El tiempo de captura se solapa con el tiempo de procesamiento.	Aumenta la congestión en el acceso a la DDR compartida. En principio, los buses son capaces de soportar +4 transf. fullHD simultáneas	Elimina el tiempo de Cap/Acond.
CA4	Corrección de distorsiones y vignetting	a) realizar por Sw	Utiliza funciones OpenCV	Añade tiempo al pipeline Sw (TBD)
		b) realizar por Hw	Estudiar si es posible con el IP V_proc	NIP

4. Pipeline Coprocesador ORB

ID	Feature/ Bottleneck	Opciones	Comentario	Impacto rend.
OR1	Resize no funciona bien a ciertas escalas. Genera más pixels de los esperados (desajuste en la conversión de float a int en la FPGA)	El resto del pipeline trabaja con las mismas dimensiones de imagen que genera Resize por lo que el problema no se traslada al Sw.	No impacta negativamente el resultado	NIP
OR2	HEAP (ordena los keypoints en función del fast score) no funciona correctamente. No incluido en el pipeline.	a) Depurar e incluirlo en el pipeline.	Aumenta el consumo de recursos FPGA. Difícil de estimar el esfuerzo necesario	TBD
		b) Utilizar otra forma de priorizar los keypoints. P.ej: Octree	Aumento de la latencia del Sw.	(*)
OR3	Rsz trabaja sobre 16 pixels simultáneamente (n=4) y tamaño máximo de imagen a resolución completa.	Reducir el nivel de paralelismo de Rsz a 4pixels (n=1) y resolución máxima de 640x480	Reduce el consumo de recursos FPGA, aumenta el tiempo de proceso de cada escala. Puede ser interesante para utilizar FPGAs más pequeñas.	TBD
OR4	Reset automático (cableado en el hw) del Pipeline ORB.	Añadir reset Sw mediante GPIO. Si falla el rst automático solo queda la opción de reiniciar.	Mínimo en recursos y sw.	NIP
OR5	El Copro genera más keypoints que su equivalente Sw. Ralentiza el octree	Limitar el número de keypoints a los que N con mayor score.	Es necesario incluir el HEAP	TBD
OR6	Reducir la latencia en el procesamiento de cada escala	a) Aumentar la frecuencia de funcionamiento del pipeline (actualmente 100MHz)	Es necesario estimar cual es el retardo asociado a las transacciones DMA y ver si tiene sentido acelerar más el procesamiento	Impacto pequeño ya que el T está asociado principalmente a la transf. de datos
		b) Realizar la extracción ORB simultáneamente a la adquisición. Hay propuestas al respecto	Supone el rediseño completo del coprocesador. Alta complejidad y tiempo de desarrollo muy alto	TBD

5. Pipeline Sw

P1: Tras la incorporación del copro ORB la función PosePrediction se ha convertido en el cuello de botella del pipeline Sw. Analizar su aceleración por Sw (p. ej: utilizando NEON)

ID	Feature/ Bottleneck	Opciones	Comentario	Impacto rend.
PI1	PosePrediction se ha convertido en el cuello de botella del pipeline Sw	a) reescribir código para aprovechar caches		TBD
		b) acelerar con NEON		TBD
		c) multihebra openMP		TBD

6. Sincronización de los pipelines

En la primera versión de la arquitectura los 3 pipelines trabajan de forma secuencial: Captura => ORB => Pipeline Sw. Hay varias opciones de mejora sincronizando el funcionamiento en paralelo de los pipelines:

- S1: Captura / ORB_extractor, la captura se realiza de forma continua y en paralelo con el resto (propuesta en CAP3):

Captura / ORB => Pipeline Sw.

- S2: El pipeline Sw se mapea sobre varias CPUs para segmentar el pipeline:

Captura / CPU1(ORB) / CPU2 (Pipeline Sw)

ID	Feature/ Bottleneck	Opciones	Comentario	Impacto rend.
SY1 CA3	Segmentar Captura y ORB copro	Captura en modo continuo sobre un triple buffer. El Sw toma la última imagen disponible. El tiempo de captura se solapa con el tiempo de procesamiento.	Aumenta la congestión en el acceso a la DDR compartida. En principio, los buses son capaces de soportar +4 transf. fullHD simultáneas	Elimina el tiempo de Cap/Acond.
SY2	Pipeline Sw mapeado en varios cores	Octree (core1) / Pose (core2) / LM,KF (core3)	Podría considerarse utilizar OpenMP	TBD