



Listas de conteúdo disponíveis em ScienceDirect

Revista Internacional de Eletrônica e Comunicações (AEÜ)

página inicial da revista: www.elsevier.com/locate/aeue

Análise

Um macromodelo não linear para a transcondutância reversa atual amplificador

A. Marquez-Cabrera, C. Sanchez-Lopez

Departamento de Eletrônica, Universidade Autónoma de Tlaxcala, Cizda. Apizaquito S/N, km. 1.5, Apizaco, Tlaxcala 90300, México

informações do artigo

Historia do artigo:

Recebido em 9 de abril de 2020

Aceito em 26 de maio de 2020

Palavras-chave:

Transcondutância reversa de corrente

amplificador

Caos

Série de funções não lineares saturadas

Análise assistida por computador

resumo

Um macromodelo compatível com SPICE para emular o comportamento não linear do amplificador de transcondutância reversa atual (CBTA) em baixa frequência é desenvolvido. A novidade do macromodelo proposto é que os parâmetros reais de desempenho do dispositivo ativo físico juntamente com elementos parasitas da entrada-terminais de saída do CBTA são levados em consideração. Em um primeiro passo, o CBTA é projetado com 2,5 V usando a tecnologia CMOS padrão de 0,35 μm AMS e os principais parâmetros de desempenho, como: Ganho DC, largura de banda, taxa de variação, faixa dinâmica, juntamente com elementos parasitas são obtidos. Em um segundo etapa, o modelo comportamental do CBTA é deduzido e o macromodelo compatível com SPICE é construído. Em um terceira etapa e para validar o modelo comportamental deduzido, duas topologias de função não linear saturada série (SNFS) baseado em CBTA são projetados. Neste ponto, um sinal caótico gerado experimentalmente foi aplicado como sinal de excitação para cada SNFS construído com o CBTA no nível do transistor e para a proposta Macromodelo compatível com SPICE. Como consequência, o macromodelo derivado pode efetivamente ser usado para prever o comportamento de circuitos não lineares no domínio do tempo com boa precisão, diminuindo o Tempo de CPU comparado com o modelo no nível de abstração do transistor.

2020 Elsevier GmbH. Todos os direitos reservados.

Conteúdo

1. Introdução	1
2. Projeto CMOS do CBTA	2
3. Geração de modelo comportamental para CBTA	3
4. Resultados numéricos 4.1. Primeira topologia	7
4.2. Segunda topologia	8
5. Conclusões	9
Declaração de Reconhecimento de Interesse Concorrente	9
Apêndice A. Material suplementar	9
Referências 10	9

1. Introdução

Durante os últimos anos, vários multiports funcionais ativos dispositivos surgiram na literatura para serem utilizados no processamento de sinais analógicos [1–3]. A principal razão deve-se às limitações de o produto de largura de banda de ganho constante (GB), baixo consumo de energia

ção, operação de baixa tensão e alta taxa de variação (SR) do amplificador operacional. Nesse sentido, todas as desvantagens mencionadas anteriormente diminuíram gradualmente com o uso de dispositivos ativos híbridos, que pode lidar com sinais de corrente e tensão em sua entrada-saída portos. Entre todos os dispositivos ativos de modo híbrido multiports relatados em na literatura, o Amplificador de Transcondutância Inversa de Corrente (CBTA) lida com sinais de tensão e corrente em suas portas de entrada-saída, o que depende de como as portas serão usadas [4]. Nisso

Endereço de e-mail: carlsanmx@yahoo.com.mx (C. Sanchez-Lopez)<https://doi.org/10.1016/j.aeue.2020.153286>

1434-8411/2020 Elsevier GmbH. Todos os direitos reservados.

Dessa forma, seu comportamento pode ser modelado idealmente com duas fontes de corrente controladas por corrente: uma entre os terminais p e w e outra entre os terminais n e w. Além disso, uma fonte de corrente controlada por tensão está entre z- e a diferença de tensão dos terminais p e n. Além disso, uma fonte de tensão controlada por tensão é usada entre os terminais w e z. Observe que se os terminais p- e n forem usados como entrada, os sinais de tensão serão aplicados.

Caso contrário, se ambos os terminais forem usados como saída, os sinais atuais serão obtidos. Para o terminal z, se for usado como entrada, será aplicado um sinal de tensão, enquanto que se for obtido um sinal de corrente, o terminal z será usado como saída. Para o terminal w, se for usado como entrada, será aplicado um sinal de corrente, enquanto que se for adquirido um sinal de tensão, o terminal será usado como saída. Devido a essas características, o CBTA tem sido utilizado em diversas aplicações de processamento de sinal analógico em modo de corrente e tensão linear [5-9]. No entanto, embora o macromodelo ideal descrito acima tenha sido utilizado para pesquisar o comportamento de circuitos analógicos baseados em CBTA, alguns parâmetros de desempenho não são levados em consideração, como o SR e a faixa dinâmica (DR), juntamente com elementos parasitas associados a os terminais de entrada-saída do amplificador híbrido. Por um lado, o desempenho de circuitos analógicos baseados em CBTA pode ser pesquisado usando modelos complexos, por exemplo, no nível de abstração do transistor. No entanto, esses modelos não são apenas complexos e lentos quando usados em ferramentas CAD, mas o consumo de CPU junto com o uso de memória também aumenta. Por outro lado, a precisão diminui com a utilização de modelos simples e, como consequência, o desempenho previsto de circuitos baseados em CBTA difere substancialmente da realidade. Nesse sentido, macromodelos simples e precisos são necessários para diminuir o tempo de CPU e uso de memória, mas sem diminuir a precisão [10,11]. Além disso, um macromodelo não apenas ajuda a entender o comportamento não linear de circuitos analógicos complexos, uma tarefa que se torna complicada quando os modelos no nível do transistor são

usados, mas também são úteis no desenvolvimento de metodologias de automação de projetos eletrônicos e, portanto, para analisar e estudar o trade-off relacionado a circuitos complexos como circuitos caóticos, osciladores, comparadores e assim por diante.

O objetivo deste artigo é apresentar um macromodelo não linear simples e preciso para modelar o comportamento real de CBTAs em baixa frequência.


O macromodelo derivado inclui os parâmetros de desempenho mais influentes do CBTA, tais como: ganho DC (A_{dc}), GB, SR e DR. O restante do artigo está organizado da seguinte forma: Um projeto CMOS do CBTA usando tecnologia de 0,35 μm AMS é descrito na Seção 2 e simulações HSPICE sobre o comportamento não linear de

o amplificador híbrido também são ilustrados. Vale ressaltar que o objetivo principal deste trabalho não é o projeto CMOS robusto do amplificador híbrido, mas a dedução de seu macromodelo não linear. No entanto, se as tecnologias subnanométricas forem usadas, então efeitos de canal curto, variações de tensão e temperatura, variações de processo inter e intra-matriz e efeitos de canto como típico típico (TT), rápido-rápido (FF), lento-lento (SS), são obtidos rápido-lento (FS) e lento-rápido (SF), que são muito difíceis de modelar e incluí-los dentro de um macromodelo baseado em transatores e elementos passivos, pois todos esses efeitos são resultados probabilísticos e estatísticos [12]. A seção 3 trata da dedução do macromodelo comportamental para CBTA e seu macromodelo compatível com SPICE também é construído. Para validar o macromodelo deduzido compatível com SPICE, na Seção 4 uma forma de onda caótica é aplicada a duas séries de funções não lineares saturadas (SNFS) baseadas em CBTAs no nível de abstração do transistor e usando o macromodelo proposto. Vale ressaltar que esta função não linear não é apenas o núcleo principal de um sistema dinâmico caótico para gerar formas de onda caóticas em 1 direção, 2 direções, 3 direções e 4 direções, mas também é a responsável na comportamento de algumas métricas comuns usadas para avaliar a complexidade de sistemas não lineares, como

como expoentes de Lyapunov e assim por diante [13]. Simulações numéricas sobre o comportamento de ambas as topologias no domínio do tempo e usando cada macromodelo são comparadas. Por fim, as conclusões são tiradas na Seção 5.

2. Projeto CMOS do CBTA

O CBTA é um amplificador híbrido que pode processar ambos os sinais de tensão-corrente em suas portas de entrada-saída. Sua representação simbólica é mostrada na Fig. 1a) e sua equação de comportamento ideal é descrita como



onde g_m é o ganho de transcondutância, A_w é o ganho de tensão entre os terminais w e z, A_{ip} e A_{in} são os ganhos de corrente entre os terminais w e p e os terminais w e n, respectivamente.

Idealmente, A_w , A_{ip} e A_{in} são unitários, as impedâncias de entrada no terminal p- e n são infinitas, a impedância de saída no terminal z é infinita e a impedância de saída no terminal w é zero. A implementação CMOS do CBTA é mostrada na Fig. 1(b) [4], com $V_{DD} = V_{SS} = 2,5 \text{ V}$, $I_{b1} = I_{b2} = 200 \text{ } \mu\text{A}$. O dimensionamento de cada transistor CMOS é dado na Tabela 1 e todos os dispositivos CMOS operam na região de saturação. Para validar o comportamento da Fig. 1(b), simulações HSPICE foram realizadas usando parâmetros do modelo de processo AMS 0,35 μm CMOS. As características de transferência de transcondutância DC do terminal p e n para o terminal z quando $g_m = 1,161 \text{ mS}$ é mostrada na Fig. 2(a) e iz (linha azul) foi obtida através de $R_z = 1 \text{ X}$ conectado no terminal z e o terminal w como circuito aberto. De acordo com a Fig. 2(a), o CBTA

opera linearmente entre 100 μA 6 iz 6 100 μA para 100 mV 6 vp vn 6 100 mV com um erro inferior a 1%. No entanto, este erro aumenta devido ao comportamento não linear do CBTA. As respostas em frequência do ganho de transcondutância estão ilustradas na Fig. 2(b) (linha azul) e como resultado, a largura de banda de 3 dB é $BW_{3dB} = 275,4 \text{ MHz}$.

Por um lado, as transferências de corrente contínua de iw (linha preta) vs. ip (linha azul) e iw (linha marrom) vs. in (linha verde) são mostradas na Fig. 3 (a), respectivamente. Ambas as correntes de saída foram obtidas através de $R_p = R_n = 1 \text{ X}$ conectado ao terminal p e n, respectivamente, enquanto o terminal z foi aterrado. A partir da Fig. 3(a) pode-se observar que o CBTA opera linearmente entre 0,6 mA 6 ip 6 0,75 mA e 0,75 mA 6 em 6 0,6 mA com erro inferior a 1%. No entanto, a precisão é perdida devido ao comportamento não linear do CBTA.

Por outro lado, as respostas de frequência dos ganhos de corrente são ilustradas na Fig. 3(b) e, portanto, a largura de banda para ambos os ganhos de corrente é aproximada como $BW_{3dB} = 87,1 \text{ MHz}$.

Além disso, a transferência de tensão DC dev z (linha preta) contra vw (linha azul) é representada na Fig. 4(a). A tensão de saída foi adquirida com um capacitor de carga $C_w = 1,5 \text{ pF}$ conectado ao terminal w, enquanto os terminais p e n foram aterrados. Como resultado, o CBTA lin trabalha na faixa de 1,5 V 6 vw 6 1:2 V com um erro inferior a 1%. No entanto, este erro também aumenta devido ao comportamento não linear do CBTA. A resposta de frequência do ganho de tensão é ilustrada na Fig. 4(b) e o $BW_{3dB} = 371,5 \text{ MHz}$. Finalmente as resistências parasitas e capacitâncias do CBTA foram calculadas e apresentadas na Tabela 2. Além disso, a partir das Figs. 2-4, os parâmetros de desempenho do CBTA foram obtidos e estão resumidos na Tabela 3, onde $I_{zs}; p; n$ são as correntes de saturação e D_R DR em corrente nos terminais z-, p- e n, respectivamente; $V_{sp}; n$ são as voltagens de saturação positivo-negativo e $D_R v$ idade no terminal w.

é o DR em volts




FIG. 1. (a) símbolo CBTA e (b) design CMOS do CBTA.

tabela 1
Dimensionamento em Im dos transistores CMOS da Fig. 1(b).

PMOS	M3;4	M5;6	M7;8;9	M10;11	M21;26	M27;28
W/L	200 / 0,35	15/0,35	5,8/1,35	22/1,35	32/0,35	31/0,35
NMOS	M1; 2	M12;13	M14;15;16	M17;18	M19;20	M29;32
W/L	200 / 0,35	10/0,35	2,3/1,35	8/1,35	20/0,35	10/0,35




Fig. 2. Variação de $g_m = \frac{d i_w}{d v_{pn}}$, linha azul para CMOS CBTA, linha vermelha para macromodelo não linear e linha preta é $v_p - v_n$: (a) resposta DC e (b) resposta de frequência. (Por interpretação das referências à cor nesta legenda da figura, o leitor é encaminhado para a versão web deste artigo.)

3. Geração de modelo comportamental para CBTA

Um macromodelo é um circuito compacto que emula o real comportamento de um dispositivo ou circuito ativo sem modelar cada um seus elementos. O macromodelo não linear proposto para CBTA é mostrado na Fig. 5, onde o desempenho mais influente

parâmetros estão incluídos. Da Fig. 5, R_p ; R_n ; R_w ; R_z ; C_p ; C_n ; C_w e C_z são as resistências e capacitâncias parasitas nos terminais p-, n-, w e z, respectivamente, e o valor numérico de cada um dos é dado na Tabela 2. Aqui, V_x é uma fonte de tensão que é usada não apenas para medir i_w , mas também pode ser útil para modelar o deslocamento. Em cada p-, n- e z-terminal, um par de diodos junto com




Fig. 3. Variação de: $i_p = A_{piw}$, linha azul para CMOS CBTA, linha vermelha para macromodelo não linear e linha preta para i_w ; $i_n = A_{iniw}$, linha verde para CMOS CBTA, linha cinza para não linear macromodelo e linha marrom para i_v : (a) resposta DC e (b) resposta em frequência. (Para interpretação das referências às cores nesta legenda da figura, o leitor deve consultar a versão web deste artigo.)




Fig. 4. Variação da interpretação v_w linha azul para CMOS CBTA, linha vermelha para macromodelo não linear e linha preta para v_z : (a) Resposta DC e (b) Resposta em frequência. (Por $v_w = A_{wv}$ das referências à cor nesta legenda da figura, o leitor é encaminhado para a versão web deste artigo.)

mesa 2

Elementos parasitas associados aos terminais de entrada-saída da Fig. 1(b).

Elemento	R_p	R_n	R_w	R_z	C_p	C_n	C_w	C_z
Valor	39,43 kX	39,91 kX	197X	20,55 kX	55pF	53pF	1pF	1,5pF

fontes de tensão são usadas para limitar a tensão de saída. Desde o CBTA é um amplificador de transcondutância com z-terminal como saída, seu linear comportamento é governado por

$$\frac{dv_z}{dt} = \frac{1}{R_z C_z} \left(\frac{SR_z}{GB_z} v_{\text{põtp}} v_{\text{nõtp}} - \frac{GB_z}{ADC_z} v_{\text{zõtp}} \right) + \frac{GB_z}{ADC_z} v_{\text{zõtp}} \quad (2)$$

onde $ADC_z = g_m R_z$; $x_{dp} = \frac{1}{R_z C_z}$ é a frequência de canto do pólo dominante do CBTA em malha aberta e $GB_z = \frac{g_m}{C_z}$. Caso contrário, quando o CBTA entra na zona de corrente de saturação positiva ou negativa, $v_{\text{zõtp}}$ evolui de acordo com

$$\frac{dv_z}{dt} = \frac{1}{R_z C_z} \left(\frac{SR_z}{GB_z} v_{\text{põtp}} v_{\text{nõtp}} - \frac{GB_z}{ADC_z} v_{\text{zõtp}} \right) + \frac{GB_z}{ADC_z} v_{\text{zõtp}} \quad (3)$$

onde $I_{zs} = \frac{1}{4} C_z SR_z$ é a fonte de corrente da taxa de variação. Agrupamento (2) e (3), o macromodelo não linear completo é deduzido como

$$\frac{dv_z}{dt} = \frac{1}{R_z C_z} \left(\frac{SR_z}{GB_z} v_{\text{põtp}} v_{\text{nõtp}} - \frac{GB_z}{ADC_z} v_{\text{zõtp}} \right) + \frac{GB_z}{ADC_z} v_{\text{zõtp}} \quad (4)$$

Tabela 3

Parâmetros de desempenho do CMOS CBTA.

z-terminal					
Parâmetro	gm		DR ₋	BW3dB	GBz
Valor	1,161 ms	Exclui 200 IA	400 IA	275,4 MHz	319,739 kHz
p-terminal					
Parâmetro	A _{ip}	IP	DR _p	BW3dB	GBP
Valor	0,9932	1 mA	2 mA	87,1 MHz	86,5 MHz
n-terminal					
Parâmetro	A _{in}	1 mA	DR _n	BW3dB	GBn
Valor	1.007		2 mA	87,1 MHz	87,7 MHz
terminal w					
Parâmetro	Aw	VSP 1,789V	DR _v	BW3dB	GBw
Valor	0,9708	Vsn 1.831 V	3,62 V	371,5 MHz	360,6 MHz




Fig. 5. Proposta de macromodelo não linear de CBTA.

e v_{z0} é limitado pelas tensões de saturação positiva e negativa dado por V_{zn} e V_{zp} e a diferença deles é o DR_v .

Por outro lado, se o terminal w for tomado como saída, então o CBTA é configurado como amplificador de transcondutância mais uma tensão seguidor e seu comportamento linear é governado por

$$\frac{dv_{w0}}{dt} = \frac{1}{4} \frac{GBw}{ADCw} v_{w0} + \frac{GBw}{ADCw} v_{w0} + \frac{GBw}{ADCw} i_{w0} + \frac{AwSRw}{GBw} v_{p0} + \frac{AwSRw}{GBw} v_{n0} + \frac{AwSRw}{GBw} v_{z0}$$

da mesma forma que antes, nas zonas de saturação positiva e negativa, v_{w0} evolui como

$$\frac{dv_{w0}}{dt} = \frac{1}{4} \frac{AwSRw}{ADCw} v_{w0} + \frac{GBw}{ADCw} v_{w0} + \frac{GBw}{ADCw} i_{w0} + \frac{AwSRw}{GBw} v_{p0} + \frac{AwSRw}{GBw} v_{n0} + \frac{AwSRw}{GBw} v_{z0}$$

isto é importante mencionar que para isso

$ADCw = AwgmRz$; $GBw = \frac{Awgm}{Cz}$ e $SRw = SRz$. Mesclando (5) e (6), o macromodelo não linear para v_{w0} é deduzido como

$$\frac{dv_{w0}}{dt} = \frac{1}{4} \frac{GBw}{ADCw} v_{w0} + \frac{GBw}{ADCw} v_{w0} + \frac{GBw}{ADCw} i_{w0} + \frac{AwSRw}{GBw} v_{p0} + \frac{AwSRw}{GBw} v_{n0} + \frac{AwSRw}{GBw} v_{z0}$$

e v_{w0} é limitado pelas tensões de saturação positivas e negativas dadas por V_{sn} e V_{sp} e sua diferença é o DR_v .

Além disso, quando o CBTA é usado no sentido inverso, ou seja, os terminais p e n configurados como saída, o comportamento linear é derivado como

$$\frac{dv_{p0}}{dt} = \frac{1}{4} \frac{GBp}{ADCp} v_{p0} + \frac{GBp}{ADCp} v_{p0} + \frac{GBp}{ADCp} i_{p0} + \frac{SRp}{GBp} v_{w0} + \frac{SRp}{GBp} v_{n0} + \frac{SRp}{GBp} v_{z0}$$

$$\frac{dv_{n0}}{dt} = \frac{1}{4} \frac{GBn}{ADCn} v_{n0} + \frac{GBn}{ADCn} v_{n0} + \frac{GBn}{ADCn} i_{n0} + \frac{SRn}{GBn} v_{w0} + \frac{SRn}{GBn} v_{p0} + \frac{SRn}{GBn} v_{z0}$$

e nas zonas de saturação negativa e positiva, v_{p0} e v_{n0} evoluem como

$$\frac{dv_{p\dot{o}t\dot{b}}}{dt} = \frac{1}{4} SR_p dt - \frac{GBP}{ADC_p} v_{p\dot{o}t\dot{b}} + \frac{GBP}{ADC_p} i_{p\dot{o}t\dot{b}};$$
$$\frac{SR_p}{GBP} > A_{wv} z\dot{o}t\dot{b} + V_x v_{w\dot{o}t\dot{b}};$$
$$\frac{dv_{p\dot{o}t\dot{b}}}{dt} = \frac{1}{4} \beta SR_p - \frac{GBP}{ADC_p} v_{p\dot{o}t\dot{b}} + \frac{GBP}{ADC_p} i_{p\dot{o}t\dot{b}};$$
$$\frac{SR_p}{GBP} < A_{wv} z\dot{o}t\dot{b} + V_x v_{w\dot{o}t\dot{b}};$$
$$\frac{dv_{n\dot{o}t\dot{b}}}{dt} = \frac{1}{4} SR_n - \frac{GB_n}{ADC_n} v_{n\dot{o}t\dot{b}} + \frac{GB_n}{ADC_n} i_{n\dot{o}t\dot{b}};$$
$$\frac{SR_n}{GB_n} > A_{wv} z\dot{o}t\dot{b} + V_x v_{w\dot{o}t\dot{b}};$$
$$\frac{dv_{n\dot{o}t\dot{b}}}{dt} = \frac{1}{4} \beta SR_n - \frac{GB_n}{ADC_n} v_{n\dot{o}t\dot{b}} + \frac{GB_n}{ADC_n} i_{n\dot{o}t\dot{b}};$$
$$\frac{SR_n}{GB_n} < A_{wv} z\dot{o}t\dot{b} + V_x v_{w\dot{o}t\dot{b}};$$

Combinando (8) com (10), o macromodelo não linear completo para $v_{p\dot{o}t\dot{b}}$ é
tem como

$$\frac{dv_{p\dot{o}t\dot{b}}}{dt} = \frac{1}{4} \beta n - \frac{GBP}{ADC_p} v_{p\dot{o}t\dot{b}} + \frac{GBP}{ADC_p} i_{p\dot{o}t\dot{b}};$$
$$8 RSR_p;$$
$$\beta n \frac{1}{4} - \frac{GBP}{GB_n} \delta A_{wv} z\dot{o}t\dot{b} + V_x v_{w\dot{o}t\dot{b}};$$
$$\frac{SR_p}{GBP} 6 A_{wv} z\dot{o}t\dot{b} + V_x v_{w\dot{o}t\dot{b}} 6 \beta \frac{SR_p}{GB_p};$$
$$- \frac{SR_p}{GB_n} A_{wv} z\dot{o}t\dot{b} + V_x v_{w\dot{o}t\dot{b}} <$$
$$SR_p; i_{w\dot{o}t\dot{b}} R_w + V_x + V_{sn} 6 v_{w\dot{o}t\dot{b}} 6 i_{w\dot{o}t\dot{b}} R_w + V_x + V_{sp}$$

onde $ADC_p = \frac{A_{ip} R_p}{R_w}; GB_p = \frac{A_{ip}}{R_w C_p}; I_{ps} = C_p SR_p$ e $v_{p\dot{o}t\dot{b}}$ é limitado pelo
= tensões de saturação positiva e negativa dadas por
 $V_{pn} 6 v_{p\dot{o}t\dot{b}} 6 V_{pp}$ e sua diferença é o DR_v . Da mesma forma que antes,
o macromodelo não linear completo para $v_{n\dot{o}t\dot{b}}$ é obtido pela fusão (9)
com (11) e dado por

$$\frac{dv_{n\dot{o}t\dot{b}}}{dt} = \frac{1}{4} \beta n - \frac{GB_n}{ADC_n} v_{n\dot{o}t\dot{b}} + \frac{GB_n}{ADC_n} i_{n\dot{o}t\dot{b}};$$
$$8 \beta SR_n;$$
$$\beta n \frac{1}{4} - \frac{GB_n}{GB_n} A_{wv} z\dot{o}t\dot{b} + V_x v_{w\dot{o}t\dot{b}};$$
$$\frac{SR_n}{GB_n} 6 A_{wv} z\dot{o}t\dot{b} + V_x v_{w\dot{o}t\dot{b}} 6 \beta \frac{SR_n}{GB_n};$$
$$- \frac{SR_n}{GB_n} A_{wv} z\dot{o}t\dot{b} + V_x v_{w\dot{o}t\dot{b}} <$$
$$i_{w\dot{o}t\dot{b}} R_w + V_x + V_{sn} 6 v_{w\dot{o}t\dot{b}} 6 i_{w\dot{o}t\dot{b}} R_w + V_x + V_{sp}$$

onde $ADC_n = \frac{A_{in} R_n}{R_w}; GB_n = \frac{A_{in}}{R_w C_n}; I_{ns} = C_n SR_n$ e $v_{n\dot{o}t\dot{b}}$ também é limitado por
as tensões de saturação positiva e negativa dadas por
 $V_{nn} 6 v_{n\dot{o}t\dot{b}} 6 V_{np}$ e sua diferença é o DR_v . Observe que (4), (7),
(12) e (13) estão levando em consideração os parâmetros de desempenho ao longo
com elementos parasitas de CBTA e embora possam ser usados para
analisar numericamente circuitos analógicos ou digitais baseados em CBTA, a
solução do sistema de equações de variáveis de estado deve ser resolvida
usando software personalizado, o que pode se tornar uma tarefa tediosa
para circuitos complexos e grandes. Nesse sentido e para análise flexível

Tabela 4
Subcircuito CBTA tipo SPICE.

```
.subckt CBTA pnwz
*** p-terminal
.param Aip = 0,9932 Ips = 1 m kpp={0,5 m + Ips} knp={0,2 m + Ips} Vpp = 1,8 Vpn = 1,8
Rp p 0 39,43 mil
Cp p 0 55p
Gp p 0 VALOR = {IF(0<= kpp*tanh(Aip/kpp*I(Vx)),
+IF(kpp*tanh(Aip/kpp*I(Vx))<= Ips,kpp*tanh(Aip/kpp*I(Vx)),Ips),
+IF(knp*tanh(Aip/knp*I(Vx))>= Ips,knp*tanh(Aip/knp*I(Vx)),-Ips))}
Vpp Vpp 0 {Vpp}
Dp1 p Vpp DX
VPN VPN 0 {-Vpn}
Dp2 Vpn p DX
*** n-terminal
.param Ain=-1,007 Ins = 1 m knp = {0,3 m + Ins} knn = {0,6 m + Ins} Vnp = 1,8 Vnn = 1,8
Rn 0 39,91 k
Cn 0 53p
Gn n 0 VALOR={SE(0<= knp*tanh(Ain/knp*I(Vx)),
+IF(knp*tanh(Ain/knp*I(Vx))<= Ins,knp*tanh(Ain/knp*I(Vx)),Ins),
+IF(knn*tanh(Ain/knn*I(Vx))>= Ins,knn*tanh(Ain/knn*I(Vx)),-Ins))}
Vnp Vnp 0 {Vnp}
Dn1 n Vnp DX
Vnn Vnn 0 {-Vnn}
Dn2 Vnn n DX
*** w-terminal
.param Aw = 0,9708 Vsp = 1,789 kp={0,5 + Vsp} Vsn = 1,831 kn={0,7 + Vsn}
Rua 197
Cw w 0 1p
Vx ab 2 m
Ew b 0 VALOR={SE(0<= kp*tanh(Aw/kp*V(z)),
+SE(kp*tanh(Aw/kp*V(z))<= Vsp,kp*tanh(Aw/kp*V(z)),Vsp),
+IF(kn*tanh(Aw/kn*V(z))>= Vsn,kn*tanh(Aw/kn*V(z)),-Vsn))}
*** z-terminal
.param gm = 1,161 m Izs = 200u kz = {25u + Izs} Vz = 0,9 Vzn = 1,05
Rz z 0 20,55 mil
Th de 0 1.5p
Gz z 0 VALOR={SE(0<= kz*tanh(gm/kz*V(p,n)),
+IF(kz*tanh(gm/kz*V(p,n))<= Izs,kz*tanh(gm/kz*V(p,n)),Izs),
+IF(kz*tanh(gm/kz*V(p,n))>= Izs,kz*tanh(gm/kz*V(p,n)),-Izs))}
Vzp Vzp 0 {Vzp}
Dz1 de Vzp DX
Vzn Vzn 0 {-Vzn}
Dz2 Vzn z DX
.MODELO DX D(IS = 1E15)
.ends
```


A inclusão do macromodelo não linear da Fig. 5 em ferramentas de análise de circuitos comercialmente disponíveis é muito importante, pois diferentes tipos de análise podem ser executados facilmente.

A [Tabela 4](#) mostra o subcircuito do tipo SPICE e como consequência, o comportamento não linear de circuitos eletrônicos baseados em CBTA, como osciladores, resistores não lineares, multiplicadores, emuladores de memória, geradores de formas de onda quadradas e triangulares, moduladores e assim por diante podem ser mais bem previstos. Para validar a proposta macromodelo não linear descrito na [Tabela 4](#), simulações HSPICE foram feitas e comparadas com simulações numéricas obtidas pelo projeto CMOS nas mesmas condições. Desta forma, a função de transferência de transcondutância DC do terminal p e n ao terminal z está representado na [Fig. 2\(a\)](#) (linha vermelha). A partir desta figura, o CBTA opera linearmente na mesma faixa e erro mencionados acima de. Fora da faixa linear, o macromodelo proposto segue o comportamento do projeto CMOS e mantendo um erro menor do que 1%. A [Fig. 2\(b\)](#) (linha vermelha) ilustra a resposta de frequência de o macromodelo, obtendo a mesma largura de banda mencionada acima. Da mesma forma, as funções de transferência de i_v (linha preta) vs. i_p (linha vermelha) e i_w (linha marrom) vs. i_n (linha cinza) estão ilustrados na [Fig. 3\(a\)](#). Para este caso, o CBTA opera linearmente na mesma faixa e erro mencionado acima. No entanto, este erro aumentou ligeiramente para 3,42% para a região não linear e para ambas as correntes de saída. o a resposta de frequência para ambas as correntes de saída é mostrada na [Fig. 3\(b\)](#) e estão de acordo com os resultados numéricos obtido pelo projeto CMOS. Finalmente, a função de transferência de v vs. v_w sob as mesmas condições de medição mencionadas anteriormente é mostrado na [Fig. 4\(a\)](#) (linha vermelha). Na região linear, a linearidade é semelhante ao projeto CMOS, enquanto que nas zonas não lineares, o macromodelo proposto segue o comportamento do projeto CMOS e mantendo um erro inferior a 2,85%. A [Fig. 4\(b\)](#) (linha vermelha) mostra a resposta de frequência do macromodelo, obtendo um largura de banda em relação ao projeto CMOS. Observe que em macromodelo do tipo SPICE, o comportamento dos quatro transatores foi modelado com a função $\tanh()$. Esta função trigonométrica foi usado para obter uma melhor modelagem das não linearidades associado ao projeto CMOS, presente na fronteira entre a região linear e as zonas de saturação. Como consequência, o macromodelo descrito na [Tabela 4](#) tem uma precisão ligeiramente melhor comparado com [\(4\)](#), [\(7\)](#), [\(12\)](#) e [\(13\)](#). No entanto, essas equações ainda são muito úteis para obter informações sobre o comportamento de qualquer circuito eletrônico digital ou analógico.

4. Resultados numéricos

Para validar os macromodelos derivados, duas topologias de SNFS baseados em CBTAs foram projetados. Todas as simulações foram executadas em um processador Intel Core i5 de 1,6 GHz com 4 GB de RAM e um caótico forma de onda gerada experimentalmente e armazenada como arquivo de texto foi usado como sinal de excitação [10,11]. Vale ressaltar que em as seguintes simulações numéricas e para flexibilidade de análise, apenas o macromodelo do tipo SPICE junto com o design CMOS foram usados. No entanto, se os modelos de comportamento fornecidos por (4), (7), (12) e (13) são usados, então comportamentos semelhantes aos gerados pelo macromodelo do tipo SPICE e o design CMOS são obtidos.

4.1. Primeira topologia

Neste caso, o CBTA foi configurado como transcondutância amplificador mais seguidor de tensão e a topologia SFNS é mostrada na Fig. 6(a), onde $R_{an} = 20\text{ k}\Omega$; $R_{bn} = 1\text{ k}\Omega$ para $n = 1, 2, 3$, $R_s = 10\text{ X}$; $B_{pj} = 1.5\text{ V}$ é o j -ésimo ponto de interrupção com $j = 1$. Aqui, nós assuma que $v_{s\phi t} \gg 0$. Como a Fig. 6(a) é construída por empilhamento básico n-blocos, analisaremos apenas um deles. Substituindo a Fig. 5 em o n-bloco da Fig. 6(a), obtemos

$$\begin{array}{l} \text{vn}\ddot{o}t\text{p}\frac{1}{4} \text{ Bpj; vp}\ddot{o}t\text{p} \text{ x}\ddot{o}t\text{p}; \text{ izn}\ddot{o}t\text{p}\% \quad \frac{\text{vzn}\ddot{o}t\text{p}}{\text{Rbn}} \\ \text{iwn}\ddot{o}t\text{p}\% \quad \frac{\text{vwn}\ddot{o}t\text{p}\ddot{o}t\text{p}}{\text{Cn}\ddot{o}t\text{p}}; \quad \frac{\text{diwn}\ddot{o}t\text{p}}{\text{dt}} \frac{1}{\%} \quad \frac{1}{\text{Cn}\ddot{o}t\text{p}} \frac{\text{dvwn}\ddot{o}t\text{p}\ddot{o}t\text{p}}{\text{dt}} \end{array} \quad \delta 14\text{p}$$

e como consequência (7) torna -se

$$\frac{\text{divw}\delta\acute{o}\text{t}\text{p}}{\text{d}\text{t}} \quad \frac{1}{4} \text{pn} \quad \frac{\text{GBw}}{\text{ADCw}} \text{vwn}\delta\acute{o}\text{t}\text{p} \text{ p} \quad \frac{\text{GBwRan}}{\text{ADCw}\delta\text{RanpRwP}} \text{Vx}$$

$$8 \quad \frac{\text{RanAwSRw}}{\text{RanpRw}} ; \quad \text{x}\delta\text{t}\text{p} \quad \text{Bpj} > \text{p} \delta \frac{\text{RanAwSRw}}{\delta\text{RanpRwP}} \text{GBw}$$

$$\text{pn } \frac{1}{4} \quad \text{GBw}\delta\acute{o}\text{t}\text{p} \quad \text{Bpj}\text{p}; \quad \frac{\text{RanAwSRw}}{\text{GBw}\delta\text{RanpRwP}} \quad 6 \text{ x}\delta\text{t}\text{p} \quad \text{Bpj } 6^{\circ} \quad \frac{\text{RanAwSRw}}{\text{GBw}\delta\text{RanpRwP}}$$

$$>>: \quad \frac{\text{RanAwSRw}}{\text{RanpRw}} ; \quad \text{x}\delta\text{t}\text{p} \quad \text{Bpj} < \quad \frac{\text{RanAwSRw}}{\delta\text{RanpRwP}} \text{GBw}$$

$$\delta 15\text{p}$$

Onde $v_{w\tilde{n}\tilde{o}x\tilde{o}t\tilde{b}}$ é limitado de

$\tilde{\Delta}V_{sn} \text{ b } V_{xp} \text{ o } DR_v$ $\frac{Corrida}{RanbRw}$ $6 \text{ } v_{w\tilde{n}\tilde{o}x\tilde{o}t\tilde{b}} \text{ b } 6 \text{ } \tilde{\Delta}V_{sp} \text{ b } V_{xp}$ $\frac{Corrida}{RanbRw}$ e sua diferença é

É importante mencionar que para este caso em particular,

$ADCw = \frac{RanRbnRzgmAw}{\partial RanRwb \partial RanRz \partial}$ e $GBw = \frac{RanRbnRzgmAw}{\partial RanRwb \partial}$. Da Fig. 6(a), o SNFS




Fig. 6. SNFS baseado em CBTA configurado em: (a) sentido direto e (b) sentido inverso.




Fig. 7. (a) Comparações no domínio do tempo entre o projeto CMOS (linha azul) e macromodelo do tipo SPICE (linha vermelha) da Fig. 6(a), (b) Erro para cada intervalo de tempo. (Para interpretação de as referências à cor nesta legenda da figura, o leitor é encaminhado para a versão web deste artigo.)

Tabela 5
Tempos de CPU e cálculos de uso de memória.

	Projeto CMOS		Subcircuito SPICE	
	Fig. 6(a)	Fig. 6(b)	Fig. 6(a)	Fig. 6(b)
Tempo(s) de CPU	30,75	58,65	12,42	17,87
Uso de memória (kB)	205.591	387.723	12.342	16.054

$$is\dot{x}(t) = \frac{v_{w1}\dot{x}(t)}{Ra1} + \frac{v_{w2}\dot{x}(t)}{Ra2} + \dots + \frac{v_{wn}\dot{x}(t)}{Rpn} \quad (16)$$

De acordo com [10,11], uma forma de onda caótica $\dot{x}(t)$ foi aplicada ao SNFS projetado no nível de abstração do transistor e para o macromodelo proposto dado na Tabela 4. Simulações numéricas no domínio do tempo para $is\dot{x}(t)$ de ambos os projetos foram computados, conforme ilustrado na Fig. 7(a). Para determinar a precisão da derivada não linear macromodelo, o erro em cada etapa de integração foi calculado, como ilustrado na Fig. 7(b). De acordo com esta figura, o erro está em a faixa de 51A . A Tabela 5 fornece o tempo de CPU e o consumo de memória usados durante as simulações numéricas e como se pode observar, as diferenças são significativas.

4.2. Segunda topologia

Para este caso, o CBTA foi configurado no sentido inverso e a topologia SFNS é mostrada na Fig. 6(b), onde $R_{pn} = R_{nn} = 40\text{ k}\Omega$; $R_{sp} = R_{sn} = 10\text{ k}\Omega$, o valor numérico dos pontos de quebra são os mesmos descritos acima e para esta topologia, temos duas correntes de saída, $isp\dot{x}(t)$ e $isn\dot{x}(t)$. Da mesma forma que acima, substituindo a Fig. 5 no bloco n, obtemos

$$v_{z\dot{x}} = \frac{1}{R_{pn}} \left(\frac{v_{pn}}{R_{nn}} \right) + \dots + \frac{v_{wn}}{R_{nn}} \quad (17)$$

portanto (12) torna -se




Fig. 8. (a) Comparações no domínio do tempo entre projeto CMOS (linha azul) e macromodelo do tipo SPICE (linha vermelha) da Fig. 6(b) e para $isp\dot{x}(t)$, (b) Erro para cada intervalo de tempo. (Por interpretação das referências à cor nesta legenda da figura, o leitor é encaminhado para a versão web deste artigo.)




Fig. 9. (a) Comparações no domínio do tempo entre projeto CMOS (linha azul) e macromodelo tipo SPICE (linha vermelha) da Fig. 6(b) e para isótipo, (b) Erro para cada intervalo de tempo. (Por interpretação das referências à cor nesta legenda da figura, o leitor é encaminhado para a versão web deste artigo.)

$$\begin{aligned}
 & \frac{dv_{pn}(t)}{dt} \approx \frac{1}{C_{pn}} \left(\frac{GB}{ADC_p} v_{pn}(t) - \frac{SR_p}{GB} \right) \\
 & \text{onde } ADC_p = \frac{A_{ip} R_{pn}}{R_{w0} R_{pn}} \text{ . Além disso, novamente usando (17), (13) torna-se} \\
 & \frac{dv_{pn}(t)}{dt} \approx \frac{1}{C_{pn}} \left(\frac{GB_n}{ADC_n} v_{pn}(t) - \frac{SR_n}{GB_n} \right) \\
 & \text{onde } ADC_n = \frac{A_{in} R_{nn}}{R_{w0} R_{nn}} \text{ . A expressão para ambas as correntes de saída é} \\
 & \text{aproximado como} \\
 & i_{sp}(t) \approx \frac{v_{p1}(t)}{R_{p1}} + \frac{v_{p2}(t)}{R_{p2}} + \dots + \frac{v_{pn}(t)}{R_{pn}} \\
 & \text{e} \\
 & i_{sn}(t) \approx \frac{v_{n1}(t)}{R_{n1}} + \frac{v_{n2}(t)}{R_{n2}} + \dots + \frac{v_{nn}(t)}{R_{nn}}
 \end{aligned}$$

Da mesma forma que na Seção 4.1, uma forma de onda caótica foi aplicada a ambos os macromodelos e para cada topologia. Simulações Numéricas no domínio do tempo para isótipo são ilustrados na Fig. 8(a) e para isótipo estão representados na Fig. 9(a). Como se pode observar, ambos os resultados numéricos estão em bom acordo e a forma de onda de isótipo é a invertida versão de isótipo. A Tabela 5 também fornece o tempo de CPU e o consumo de memória. Além disso, o erro para cada topologia foi calculado, como ilustrado na Fig. 8(b) e Fig. 9(b), respectivamente. Em ambas as figuras, o a margem de erro máxima é de aproximadamente 10 uA. Em suma, o uso de modelos precisos e simples que considerando parâmetros de desempenho de CMOS CBTAs são muito úteis para melhorar o comportamento de funções não lineares, por exemplo, o SNFS baseado em CBTAs, economizando CPU

recursos quando circuitos complexos e não lineares são projetados e analisado. Ressaltamos que, para o melhor conhecimento dos autores, todos os modelos comportamentais descritos acima, o macromodelo não linear do tipo SPICE proposto para este amplificador híbrido juntamente com as topologias para o SNFS baseadas em CBTAs não foram relatadas na literatura, até hoje.

5. Conclusões

Um macromodelo não linear simples e preciso para emular o comportamento do CBTA em baixa frequência foi deduzido. A novidade do macromodelo derivado é que elementos parasitas, termos não lineares juntamente com os parâmetros de desempenho mais influentes foram levados em consideração. Simulações numéricas sobre o desempenho do macromodelo do tipo SPICE foram pesquisadas e comparadas com o projeto CMOS, mostrando um erro menor que 3,42% em todos os casos. Aproveitando o macromodelo não linear do tipo SPICE, o comportamento não linear para duas topologias propostas de SNFS com 4-platôs baseados em CBTAs também foram pesquisados, mostrando uma erro máximo de 10 uA para ambas as simulações numéricas no domínio do tempo. Os resultados mostram que o novo macromodelo pode ser usado para prever o comportamento linear ou não linear de circuitos analógicos baseados em CBTA, reduzindo o tempo de CPU e consumo de memória e sem piorar a precisão. Ao todo, o subcircuito do tipo SPICE apresentado na Tabela 4 é mais útil pelas razões mencionadas acima.

Declaração de Interesse Concorrente

Nenhum.

Reconhecimentos

Este trabalho foi apoiado em parte pela Universidad Autónoma de Tlaxcala (UATx), Tlaxcala de Xicohtencatl, TL, México, sob Concessão CACyPI-UATx-2020 e em parte pelo Programa de Fortalecimento Qualidade em Instituições de Ensino, ao abrigo da Bolsa C/PFCE-2020-29 MSU0013Y-07-23.

Apêndice A. Material suplementar

Dados complementares associados a este artigo podem ser encontrados, em a versão online, em <https://doi.org/10.1016/j.aeu.2020.153286>.

Referências

- [1] Sánchez-López C, Fernández FV, Tlelo-Cuautle E, Tan SX-D. Modelos de dispositivos ativos baseados em elementos patológicos e sua aplicação à análise simbólica. *IEEE Trans Circ Syst I: Reg Papers* 2011;58:1382–95. <https://doi.org/10.1109/TCSI.2010.2097696>.
- [2] Sánchez-López C. Equivalentes patológicos de dispositivos ativos totalmente diferenciais para análise nodal simbólica. *IEEE Trans Circ Syst I: Reg Papers* 2013;60:603–15. <https://doi.org/10.1109/TCSI.2013.2244271>.
- [3] Sánchez-López C, Ruiz-Pastor A, Ochoa-Montiel R, Carrasco-Aguilar MA. Análise nodal simbólica de circuitos analógicos com modernos blocos funcionais multiporta. *Radioengenharia* 2013;22:518–25.
- [4] Ayten UE, Sagbas M, Sedef H. Filtros ladder de salto do modo atual usando um novo bloco ativo. *AEU-Int J Electron Commun* 2010;64:503–11. <https://doi.org/10.1016/j.aeue.2009.03.012>.
- [5] Ayten UE, Sagbas M, Herencsar N, Koton J. Novo FDNR flutuante, simulador de indutor e capacitor usando CBTA. *Proc Int Conf Telecom Processo de Sinal* 2011;1:312–6. <https://doi.org/10.1109/TSP.2011.6043719>.
- [6] Ayten UE, Sagbas M, Herencsar N, Koton J. Novos simuladores de elementos gerais flutuantes usando CBTA. *Radioengenharia* 2012;21:11–9.
- [7] Ayten UE, Sagbas M, Sedef H. Circuito oscilador sinusoidal sintonizável eletronicamente com saídas de corrente e tensão. *Int J Electron* 2012;99:1133–44. <https://doi.org/10.1080/00207217.2011.653951>.
- [8] Koksall M, Ayten UE, Sagbas M. Realização de novo circuito mutuamente acoplado utilizando CC-CBTAs. *Circ Syst Signal Process* 2012;31:435–46. <https://doi.org/10.1007/s00034-011-9322-9>.
- [9] Koksall M. Realização de uma função geral de transferência de corrente all-pole usando CBTA. *Int J Circ Theory Appl* 2013;41:319–29. <https://doi.org/10.1002/cta.806>.
- [10] Ortega-Torres E, Ruiz-Hernández S, Sánchez-López C. Um macromodelo não linear para amplificador operacional de realimentação de corrente. *Microelêtron. J.* 2015;46:941–9. <https://doi.org/10.1016/j.mejo.2015.07.007>.
- [11] Sánchez-López C, Carrasco-Aguilar MA, Morales-López FE. Um macromodelo CCII não linear compatível com SPICE. *J Circ Syst Comp* 2017;26:1750144-1–44-8. <https://doi.org/10.1142/S0218126617501444>.
- [12] Akbari M, Hashemipour O, Moaiyeri MH, Aghajani A. Uma abordagem eficiente para aprimorar amplificadores acionados em massa. *Processo Analog Integr Circ Sig* 2017;92:489–99. <https://doi.org/10.1007/s10470-017-1010-7>.
- [13] Carbajal-Gómez VH, Sánchez-López C. Determinando expoentes Lyapunov precisos de um atrator caótico multiscroll baseado em SNFS. *Din não linear* 2019;98:2389–402. <https://doi.org/10.1007/s11071-019-05288-9>.