| 44 | ニーモ | モニック | オペコート | | アド | レッシ | ングモ | ード (| 数値は | ステー | ト数) | | フラグ | =H00 | 1 |
|--------------------------|--------|---------|------------|------|-------|-----|--------|------|------|------|--------|------|-----|--------------------------------------------------------------------------|----------|
| 命令 | 命令 2 | オペランド | OP Rd Rx | Drct | Index | Imm | FP Rlt | Reg | Imm4 | Indr | B Indr | Othr | 変化 | 説明 | |
| No Operation | NO | | 00h 0h 0h | | | | | | | | | 3 | × | 何もしない | |
| Load | LD I | Rd,EA | 08h Rd EA | 7 | 7 | 5 | 7 | 4 | 4 | 6 | 6 | | × | Rd ← [EA] | |
| Load | LD I | Rd,FLAG | 14h Rd 0h | | | | | | | | | 4 | × | Rd ← FLAG | |
| Store | ST I | Rd,EA | 10h Rd EA | 6 | 6 | | 6 | | | 5 | 5 | | × | [Dsp] ← EA | |
| Add | ADD I | Rd,EA | 18h Rd EA | 7 | 7 | 5 | 7 | 5 | 4 | 6 | 6 | | 0 | $Rd \leftarrow Rd + [EA]$ | |
| Subtract | SUB I | Rd,EA | 20h Rd EA | 7 | 7 | 5 | 7 | 5 | 4 | 6 | 6 | | 0 | Rd ← Rd - [EA] | |
| Compare | CMP I | Rd,EA | 28h Rd EA | 7 | 7 | 5 | 7 | 5 | 4 | 6 | 6 | | 0 | Rd - [EA] | |
| Logical And | AND I | Rd,EA | 30h Rd EA | 7 | 7 | 5 | 7 | 5 | 4 | 6 | 6 | | 0 | Rd ← Rd and [EA] | |
| Logical Or | OR I | Rd,EA | 38h Rd EA | 7 | 7 | 5 | 7 | 5 | 4 | 6 | 6 | | 0 | Rd ← Rd or [EA] | |
| Logical Xor | XOR I | Rd,EA | 40h Rd EA | 7 | 7 | 5 | 7 | 5 | 4 | 6 | 6 | | 0 | Rd ← Rd xor [EA] | 1 |
| Add with Scale | ADDS I | Rd,EA | 48h Rd EA | 8 | 8 | 6 | 8 | 6 | 5 | 7 | 7 | | 0 | $Rd \leftarrow Rd + [EA]^2$ | |
| Multiply | MUL I | Rd,EA | 50h Rd EA | 57 | 57 | 55 | 57 | 55 | 54 | 56 | 56 | | 0 | $Rd \leftarrow Rd \times [EA]$ | |
| Divide | DIV I | Rd,EA | 58h Rd EA | 73 | 73 | 71 | 73 | 71 | 70 | 72 | 72 | | 0 | Rd ← Rd / [EA] | |
| Modulo | MOD I | Rd,EA | 60h Rd EA | 73 | 73 | 71 | 73 | 71 | 70 | 72 | 72 | | 0 | Rd ← Rd % [EA] | |
| Multiply Long | MULL I | Rd,EA | 680h Rd EA | 57 | 57 | 55 | 57 | 55 | 54 | 56 | 56 | | 0 | $(Rd+1,Rd) \leftarrow Rd \times [EA]$ | 注 |
| Divide Long | DIVL I | Rd,EA | 70h Rd EA | 73 | 73 | 71 | 73 | 71 | 70 | 72 | 72 | | 0 | $Rd \leftarrow (Rd+1,Rd) / [EA],$ $Rd+1 \leftarrow (Rd+1,Rd) \% [EA]$ | 注 |
| Shift Left Arithmetic | SHLA I | Rd.EA | 80h Rd EA | 8+n | 8+n | 6+n | 8+n | 6+n | 5+n | 7+n | 7+n | | 0 | $Rd \leftarrow Rd \ll [EA]$ | - |
| Shift Left Logical | SHLL I | | 88h Rd EA | 8+n | 8+n | 6+n | 8+n | 6+n | 5+n | 7+n | 7+n | | 0 | Rd ← Rd << [EA] | 1 |
| Shift Right Arithmetic | SHRA I | | 90h Rd EA | 8+n | 8+n | 6+n | 8+n | 6+n | 5+n | 7+n | 7+n | | 0 | $Rd \leftarrow Rd >> [EA]$ | - |
| Shift Right Logical | SHRL I | • | 98h Rd EA | 8+n | 8+n | 6+n | 8+n | 6+n | 5+n | 7+n | 7+n | | 0 | $Rd \leftarrow Rd >>> [EA]$ | - |
| Jump on Zero | | EA | A0h 0h EA | 4/5 | 4/5 | | | | | 4/5 | | | × | If $(Z) PC \leftarrow EA$ | - |
| Jump on Carry | | EA . | A0h 1h EA | 4/5 | 4/5 | | | | | 4/5 | | | × | If (C) $PC \leftarrow EA$ | - |
| Jump on Minus | | EA | A0h 2h EA | 4/5 | 4/5 | | | | | 4/5 | | | × | If (S) $PC \leftarrow EA$ | - |
| Jump on Overflow | | EA | A0h 3h EA | 4/5 | 4/5 | | | | | 4/5 | | | × | if (V) $PC \leftarrow EA$ | - |
| Jump on greater than | | EA | A0h 4h EA | 4/5 | 4/5 | | | | | 4/5 | | | × | If (not (Z or (S xor V))) $PC \leftarrow EA$ | - |
| Jump on greater or equal | | EA | A0h 5h EA | 4/5 | 4/5 | | | | | 4/5 | | | × | if (not (S xor V)) $PC \leftarrow EA$ | - |
| Jump on less or equal | | EA | A0h 6h EA | 4/5 | 4/5 | | | | | 4/5 | | | | If $(Z \text{ or } (S \text{ xor } V)) \text{ PC} \leftarrow EA$ | - |
| Jump on less than | | EA | A0h 7h EA | 4/5 | 4/5 | | | | | 4/5 | | | × | If (S xor V) PC \leftarrow EA | - |
| Jump on Non Zero | | EA | A0h 8h EA | 4/5 | 4/5 | | | | | 4/5 | | | × | If (not Z) $PC \leftarrow EA$ | - |
| Jump on Non Carry | | EA | A0h 9h EA | 4/5 | 4/5 | | | | | 4/5 | | | × | If (not C) $PC \leftarrow EA$ | - |
| Jump on Non Minus | | EA . | A0h Ah EA | 4/5 | 4/5 | | | | | 4/5 | | | × | If (not S) $PC \leftarrow EA$ | - |
| Jump on Non Overflow | | EA | A0h Bh EA | 4/5 | 4/5 | | | | | 4/5 | | | × | If (not V) $PC \leftarrow EA$ | - |
| Jump on higher | | EA | A0h Ch EA | 4/5 | 4/5 | | | | | 4/5 | | | × | If (not (Z or C)) $PC \leftarrow EA$ | 1 |
| Jump on lower or same | | EA | A0h Eh EA | 4/5 | 4/5 | | | | | 4/5 | | | | If $(Z \text{ or } C) PC \leftarrow EA$ | - |
| Jump | | EA | A0h Fh EA | 5 | 5 | | | | | 5 | | | × | PC ← EA | - |
| Call subroutine | CALL I | | A8h 0h EA | 6 | 6 | | | | | 6 | | | × | $[SP] \leftarrow PC, PC \leftarrow EA$ | - |
| Input | | Rd,EA | B0h Rd EA | 7 | | | | | | 6 | 6 | | × | Rd ← IO[EA] | - |
| Output | | Rd,EA | B8h Rd EA | 6 | | | | | | 5 | 5 | | × | IO[EA] ← Rd | 1 |
| Push Register | PUSH I | | C0h Rd 0h | | | | | | | | | 5 | × | [SP] ← Rd | - |
| Pop Register | | Rd | C4h Rd 0h | | | | | | | | | 6 | × | $Rd \leftarrow [SP++]$ | - |
| Return from Subroutine | RET | - | D0h 0h 0h | | | | | | | | | 6 | × | PC ← [SP++] | 1 |
| Return from Interrupt | RETI | | D4h 0h 0h | | | | | | | | | 9 | × | $FLAG \leftarrow [SP++], PC \leftarrow [SP++]$ | 1 |
| Enable Interrupt | EI | | E0h 0h 0h | | | | | | | | | 5 | × | 割込み許可 | 1 |
| Disable Interrupt | DI | | E4h 0h 0h | | | | | | | | | 5 | × | 割込み禁止 | 1 |
| Supervisor Call | SVC | | F0h 0h 0h | | | | | | | | | 12 | × | システムコール | 1 |
| Halt | HALT | | FFh 0h 0h | | | | | | | | | 5 | × | CPU停止 | \dashv |

アドレッシングモード (上の表中EAの詳細) に付いて

| アドレッシングモード(上の | の表中E | Aの詳細)に付いて | | | | | _ |
|------------------------|--------|-----------------------|-----------|-------|-----------|-----------------------------------------|----|
| アドレッシングモード | 略記 | ニーモニック | 命令フォ | ーマット | | EA(実効アドレス)の決め方 | |
| ノトレッシングモート | 中台市山 | (EA部分の標記方法) | 第1ワード | 第2ワード | 略記 | 解説 | |
| Direct | Drct | OP Rd, <u>Dsp</u> | OP+0 Rd0h | Dsp | [Dsp] | Dsp番地 |] |
| Indexed | Index | OP Rd, <u>Dsp,Rx</u> | OP+1 RdRx | Dsp | [Dsp+Rx] | (Dsp+Rxレジスタの内容)番地 | |
| Immediate | Imm | OP Rd, <u>#Imm</u> | OP+2 Rd0h | Imm | Imm | Immそのもの |] |
| FP Rerative | FP Rlt | OP Rd, <u>Dsp4,FP</u> | OP+3 RdD4 | | [Dsp4+FP] | (D4を符号拡張した値×2 + FPレジスタの内容)番地(D4=Dsp4/2) | 注2 |
| Register | Reg | OP Rd <u>,Rs</u> | OP+4 RdRs | | Rs | Rsレジスタの内容 |] |
| 4bit Signed Immediate | Imm4 | OP Rd, <u>#Imm4</u> | OP+5 RdI4 | | Imm4 | I4を符号拡張した値そのもの | 注3 |
| Register Indirect | Indr | OP Rd <u>.0.Rx</u> | OP+6 RdRx | | [Rx] | Rxレジスタの内容番地 | |
| Byte Register Indirect | B Indr | OP Rd, <u>@Rx</u> | OP+7 RdRx | | [Rx] | Rxレジスタの内容番地(但し番地の内容は 8 bitデータ) |] |
| Other | Othr | OP Rd | OP Rd0h | | | なし |] |
| Other | Othi | OP | OP 0h0h | | | なし | |

注4

※アセンブリ言語でDsp とDsp4、ImmとImm4の標記は同じ(値によりアセンブラが自動判定)。 ※FP相対で、Dsp4は-16~+14の偶数 注1:MULL、DIVL命令ではRdは偶数番号のレジスタ

注 2:D4はDsp4(4bitディスプレースメント)の1/2の値

注 3: I4はImm 4 (4 bit即値)のこと

注4:アドレッシングモードによりOPの値が変化する

| データ形式 | 15 | | 0 | |
|-------|----|----------|---|-----|
| データ | | 16ビットデータ | | 8ビッ |
| | | | | |

アドレス 16ビットアドレス

| メモリ空間 | +0 | +1 |
|-------|----|----|
| 0000H | | |
| 0002H | | |
| 0004H | | |
| | | |
| FFFCH | | |
| FFFEH | | |

| I/O空間 | +0 | +1 |
|-------|----|----|
| 00H | | |
| 02H | | |
| 04H | | |
| | | |
| | | |
| | | |
| FCH | | |
| FEH | | _ |
| • | | |

レジスタ構成

| | 15 | 0 |
|-------------|---------|---|
| GO | | |
| G1 | | |
| G2 | | |
| G3 | | |
| G4 | | |
| G5 | | |
| G6 | | |
| G7 | | |
| G8 | | |
| G9 | | |
| G10 | | |
| G11 | | |
| FP | | |
| SP(SSP/USP) | | |
| USP | | |
| | CPUレジスタ | |

| | レジ | スタの | 意味 | | | |
|-----|-------|--------|----------|--|--|--|
| CPU | G0-11 | 汎用レジスタ | | | | |
| レジス | FP | フレー | ムポインタ | | | |
| レンハ | SSP | システム | スタックポインタ | | | |
| 9 | USP | ユーザス | タックポインタ | | | |
| | PC | プログ | ラムカウンタ | | | |
| | | フラグ | | | | |
| | | Е | 割込み許可 | | | |
| PSW | | P | 特権モード | | | |
| PSW | FLAG | V | オーバフロー | | | |
| | | C | キャリー | | | |
| | | S | 符号 | | | |
| | | Z | ゼロ | | | |

| _ | 15 | | | 0 |
|------|------|------|------|------|
| PC | | | | |
| FLAG | 0000 | 0000 | EP00 | VCSZ |
| | | DC | 'TA7 | |

| ダイレクト(*0) | | | | ショートイミディ | エイト(*5) |) |
|-------------|-----|------|-----|------------|---------|---------|
| O P | Rd | 0H | Dsp | O P | Rd | Imm4 |
| | | • | • | | • | • |
| インデクスド(*1) | | | | レジスタインダイ | レクト(*6) |) |
| O P | Rd | Rx | Dsp | O P | Rd | Rx |
| • | • | • | | | • | • |
| イミディエイト(*2) |) | | | バイト・レジスタ | インダイコ | レクト(*7) |
| O P | Rd | 0H | Imm | O P | Rd | Rx |
| | | | | | | |
| FP相対(*3) | | | | レジスタ(*8) | | |
| O P | Rd | Dsp4 | | O P | Rd | 0H |
| | | | • | | | |
| レジスタレジスタ(| *4) | | | オペランドなし(*9 |) | |
| O P | Rd | Rs | | O P | 00 | Н |

| OP | | 1 | | | | | | | | | |
|------------|-------|----------|----------|----------|----------|------------|----------|----------|----------|--|--|
| | | | | | OP下位 | 23ビット | 3ビット | | | | |
| | | 0 | l | 2 | 3 | 4 | 5 | 6 | 7 | | |
| | 00000 | NO(*9) | | | | | | | | | |
| | 00001 | LD(*0) | LD(*1) | LD(*2) | LD(*3) | LD(*4) | LD(*5) | LD(*6) | LD(*7) | | |
| | 00010 | ST(*0) | ST(*1) | | ST(*3) | LD(*8) ※ 1 | | ST(*6) | ST(*7) | | |
| | 00011 | ADD(*0) | ADD(*1) | ADD(*2) | ADD(*3) | ADD(*4) | ADD(*5) | ADD(*6) | ADD(*7) | | |
| | 00100 | SUB(*0) | SUB(*1) | SUB(*2) | SUB(*3) | SUB(*4) | SUB(*5) | SUB(*6) | SUB(*7) | | |
| | 00101 | CMP(*0) | CMP(*1) | CMP(*2) | CMP(*3) | CMP(*4) | CMP(*5) | CMP(*6) | CMP(*7) | | |
| | 00110 | AND(*0) | AND(*1) | AND(*2) | AND(*3) | AND(*4) | AND(*5) | AND(*6) | AND(*7) | | |
| | 00111 | OR(*0) | OR(*1) | OR(*2) | OR(*3) | OR(*4) | OR(*5) | OR(*6) | OR(*7) | | |
| | 01000 | XOR(*0) | XOR(*1) | XOR(*2) | XOR(*3) | XOR(*4) | XOR(*5) | XOR(*6) | XOR(*7) | | |
| | 01001 | ADDS(*0) | ADDS(*1) | ADDS(*2) | ADDS(*3) | ADDS(*4) | ADDS(*5) | ADDS(*6) | ADDS(*7) | | |
| | 01010 | MUL(*0) | MUL(*1) | MUL(*2) | MUL(*3) | MUL(*4) | MUL(*5) | MUL(*6) | MUL(*7) | | |
| | 01011 | DIV(*0) | DIV(*1) | DIV(*2) | DIV(*3) | DIV(*4) | DIV(*5) | DIV(*6) | DIV(*7) | | |
| | 01100 | MOD(*0) | MOD(*1) | MOD(*2) | MOD(*3) | MOD(*4) | MOD(*5) | MOD(*6) | MOD(*7) | | |
| | 01101 | MULL(*0) | MULL(*1) | MULL(*2) | MULL(*3) | MULL(*4) | MULL(*5) | MULL(*6) | MULL(*7) | | |
| | 01110 | DIVL(*0) | DIVL(*1) | DIVL(*2) | DIVL(*3) | DIVL(*4) | DIVL(*5) | DIVL(*6) | DIVL(*7) | | |
| പ് പ | 01111 | | | | | | | | | | |
| O P 上位5ビット | 10000 | SHLA(*0) | SHLA(*1) | SHLA(*2) | SHLA(*3) | SHLA(*4) | SHLA(*5) | SHLA(*6) | SHLA(*7) | | |
| Д' | 10001 | SHLL(*0) | SHLL(*1) | SHLL(*2) | SHLL(*3) | SHLL(*4) | SHLL(*5) | SHLL(*6) | SHLL(*7) | | |
| 0 | 10010 | SHRA(*0) | SHRA(*1) | SHRA(*2) | SHRA(*3) | SHRA(*4) | SHRA(*5) | SHRA(*6) | SHRA(*7) | | |
| | 10011 | SHRL(*0) | SHRL(*1) | SHRL(*2) | SHRL(*3) | SHRL(*4) | SHRL(*5) | SHRL(*6) | SHRL(*7) | | |
| | 10100 | JMP(*0) | JMP(*1) | | | | | JMP(*6) | | | |
| | 10101 | CALL(*0) | CALL(*1) | | | | | CALL(*6) | | | |
| | 10110 | IN(*0) | | | | | | IN(*6) | IN(*7) | | |
| | 10111 | OUT(*0) | | | | | | OUT(*6) | OUT(*7) | | |
| | 11000 | PUSH(*8) | | | | POP(*8) | | | | | |
| | 11001 | | | | | | | | | | |
| | 11010 | RET(*9) | | | | RETI(*9) | | | | | |
| | 11011 | | | | | | | | | | |
| | 11100 | EI(*9) | | | | DI(*9) | | | | | |
| | 11101 | | | | | | | | | | |
| | 11110 | SVC(*9) | | | | | | | | | |
| | 11111 | | | | | | | | HALT(*9) | | |

| - 1 | 土 | 140 | Δ | . 🛆 |
|-----|---|-----|----------|-----|
| | 寸 | 惟 | 命 | T |
| | | | | |

※1:フラグからレジスタへの転送命令

| | > | >= | = | != | <= | < |
|------|-----|-----|----|-----|-----|-----|
| 符号あり | JGT | JGE | JΖ | JNZ | JLE | JLT |
| 符号無し | JHI | JNC | JΖ | JNZ | JLS | JC |

FLAGのビット割り (0000000EP00VCSZ)

| Rd/Rs/Rx | |
|--------------|---|
| rta/rts/rts | |
| 値 意味 | |
| 0 G0 | |
| l Gl | |
| 2 G2 | |
| 3 G3 | |
| 4 G4 | |
| 5 G5 | |
| 6 G6 | |
| 7 G7 | |
| 8 G8 | |
| 9 G9 | |
| A G10 | |
| B G11 | |
| C G12(FP) | |
| D SP(SSP/USF |) |
| E USP | |
| F PC | |

SPの意味はPフラグで変化 (P=1:SSP、P=0:USP)

| JMP命令のRd | | |
|----------|-----|--|
| 値 | 意味 | |
| 0 | JZ | |
| 1 | JC | |
| 2 | JM | |
| 3 | JO | |
| 4 | JGT | |
| 5 | JGE | |
| 6 | JLE | |
| 7 | JLT | |
| 8 | JNZ | |
| 9 | JNC | |
| A | JNM | |
| В | JNO | |
| С | JHI | |
| D | | |
| Е | JLS | |
| F | JMP | |

メモリマップ

IOマップ

| 0002h 0004h RAM(60kB) EFFEh F000h IPL(4064B) | | +0番地 +1番地 | |
|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|-------|-------------|-----|
| RAM(60kB) RAM(60kB) RAM(60kB) RAM(60kB) RAM(60kB) RAM(60kB) ROM REFFEH FOOOH IPL(4064B) FFDEH FFEOH Timer0 FFE2h Timer1 FFE4h RN4020 受信 RN4020 受信 FFE8h FT232RL 受信 FFE8h FT232RL 受信 FFE8h FT232RL 送信 FFECH TeC 受信 FFECH TeC 受信 FFECH FFECH TeC 送信 FFFOH USD FFF2h FFF6H ADC FFF4h FFF6H メモリ保護違反 FFF8H ドFF7AH 特権違反(※1) FFFCH 未定義命令(※1) | 0000h | | |
| RAM(60kB) RAM RAM(60kB) RAM RAM(60kB) ROM RFFEh FO00h IPL(4064B) FFDEh FFE0h FFE2h Timer1 FFE4h RN4020 受信 FFE8h FT232RL 受信 FFE8h FT232RL 受信 FFE8h FT232RL 送信 FFECh TeC 受信 FFECh TeC 受信 FFFEh TeC 送信 FFFOh USD FFF2h ADC FFF4h FFF6h メモリ保護違反 FFF8h FFF8h FFF8h FFF8h FFF8h FFF8h FFF8h FFFAh FFFCh 未定義命令(※1) | 0002h | | |
| FFEh FOOOh IPL(4064B) FFDEh FFEOh Timer0 FFE2h Timer1 FFE4h RN4020 受信 FFE6h RN4020 送信 FFE8h FT232RL 受信 FFE8h FT232RL 送信 FFECh TeC 受信 FFEEh TeC 送信 FFFOh uSD FFF2h ADC FFF4h 不正 (奇数) アドレス FFF6h メモリ保護違反 FFF8h ゼロ除算(※1) FFFAh 特権違反(※1) | 0004h | | |
| F000h … IPL(4064B) FFDEh FFE0h FFE0h FFE2h FFE4h FFE4h RN4020 受信 FFE8h FFE8h FT232RL 受信 FFE8h FFECh FFECh FFECh FFECh FFFCh FFFCh FFF7h ADC FFF4h FFF7h ADC FFF8h FFF7h FF | | RAM(60kB) | RAM |
| | | | |
| FFDEN Timer 0 FFE 2h Timer 1 FFE 4h RN 40 20 受信 FFE 6h RN 40 20 送信 FFE 8h FT 23 2 RL 受信 FFE Ah FT 23 2 RL 送信 FFE Ch TeC 受信 FFE Eh TeC 送信 FFF Ch USD A FFF 2h ADC FFF 4h 不正 (奇数) アドレス FFF 6h メモリ保護違反 FFF 8h ゼロ除算(※ 1) FFF Ah 特権違反(※ 1) FFF Ch 未定義命令(※ 1) | | IPL(4064R) | RO |
| FFE2h Timer l FFE4h RN4020 受信 FFE6h RN4020 送信 FFE8h FT232RL 受信 FFE8h FT232RL 送信 FFECh TeC 受信 FFECh TeC 送信 FFFCh uSD ストラテチ2h ADC FFF4h 不正 (奇数) アドレス FFF6h メモリ保護違反 FFF8h ゼロ除算(※ 1) FFFAh 特権違反(※ 1) FFFCh 未定義命令(※ 1) | FFDEh | 11 L(+004D) | |
| FFE4h RN4020 受信 FFE6h RN4020 送信 FFE8h FT232RL 受信 FFEAh FT232RL 送信 FFECh TeC 受信 FFEEh TeC 送信 FFF0h uSD ストデレス FFF4h 不正 (奇数) アドレス FFF6h メモリ保護違反 FFF8h ゼロ除算(※ 1) FFFAh 特権違反(※ 1) FFFCh 未定義命令(※ 1) | FFE0h | Timer0 | |
| FFE6h RN4020 送信 FFE8h FT232RL 受信 FFEAh FT232RL 送信 FFECh TeC 受信 FFEEh TeC 送信 FFF9h uSD FFF9h ADC FFF4h 不正 (奇数) アドレス FFF6h メモリ保護違反 FFF8h ゼロ除算(※1) FFFAh 特権違反(※1) FFFCh 未定義命令(※1) | FFE2h | Timer l | |
| FFE8h FT232RL 受信 FFEAh FT232RL 送信 FFECh TeC 受信 FFEEh TeC 送信 FFF0h uSD 次 FFF2h ADC FFF4h 不正 (奇数) アドレス FFF6h メモリ保護違反 FFF8h ゼロ除算(※ 1) FFFAh 特権違反(※ 1) FFFCh 未定義命令(※ 1) | FFE4h | RN4020 受信 | |
| FFEAh FT232RL 送信 FFECh TeC 受信 FFEEh TeC 送信 FFF0h uSD FFF2h ADC FFF4h 不正 (奇数) アドレス FFF6h メモリ保護違反 FFF8h ゼロ除算(※ 1) FFFAh 特権違反 (※ 1) FFFCh 未定義命令 (※ 1) | FFE6h | RN4020 送信 | |
| FFECh TeC 受信 FFEEh TeC 送信 FFFOh uSD FFF2h ADC FFF4h 不正 (奇数) アドレス FFF6h メモリ保護違反 FFF8h ゼロ除算(※ 1) FFFAh 特権違反 (※ 1) FFFCh 未定義命令 (※ 1) | FFE8h | FT232RL 受信 | |
| FFECh TeC 受信 FFEEh TeC 送信 FFF0h uSD FFF2h ADC FFF4h 不正 (奇数) アドレス FFF6h メモリ保護違反 FFF8h ゼロ除算(※ 1) FFFAh 特権違反 (※ 1) FFFCh 未定義命令 (※ 1) | FFEAh | | 中 |
| FFF4h 不止 (奇数) アドレス FFF6h メモリ保護違反 FFF8h ゼロ除算(※1) FFFAh 特権違反 (※1) FFFCh 未定義命令 (※1) | | TeC 受信 | (d) |
| FFF4h 不止 (奇数) アドレス FFF6h メモリ保護違反 FFF8h ゼロ除算(※1) FFFAh 特権違反 (※1) FFFCh 未定義命令 (※1) | FFEEh | | F Y |
| FFF4h 不止 (奇数) アドレス FFF6h メモリ保護違反 FFF8h ゼロ除算(※1) FFFAh 特権違反 (※1) FFFCh 未定義命令 (※1) | FFF0h | uSD | 7 |
| FFF4h 不止 (奇数) アドレス FFF6h メモリ保護違反 FFF8h ゼロ除算(※1) FFFAh 特権違反 (※1) FFFCh 未定義命令 (※1) | FFF2h | ADC | 7 |
| FFF8h ゼロ除算(※ 1) FFFAh 特権違反(※ 1) FFFCh 未定義命令(※ 1) | FFF4h | 不正(奇数)アドレス | 4 |
| FFFAh特権違反(※ 1)FFFCh未定義命令(※ 1) | FFF6h | メモリ保護違反 | |
| FFFCh 未定義命令(※ 1) | FFF8h | ゼロ除算(※1) | |
| FFFCh 未定義命令(※ 1) | FFFAh | 特権違反(※1) | |
| FFFEh SVC (※1) | FFFCh | | |
| | FFFEh | SVC (※1) | |

| ※ 1 | :マイクロプログラムにより発生 |
|------------|-----------------|
|------------|-----------------|

| | +0番地 +1番地 | | | |
|-----|---------------------------|-------------------|-------|--|
| 00h | Timer0(In:現在値/Out:周期) | | | |
| 02h | Timer0(In:フラグ/Out:コントロール) | | | |
| 04h | Timer1(In:現在值/Out:周期) | | | |
| 06h | Timer1(In:フラグ/Out:コントロール) | | | |
| 08h | 00H | FT232RL-Data | | |
| 0Ah | 00H | FT232RL-Stat/Ctrl | | |
| 0Ch | 00H | TeC-Data | | |
| 0Eh | 00H | TeC-Stat/Ctrl | | |
| 10h | 00H | uSD-Stat/Ctrl | | |
| 12h | uSD-Me | emAddr | | |
| 14h | uSD-Bll | κAddrH | Ţ | |
| 16h | uSD-BlkAddrL | | /0装置 | |
| 18h | 00H | 拡張ポート(In/Out) | 強 | |
| lAh | 00H | ADC参照電圧(Out) | Щ | |
| 1Ch | 00H | 拡張ポートHi(Out) | | |
| lEh | 00H | モード(In) | | |
| 20h | 00H | ADC(CH0) | | |
| 22h | 00H | ADC(CH1) | | |
| 24h | 00H | ADC(CH2) | | |
| 26h | 00H | ADC(CH3) | | |
| 28h | 00H | RN4020-Data | | |
| 2Ah | 00H | RN4020-Stat/Ctrl | | |
| 2Ch | 00H | RN4020-Cmd | | |
| 2Eh | 00H | 予約 | | |
| 30h | 空き | 空き | 空 | |
| | | | NH. | |
| F0h | 00H | b0=Enable MMU | | |
| F2h | 空き | | MMU | |
| F4h | ベースレジスタ | | MU | |
| F6h | リミットレジスタ | | | |
| F8h | データレジスタ(Out)/データSW(IN) | | П | |
| FAh | アドレスレジスタ(IN) | | コンソール | |
| FCh | 00H | ロータリーSW(IN) | 1 | |
| FEh | 00H | 機能レジスタ(IN) | 7 | |

拡張ポートHi (M000 VVVV)

M (0:入力, 1:出力), VVVV (I7~I4に出力)

I/Oポート詳細

| 番地 | I/Oポート | ビット | 意味 |
|-----|--------------|-----------|------------------------------------------------------------------|
| | *-Ctrl(OUT) | TR00 0000 | T=Enable Transmitter Interrupt, R=Enable Reciver Interrupt |
| | *-Stat(IN) | TR00 0000 | T=Transmitter Ready, R=Reciver Ready |
| 02h | Timer0 コントール | 1000 000S | I=Enable Interrupt, s=Start |
| 04h | Timerl コントール | 1000 000S | I=Enable Interrupt, s=Start |
| 11h | uSD-Ctrl | 0000 EIRW | E=INT_ENA, I=INIT, R=READ, w=WRITE |
| 13h | uSD-Stat | 0000 IE00 | I=IDLE, E=ERROR |
| 1Fh | モード | 0000 0MMM | мм: 000=TeC,001=TaC,010=DEMO1,011=DEMO2,111=RN4020FactoryReset |
| 2Dh | RN4020-Cmd | 0000 FHCS | RN4020(F=Flow Control, H=Hw Pin, C=Cmd Pin, S=Sw Pin (初期值=0001)) |
| FDh | ロータリーSW(IN) | 000S SSSS | sssss: 0=G0,1=G1,···11=G11,12=FP,13=SP,14=PC,15=FLAG,16=MD,17=MA |
| FFh | 機能レジスタ(IN) | 0000 FFFF | FFFF: 0=ReadReg, 1=WriteReg, 13=ReadMem, 14=WriteMem |