### TaC命令表

命令	ニーモニック	オペコート						値はス				フラグ	説明
N 0 11	命令 オペランド	OP Rd Rx			lmm		Ŭ	lmm4	_	_	Othr	変化	IT I I to I
No Operation	NO	00h 0h 0h									3	×	何もしない
Load	LD Rd,EA	08h Rd EA	7	7	5	7	4	4	6	6		×	Rd ← [EA]
Store	ST Rd,EA	10h Rd EA	6	6		6			5	5		×	[EA] ← Rd
Add	ADD Rd,EA	18h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd + [EA]
Subtract	SUB Rd,EA	20h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd - [EA]
Compare	CMP Rd,EA	28h Rd EA	7	7	5	7	5	4	6	6		0	Rd - [EA]
Logical And	AND Rd,EA	30h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd and [EA]
Logical Or	OR Rd,EA	38h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd or [EA]
Logical Xor	XOR Rd,EA	40h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd xor [EA]
Add with Scale	ADDS Rd,EA	48h Rd EA	8	8	6	8	6	5	7	7		0	Rd ← Rd + [EA]*2
Multiply	MUL Rd,EA	50h Rd EA	57	57	55	57	55	54	56	56		0	$Rd \leftarrow Rd \times [EA]$
Divide	DIV Rd,EA	58h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← Rd / [EA]
Modulo	MOD Rd,EA	60h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← Rd % [EA]
Shift Left Arithmetic	SHLA Rd,EA	80h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	$Rd \leftarrow Rd << [EA]$
Shift Left Logical	SHLL Rd,EA	88h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	$Rd \leftarrow Rd << [EA]$
Shift Right Arithmetic	SHRA Rd,EA	90h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	Rd ← Rd >> [EA]
Shift Right Logical	SHRL Rd,EA	98h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	Rd ← Rd >>> [EA]
Jump on Zero	JZ EA	A0h 0h EA	4/5	4/5					4/5			×	If (Z) PC ← EA
Jump on Carry	JC EA	A0h 1h EA	4/5	4/5					4/5			×	If (C) PC ← EA
Jump on Minus	JM EA	A0h 2h EA	4/5	4/5					4/5			×	If (S) PC ← EA
Jump on Overflow	JO EA	A0h 3h EA	4/5	4/5					4/5			×	if (V) PC ← EA
Jump on greater than	JGT EA	A0h 4h EA	4/5	4/5					4/5			×	If (not (Z or (S xor V))) PC ← EA
Jump on greater or equal	JGE EA	A0h 5h EA	4/5	4/5					4/5			×	if (not (S xor V)) PC ← EA
Jump on less or equal	JLE EA	A0h 6h EA	4/5	4/5					4/5			×	If (Z or (S xor V)) PC ← EA
Jump on less than	JLT EA	A0h 7h EA	4/5	4/5					4/5			×	If (S xor V) PC ← EA
Jump on Non Zero	JNZ EA	A0h 8h EA	4/5	4/5					4/5			×	If (not Z) PC ← EA
Jump on Non Carry	JNC EA	A0h 9h EA	4/5	4/5					4/5			×	If (not C) PC ← EA
Jump on Non Minus	JNM EA	A0h Ah EA	4/5	4/5					4/5			×	If (not S) PC ← EA
Jump on Non Overflow	JNO EA	A0h Bh EA	4/5	4/5					4/5			×	If (not V) PC ← EA
Jump on higher	JHI EA	A0h Ch EA	4/5	4/5					4/5			×	If (not (Z or C)) PC ← EA
Jump on lower or same	JLS EA	A0h Eh EA	4/5	4/5					4/5			×	If (Z or C) PC ← EA
Jump	JMP EA	A0h Fh EA	5	5					5			×	PC ← EA
Call subroutine	CALL EA	A8h 0h EA	6	6					6			×	[SP] ← PC, PC ← EA
Input	IN Rd,EA	B0h Rd EA	7						6	6		×	Rd ← IO[EA]
Output	OUT Rd,EA	B8h Rd EA	6						5	5		×	IO[EA] ← Rd
Push Register	PUSHRd	C0h Rd 0h									5	×	[SP] ← Rd
Pop Register	POP Rd	C4h Rd 0h									6	×	Rd ← [SP++]
Return from Subroutine	RET	D0h 0h 0h									6	×	PC ← [SP++]
Return from Interrupt	RETI	D4h Fh 0h									9	×	FLAG ← [SP++], PC ← [SP++]
Supervisor Call	svc	F0h 0h 0h									12	×	システムコール
Halt	HALT	FFh 0h 0h									5	×	CPU停止
Tiait	IIVEI	ווי ווי ווי	L			L					Ü	^	CI OPT

アドレッシングモード(上の表中EAの詳細)に付いて							
アドレッシングモード	略記	ニーモニック	命令フォ	ーマット		EA(実効アドレス)の決め方	1
アトレックングモード	MR.PC	(EA部分の標記方法)	第1ワード 第2ワード		略記	解説	1
Direct	Drct	OP Rd, <u>Dsp</u>	OP+0 Rd0h	Dsp	[Dsp]	Dsp番地	]
Indexed	Index	OP Rd, <u>Dsp.Rx</u>	OP+1 RdRx	Dsp	[Dsp+Rx]	(Dsp+Rxレジスタの内容)番地	Ĩ
Immediate	Imm	OP Rd <u>,#Imm</u>	OP+2 Rd0h	Imm	Imm	Immそのもの	]
FP Rerative	FP Rlt	OP Rd <u>,Dsp4.FP</u>	OP+3RdD4		[Dsp4+FP]	(D4を符号拡張した値×2 + FPレジスタの内容)番地(D4=Dsp4/2)	] ;
Register	Reg	OP Rd <u>,Rs</u>	OP+4 RdRs		Rs	Rsレジスタの内容	
4bit Signed Immediate	Imm4	OP Rd <u>,#Imm4</u>	OP+5 RdI4		Imm4	I4を符号拡張した値そのもの	] ;
Register Indirect	Indr	OP Rd <u>.O.Rx</u>	OP+6 RdRx		[Rx]	Rxレジスタの内容番地	1
Byte Register Indirect	B Indr	OP Rd, <u>@Rx</u>	OP+7 RdRx		[Rx]	Rxレジスタの内容番地(但し番地の内容は8bitデータ)	Ĭ
Other	Other	OP Rd	OP Rd0h			なし	Ĭ
Other	Othr	OP	OP 0h0h			なし	

注4

※アセンブリ言語でDspとDsp4、ImmとImm4の標記は同じ(値によりアセンブラが自動判定)。

※FP相対で、Dsp4は-16~+14の偶数

色付きのセルは特権命令

注1:RETI命令は特権モードでのみEPIフラグを変化させる

注2: D4はDsp4(4bitディスプレースメント)の1/2の値

注3: I4はImm4 (4bit即値)のこと

注4:アドレッシングモードによりOPの値が変化する


データ形式 15		0
データ	16ビットデータ	
アドレス	16ビットアドレス	

	7	0
8ビットデータ		
	(メモリ・1/0	でのみ使用)

メモリ空間	+0	+1
0000H		
0002H		
0004H		
FFFCH		
FFFFH		

I/O空間	+0	+1
00H		
02H		
04H		
FCH		
FEH		

## レジスタ構成



レジスタの意味					
	G0-11	汎用レジスタ			
CPU	FP	フレーム	ムポインタ		
レジスタ	SSP	システム	スタックポインタ		
	USP	ユーザス	タックポインタ		
	PC	プログラムカウンタ			
	FLAG	フラグ			
		E	割込み許可		
		Р	特権モード		
PSW		Į	I/O特権モード		
		٧	オーバフロー		
		С	キャリー		
		S	符号		
		Z	ゼロ		

_	15			0	
PC					
FLAG	0000	0000	EPI0	VCSZ	
	PSW				

\*SPはカーネルモードではSSP, ユーザモードではUSP \*\*FLAGはCPUレジスタ(G15)として扱うこともできる

ダイ	レク	h (	(0* <sup>*</sup>
~ 1			· •

0 P	Rd	0H	Dsp

 ショートイミディエイト(\*5)

 OP
 Rd
 Imm4

#### インデクスド(\*1)

OP	Rd	Rx	Dsp

レジスタインダイレクト(\*6) OP Rd Rx

#### イミディエイト(\*2)

O P	Rd	0H	lmm					

 バイト・レジスタインダイレクト(\*7)

 OP
 Rd
 Rx

#### FP相対(\*3)

0 P	Rd	Dsp4

レジスタ(\*8)

0 P	Rd	0H

### レジスタレジスタ(\*4)

0 P	Rd	Rs

オペランドなし(\*9)

0 P	00H
-----	-----

OP

					OP下位	<b>ヹ</b> 3ビット			
]		0	1	2	3	4	5	6	7
	00000	NO(*9)							
	00001	LD(*0)	LD(*1)	LD(*2)	LD(*3)	LD(*4)	LD(*5)	LD(*6)	LD(*7)
	00010	ST(*0)	ST(*1)		ST(*3)			ST(*6)	ST(*7)
	00011	ADD(*0)	ADD(*1)	ADD(*2)	ADD(*3)	ADD(*4)	ADD(*5)	ADD(*6)	ADD(*7)
	00100	SUB(*0)	SUB(*1)	SUB(*2)	SUB(*3)	SUB(*4)	SUB(*5)	SUB(*6)	SUB(*7)
	00101	CMP(*0)	CMP(*1)	CMP(*2)	CMP(*3)	CMP(*4)	CMP(*5)	CMP(*6)	CMP(*7)
	00110	AND(*0)	AND(*1)	AND(*2)	AND(*3)	AND(*4)	AND(*5)	AND(*6)	AND(*7)
	00111	OR(*0)	OR(*1)	OR(*2)	OR(*3)	OR(*4)	OR(*5)	OR(*6)	OR(*7)
	01000	XOR(*0)	XOR(*1)	XOR(*2)	XOR(*3)	XOR(*4)	XOR(*5)	XOR(*6)	XOR(*7)
	01001	ADDS(*0)	ADDS(*1)	ADDS(*2)	ADDS(*3)	ADDS(*4)	ADDS(*5)	ADDS(*6)	ADDS(*7)
	01010	MUL(*0)	MUL(*1)	MUL(*2)	MUL(*3)	MUL(*4)	MUL(*5)	MUL(*6)	MUL(*7)
	01011	DIV(*0)	DIV(*1)	DIV(*2)	DIV(*3)	DIV(*4)	DIV(*5)	DIV(*6)	DIV(*7)
	01100	MOD(*0)	MOD(*1)	MOD(*2)	MOD(*3)	MOD(*4)	MOD(*5)	MOD(*6)	MOD(*7)
	01101								
* T	01110								
5 Ķ	01111								
L位	10000	SHLA(*0)	SHLA(*1)	SHLA(*2)	SHLA(*3)	SHLA(*4)	SHLA(*5)	SHLA(*6)	SHLA(*7)
O P 上位5ビット	10001	SHLL(*0)	SHLL(*1)	SHLL(*2)	SHLL(*3)	SHLL(*4)	SHLL(*5)	SHLL(*6)	SHLL(*7)
0	10010	SHRA(*0)	SHRA(*1)	SHRA(*2)	SHRA(*3)	SHRA(*4)	SHRA(*5)	SHRA(*6)	SHRA(*7)
	10011	SHRL(*0)	SHRL(*1)	SHRL(*2)	SHRL(*3)	SHRL(*4)	SHRL(*5)	SHRL(*6)	SHRL(*7)
	10100	JMP(*0)	JMP(*1)						
	10101	CALL(*0)	CALL(*1)						
	10110	IN(*0)						IN(*6)	IN(*7)
	10111	OUT(*0)						OUT(*6)	OUT(*7)
	11000	PUSH(*8)				POP(*8)			
	11001								
	11010	RET(*9)				RETI(*8) ※			
	11011								
	11100								
	11101								
	11110	SVC(*9)							
	11111								HALT(*9)

特権命令
------

※:RETIのRdはFLAGを表すFh

	>	>=	=	!=	<=	<
符号あり	JGT	JGE	JZ	JNZ	JLE	JLT
符号無し	JHI	JNC	JZ	JNZ	JLS	JC

FLAGのビット割り (00000000EPI0VCSZ)

R	td/Rs/Rx
値	意味
0	G0
1	G1
2	G2
3	G3
4	G4
5	G5
6	G6
7	<b>G</b> 7
8	G8
9	G9
Α	G10
В	G11
С	G12(FP)
D	SP(SSP/USP)
Е	USP
F	FLAG

SPの意味はPフラグで変 化

JN	IP命令のRd
値	意味
0	JZ
1	)C
2	JM
3	JO
4	JGT
5	JGE
6	JLE
7	JLT
8	JNZ
9	JNC
Α	JNM
В	JNO
С	JHI
D	
E	JLS
F	JMP

メモリマップ

IOマップ

メモリ	マッフ +0番地 +1番地		
0000h	⊤∪田地 ⊤⊥田地		1
0002h			
0004h			
	RAM(56KiB)	RAM	
	10 10 (001115)	≤	
DFFEh			
E000h		R	
•••	RAM(8160B)	RAN	
FFDEh			
FFE0h	PIO		
FFE2h FFE4h	マイクロSD ToC 半信		_
FFE6h	TeC 送信 TeC 受信		4
FFE8h	FT232RL 送信		<u>*</u>
FFEAh	FT232RL 受信	ᅖ	画
FFECh	RN4020 送信	IJ	後
FFEEh	RN4020 受信	<u>&amp;Y</u>	₽
FFF0h	Timer1	割り込みベクタ	リセット直後はIPL(ROM
FFF2h	Timer0	23	ΙÕΙ
FFF4h	TLB miss	~	3
FFF6h	メモリ保護違反		
FFF8h FFFAh	ゼロ除算 特権違反		
FFFCh	特権基及 未定義命令		
FFFEh	不足我叩巾 SVC		
1	340		

Ver.10で変更された部	分
---------------	---

	ップ +0番地	+1番地	
00h	Timer0(In:現在値/C		
02h	Timer0(In:フラグ/C	out:コントロール)	タイ
			12
04h	Timer1(In:現在値/C		ì
06h	Timer1(In:フラグ/0		
08h	00H	FT232RL-Data	FT232RL
0Ah	00H	FT232RL-Stat/Ctrl	
0Ch	00H	TeC-Data	TeC
0Eh	00H	TeC-Stat/Ctrl	ñ
10h	00H	uSD-Stat/Ctrl	マ
12h	uSD-M	emAddr	7
14h	uSD-BI	kAddrH	7
16h		kAddrL	マイクロSD
18h	00H	I/Oポート(In/Out)	0
1Ah	00H	ADC参照電圧(Out)	
1Ch	00H	出力ポートHi(Out)	$\succ$
1Eh	00H	田ガホード(In)	入出力ポ
		Ç	ħя
20h	00H	SPI-Data(In/Out)	í°
22h	00H	SPI-Stat/Sclk	Ť
24h	00H	PIO-Mask	
26h	00H	PIO-Xor	
28h	00H	RN4020-Data	æ
2Ah	00H	RN4020-Stat/Ctrl	Ñ
2Ch	00H	RN4020-Cmd	RN4020
2Eh	00H	RN4020-RAM	0
30h	00H	TeC(In:DLed)	Si con
32h	00H	TeC(Out:DSw)	
34h	00H	Tec(Out:Fnc)	
36h	00H	TeC(Ctl)	
38h	00H	00H	
	00П	UUT	
80h	TI R[n]	 上位8bit	
82h		工位35代 下位16bit	
	ILD[U]	上位8bit	
84h			
86h	ILB[1]	下位16bit	
•••	•	••	≤
9Ch	TLB[7]	上位8bit	MMC
9Eh	TLB[7]	下位16bit	_
A0h	00H	b0=IPL切離し	
A2h	00H	b0=relocation,b1=paging	
A4h	ベースレジスタ(Out)/メモ	リ保護違反割込み原因(IN)	
A6h	リミットレジスタ(C	Out)/ページ番号(IN)	
A8h	00H	TLB Clear	
•••	空	き	
F8h		ut)/データSW(IN)	ш
FAh		ジスタ(IN)	7
FCh	00H	ロータリーSW(IN)	7
FEh	00H	機能レジスタ(IN)	コンソール
	_ ⊦Hi (M000 VVVV		_
	I I II (IVIUUU V V V V	/	

M (0:入力, 1:出力), VVVV (I7~I4に出力)

RN4020-RAM: リセットの影響を受けない8bitレジスタ

#### 1/0ポート詳細

1/0示-	、 ト 計 本田		
番地	1/0ポート	ビット	意味
	*-Ctrl(OUT)	TR00 0000	T=Enable Transmitter Interrupt, R=Enable Reciver Interrupt
	*-Stat(IN)	TR00 0000	T=Transmitter Ready, R=Reciver Ready
02h	Timer0 コントール	1000 ··· 000S	I=Enable Interrupt, S=Start
06h	Timer1 コントール	1000 ··· 000S	I=Enable Interrupt, S=Start
11h	uSD-Ctrl	E000 0IRW	E=INT_ENA, I=INIT, R=READ, W=WRITE
11h	uSD-Stat	IE00 000C	I=IDLE, E=ERROR,C=Card Detection(Active=0)
1Fh	モード	0000 0MMM	Will also have been seen and the second seco
2Dh	RN4020-Cmd	0000 FHCS	RN4020(F=Flow Control, H=Hw Pin, C=Cmd Pin, S=Sw Pin (初期值=0001))
30h-	TeCコンソール	-	詳細は「I/Oマップ詳細」シートに掲載
D0h-	MMU	-	詳細は「I/Oマップ詳細」シートに掲載
FDh	ロータリーSW(IN)	000S SSSS	0=G0,1=G1,···11=G11,12=FP,13=SP,14=PC,15=FLAG,16=MD,17=MA
FFh	機能レジスタ(IN)	0000 FFFF	0=ReadReg, 1=WriteReg, 13=ReadMem, 14=WriteMem

## コンソール制御のI/Oポート解説

TeCコンソールI/Oアドレス								
Read Write								
データLED	(30h)	データランプ	空き					
データSW	(32h)	00H	データスイッチ					
機能SW	(34h)	00H	ABCD EFGH					
制御と機能SW	(36h)	RS	IJKL					

	TeCコンソールの操作ビット								
Α	BREAK-SW	В	STEP-SW	С	RUN-SW	D	STOP-SW		
Ε	SETA-SW	F	INCA-SW	G	DECA-SW	Н	WRITE-SW		
Ι	ENABLE	J	RESET-SW	K	LEFT-SW	L	RIGHT-SW		

	TeCコンソールの状態確認ビット								
R	RESET	S SETA-SW							

# D0hからEFhに配置されるTLBエントリー解説

TLBエントリーの構成								
上位8ビット(偶数アドレス)	下位16ビット(奇数アドレス)							
23-16	15	14	13	12	11	10-8	7-0	
PAGE	٧	*	*	R	D	R/W/X	FRAME	

PAGE:ページ番号 V:Valid \*:未定義 R:Reference R/W/X:Read/Write/eXecute D:Dirty FRAME:フレーム番号