
G3 G4 G5 G6 G7 G8 G9 G10 G11 G12(FP)


SP(SSP/USP)

USP

CPUレジスタ



	レジスタの意味						
	G0-12	汎用レ	ジスタ				
	FP	フレーム	ムポインタ				
ジスタ	SSP	システム	ムスタックポインタ				
	USP	ユーザ	スタックポインタ				
	PC	プログラ	ラムカウンタ				
		フラグ					
		E	割込み許可				
PSW		Р	特権モード				
	FLAG	٧	オーバフロー				
		С	キャリー				
		S	符号				
		Z	ゼロ				
-		9	•				



### TaC命令表

	I	モニック	*^	ペコート		アドロ	(18137	ングモ・	- k (	粉値け	フテー	ト米ケ)		フラグ	2014/10/24	1
命令		オペランド		Rd Rx	Drct	Index	Imm	FP R1t		Imm4	Indr	B Indr	0thr	変化	説明	
No Operation	ио тр	オペノント		Oh Oh	DICU	muex	1111111	FF KIU	reg	11111114	THUI	5 IIIdI	3	X	何もしない	4
Load	LD	Rd,EA		Rd EA	7	7	5	7	4	4	6	6		×	Rd ← [EA]	-
Load	LD	Rd,FLAG		Rd 0h					4					×	Rd ← FLAG	注0
Store	ST	Rd,FLAG	_	Rd EA	6	6		6			5	5		×	[Dsp] ← EA	14.0
Add	ADD	Rd,EA		Rd EA	7	7	5	7	5	4	6	6		0	$Rd \leftarrow Rd + [EA]$	-
Subtract	SUB	Rd,EA		Rd EA	7	7	5	7	5	4	6	6		0	$Rd \leftarrow Rd + [EA]$ $Rd \leftarrow Rd - [EA]$	4
Compare	CMP	Rd,EA		Rd EA	7	7	5	7	5	4	6	6		0	Rd - [EA]	4
Logical And	AND	Rd,EA		Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd and [EA]	4
Logical Or	OR	Rd,EA		Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd or [EA]	4
Logical Xor	XOR	Rd,EA	_	Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd xor [EA]	-
Add with Scale	ADDS	-		Rd EA	8	8	6	8	6	5	7	7		0	Rd ← Rd + [EA]*2	4
Multiply	MUL	Rd,EA		Rd EA	57	57	55	57	55	54	56	56		0	$Rd \leftarrow Rd + [EA]*2$ $Rd \leftarrow Rd \times [EA]$	4
Divide		•			73	73	71	73	71	70	72	72		0	$Rd \leftarrow Rd \wedge [EA]$ $Rd \leftarrow Rd / [EA]$	-
	DIV	Rd,EA		Rd EA		73					72					-
Modulo	MOD	Rd,EA		Rd EA	73		71	73 57	71	70		72		0	Rd ← Rd % [EA]	20- 1
Multiply Long	MULL	Rd,EA	6801	n Rd EA	57	57	55	57	55	54	56	56		0	$(Rd+1, Rd) \leftarrow Rd \times [EA]$	注1
Divide Long	DIVL	Rd,EA	70h	Rd EA	73	73	71	73	71	70	72	72		0	$Rd \leftarrow (Rd+1, Rd) / [EA],$ $Rd+1 \leftarrow (Rd+1, Rd) \% [EA]$	注1
Shift Left Arithmetic	SHLA	Rd,EA	80h	Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n	i	0	$Rd \leftarrow Rd << [EA]$	
Shift Left Logical	SHLL	Rd,EA	88h	Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	$Rd \leftarrow Rd << [EA]$	1
Shift Right Arithmetic	SHRA	Rd,EA	90h	Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	$Rd \leftarrow Rd \gg [EA]$	
Shift Right Logical	SHRL	Rd,EA	98h	Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	Rd ← Rd >>> [EA]	
Jump on Zero	JZ	EA	A0h	0h EA	4/5	4/5					4/5			×	If (Z) PC ← EA	
Jump on Carry	JC	EA	A0h	1h EA	4/5	4/5					4/5			X	If (C) PC ← EA	
Jump on Minus	JM	EA	A0h	2h EA	4/5	4/5					4/5			X	If (S) PC ← EA	•
Jump on Overflow	JO	EA	A0h	3h EA	4/5	4/5					4/5			X	if (V) PC ← EA	1
Jump on greater than	JGT	EA	A0h	4h EA	4/5	4/5					4/5			X	If (not (Z or (S xor V))) PC ← EA	1
Jump on greater or equal	JGE	EA	A0h	5h EA	4/5	4/5					4/5			X	if (not (S xor V)) PC ← EA	•
Jump on less or equal	JLE	EA	A0h	6h EA	4/5	4/5					4/5			X	If (Z or (S xor V)) PC ← EA	1
Jump on less than	JLT	EA	A0h	7h EA	4/5	4/5					4/5			X	If (S xor V) PC ← EA	1
Jump on Non Zero	JNZ	EA	A0h	8h EA	4/5	4/5					4/5			×	If (not Z) PC ← EA	1
Jump on Non Carry	JNC	EA		9h EA	4/5	4/5					4/5			×	If (not C) PC ← EA	1
Jump on Non Minus	JNM	EA		Ah EA	4/5	4/5					4/5			X	If (not S) PC ← EA	1
Jump on Non Overflow	JNO	EA		Bh EA	4/5	4/5					4/5			×	If (not V) PC ← EA	1
Jump on higher	JHI	EA		Ch EA	4/5	4/5					4/5			×	If (not (Z or C)) PC ← EA	1
Jump on lower or same	JLS	EA		Eh EA	4/5	4/5					4/5			X	If (Z or C) PC ← EA	1
Jump	JMP	EA		Fh EA	5	5					5			X	PC ← EA	1
Call subroutine	CALL		A8h	0h EA	6	6					6			×	[SP] ← PC, PC ← EA	1
Input	IN	Rd,EA		Rd EA	7						6	6		X	Rd ← IO[EA]	1
Output	OUT	Rd,EA		Rd EA	6						5	5		×	IO[EA] ← Rd	1
Push Register	PUSH	-		Rd 0h									5	X	[SP] ← Rd	1
Pop Register	POP	Rd		Rd 0h									6	×	Rd ← [SP++]	1
Return from Subroutine	RET		_	Oh Oh									6	×	PC ← [SP++]	1
Return from Interrupt	RETI			Oh Oh									9	×	$FLAG \leftarrow [SP++], PC \leftarrow [SP++]$	1
Enable Interrupt	EI			Oh Oh				<del> </del>	<del></del>				5	×	割込み許可	1
Disable Interrupt	DI		E0h E4h										5	×	割込み禁止	1
Supervisor Call	SVC			Oh Oh				H					12	×	システムコール	1
Halt	HALT			Oh Oh	<del>-</del>			<del>├</del>	H	<del>-</del>			5	×	CPU停止	4
na1t	HALT.		rrn	un un									Э	^	CLU込TT	L

アドレッシングモード(上の表中EAの詳細)に付いて								
アドレッシングモード	グモード 略記 ニーモニック		命令フォ	ーマット	EA(実効アドレス)の決め方			
7 1 0 9 0 0 9 E 1	MILHE	(EA部分の標記方法)	第1ワード	第2ワード	略記	解説		
Direct	Drct	OP Rd, Dsp	OP+0 Rd0h	Dsp	[Dsp]	Dsp番地		
Indexed	Index	OP Rd, <u>Dsp,Rx</u>	OP+1 RdRx	Dsp	[Dsp+Rx]	(Dsp+Rxレジスタの内容)番地		
Immediate	Imm	OP Rd, <u>#Imm</u>	OP+2 Rd0h	Imm	Imm	Immそのもの	]	
FP Rerative	FP R1	OP Rd, Dsp4, FP	OP+3 RdD4		[Dsp4+FP]	(D4を符号拡張した値×2 + FPレジスタの内容)番地(D4=Dsp4/	注2	
Register	Reg	OP Rd, <u>Rs</u>	OP+4 RdRs		Rs	Rsレジスタの内容	]	
4bit Signed Immediate	Imm4	OP Rd, <u>#Imm4</u>	OP+5 RdI4		Imm4	I4を符号拡張した値そのもの	注3	
Register Indirect	Indr	OP Rd,0,Rx	OP+6 RdRx		[Rx]	Rxレジスタの内容番地		
Byte Regsiter Indirect	B Indi	OP Rd, <u>@Rx</u>	OP+7 RdRx		[Rx]	Rxレジスタの内容番地(但し番地の内容は8bitデータ)		
Other	0thr	OP Rd	OP Rd0h			なし	]	
other	othr	OP	OP 0h0h			なし	]	

注4

※アセンブリ言語でDspとDsp4、ImmとImm4の標記は同じ (値によりアセンブラが自動判定)。 ※FP相対で、Dsp4は-16~+14**の**偶数

注0:フラグからレジスタへの転送命令、オペコードは14h 注1:MUL、DIV命令ではRdは偶数番号のレジスタ 注2:D4はDsp4(4bitディスプレースメント)の1/2の値 注3:14はImm4 (4bit即値)のこと 注4:アドレッシングモードによりOPの値が変化する

ダイレクト(\*0)

クイレクト(*0)			
ΟP	Rd	OH	Dsp

インデクスド(\*1)

<u> 1 2 7 7 7 7 1 (*1)</u>			
ΟP	Rd	Rx	Dsp

レジスタインダイレクト(\*6) OP Rd Rx

イミディエイト(\*2)

1 7 / 1 - 1 1 (/2	•/		
ΟP	Rd	OH	Imm

FP相対(\*3)

ΟP	Rd	Dsp4

レジスタ (\*8)
O P Rd OH

レジスタレジスタ(\*4)

ΟP	Rd	Rs

オペランドなし(\*9)

(	ΟP			00H

<u>値</u>

1

3

4

5 6

7

9

A B

D E

OP_					OP下位	73ビット			
		0	1	2	3	4	5	6	7
	00000	NO (*9)							
	00001	LD(*0)	LD(*1)	LD(*2)	LD(*3)	LD (*4)	LD(*5)	LD(*6)	LD(*7)
	00010	ST (*0)	ST(*1)		ST (*3)	LD(*8) ※ 1		ST (*6)	ST (*7)
	00011	ADD (*0)	ADD (*1)	ADD (*2)	ADD (*3)	ADD (*4)	ADD (*5)	ADD (*6)	ADD (*7)
	00100	SUB (*0)	SUB (*1)	SUB (*2)	SUB(*3)	SUB (*4)	SUB (*5)	SUB (*6)	SUB(*7)
	00101	CMP (*0)	CMP (*1)	CMP (*2)	CMP (*3)	CMP (*4)	CMP (*5)	CMP (*6)	CMP (*7)
	00110	AND (*0)	AND (*1)	AND (*2)	AND (*3)	AND (*4)	AND (*5)	AND (*6)	AND (*7)
	00111	OR (*0)	OR(*1)	OR (*2)	OR (*3)	OR (*4)	OR (*5)	OR (*6)	OR (*7)
	01000	XOR (*0)	XOR (*1)	XOR (*2)	XOR (*3)	XOR (*4)	XOR (*5)	XOR (*6)	XOR (*7)
	01001	ADDS (*0)	ADDS(*1)	ADDS (*2)	ADDS (*3)	ADDS (*4)	ADDS (*5)	ADDS (*6)	ADDS (*7)
	01010	MUL(*0)	MUL(*1)	MUL(*2)	MUL(*3)	MUL (*4)	MUL(*5)	MUL (*6)	MUL(*7)
	01011	DIV(*0)	DIV(*1)	DIV(*2)	DIV(*3)	DIV (*4)	DIV(*5)	DIV (*6)	DIV(*7)
	01100	MOD(*0)	MOD (*1)	MOD(*2)	MOD(*3)	MOD (*4)	MOD(*5)	MOD (*6)	MOD(*7)
<u>~</u>	01101	MULL(*0)	MULL(*1)	MULL(*2)	MULL(*3)	MULL(*4)	MULL(*5)	MULL(*6)	MULL(*7)
OP上位5ビット	01110	DIVL(*0)	DIVL(*1)	DIVL(*2)	DIVL(*3)	DIVL(*4)	DIVL(*5)	DIVL(*6)	DIVL(*7)
72	01111								
귀	10000	SHLA(*0)	SHLA(*1)	SHLA(*2)	SHLA(*3)	SHLA(*4)	SHLA (*5)	SHLA(*6)	SHLA(*7)
Ъ	10001	SHLL(*0)	SHLL(*1)	SHLL(*2)	SHLL(*3)	SHLL(*4)	SHLL(*5)	SHLL(*6)	SHLL(*7)
0	10010	SHRA(*0)	SHRA(*1)	SHRA (*2)	SHRA (*3)	SHRA (*4)	SHRA (*5)	SHRA (*6)	SHRA(*7)
	10011	SHRL(*0)	SHRL(*1)	SHRL(*2)	SHRL(*3)	SHRL(*4)	SHRL(*5)	SHRL (*6)	SHRL(*7)
	10100	JMP (*0)	JMP(*1)					JMP (*6)	
	10101	CALL(*0)	CALL(*1)					CALL (*6)	
	10110	IN(*0)						IN(*6)	IN(*7)
	10111	OUT (*0)						OUT (*6)	OUT (*7)
	11000	PUSH(*8)				POP (*8)			
	11001								
	11010	RET (*9)				RETI (*9)			
	11011								
	11100	EI (*9)				DI (*9)			
	11101								
	11110	SVC (*9)							
	11111								HALT (*9)

Ι'	1 0
SPの意味	はPフラグで変化
(P=1:	SSP、P=0:USP)

Rd/Rs/Rx

G0

G1 G2

G4

G5

G6 G7

G8

G9 G10

G11 G12 (FP) SP (SSP/USP)

JM	JMP命令のRd						
値	意味						
0	JZ						
1	JС						
2	JM						
3	Ј0						
4	JGT						
5	JGE						
6	JLE						
7	JLT						
8	JNZ						
9	JNC						
Α	JNM						
В	JNO						
С	ЈНІ						
D							
Е	JLS						
F	JMP						

特権命令

<b>※</b> 1 : 7	ラグから	レジスタ〜	への転送命令	<u>_</u>

	>	>=	=	!=	<=	<
符号あり	JGT	JGE	JZ	JNZ	JLE	JLT
符号無し	THT	TNC	TZ.	TNZ	ILS	IC

FLAGのビット割り (00000000EP00VCSZ)

### メモリマップ

### +0番地 +1番地 0000h 0002h 0004h **RAM** (56kB) RAM DFFEh E000h 予約 VRAM(2kB) (アトリビュー **EFFEh** ト) F000h ROM IPL (4064B) FFDEh Timer0 FFE0h FFE2h Timer1 INT2 FFE4h INT3 FFE6h SIO 受信 FFE8h SIO 送信 **FFEAh** 割り込みベクタ PS2 受信 FFECh PS2 送信 FFEEh uSD FFF0h ADC FFF2h 不正(奇数)アドレス FFF4h 上下限アドレス違反 ゼロ除算(※1) FFF6h FFF8h 特権違反(※1) 未定義命令(※1) FFFAh FFFCh SVC (※1) **FFFEh**

# ※1:マイクロプログラムにより発生

## IOマップ

	+0番地	+1番地	
00h	TimerO(In:現在個	晳/0ut:周期)	
02h	Timer0(In:フラグ/Out:コントロール		
04h	Timer1(In:現在値/Out:周期)		
06h	Timer1(In:フラク	゙/0ut:コントロール	
08h	00Н	SIO-Data	
0Ah	00Н	SIO-Stat/Ctrl	
0Ch	00Н	PS2-Data	
0Eh	00Н	PS2-Stat/Ctrl	
10h	00Н	マイクロSD(Out)	Ţ
12h	00Н	マイクロSD (In)	0
14h	00Н	マイクロSD (予約)	0装置
16h	00Н	マイクロSD (予約)	ے
18h	00Н	広張ポート(In/Out)	
1Ah	00Н	ADC参照電圧(Out)	
1Ch	00Н	I/0ポート (予約)	
1Eh	00Н	モード(In)	
20h	00Н	ADC (CHO)	
22h	00Н	ADC (CH1)	
24h	00Н	ADC (CH2)	
26 h	00Н	ADC (CH3)	
28h	空き	空き	卖
• • •		•••	14
F4h	下限アドレス		メモ リ 促離
F6h	上限アドレス		モノ推
F8h	データレジスタ(Out)/データSW(IN)		П
FAh	アドレスレジスタ (IN)		Ç
FCh	00Н	ロータリーSW(IN)	7
FEh	00Н	機能レジスタ(IN)	— <u>/</u> ]

# IPLルーチンのエントリーポイント

番地	関数	意味
F000h	_ipl()	IPLに戻る