5

5 5 4 4 5 5

5 5

5 5

--------------×

--------------×

--------------×

--------------×

__ --__ __

__ __

--

7 7 5 5 4 4 5 5

7 7

7 7 5 5 4 4 5 5 --0

7 7

7 7 5 5 4 4 5 5

7 7 5 5 4

7 7 5 5 4 4 5 5

7 7 5 5 4 4 5 5 --0

7 7

7 7 5 5 4 4 5 5 --0 Rd ←

23 23 21 21 20 20 21 21 --0 Rd ←

23 23 21 21 20 20 21 21

7

7 7

7 7 5 5 4 4 5 5

7 7 5 5 Δ 4 5 5 --0

5 5 ----

5 5 ----

5 5 __ --

5

5 5 ----

5

5 5 ----

5 5

5 5 __ --__ __ __ __ __ ×

5 5 --------------×

5 5 __

5 5 --------------×

5 5

5 5 ----__ ----

5 5

7

6 __

5 ----------3 ----×

7

__ __ --__ __ __ __

--

第1ワード

OP+0 Rd0h

OP+1 RdRx

OP+2 Rd0h

OP+3RdD4

OP+4 RdRs

OP+5 RdI4

OP+6 RdRx

OP+7 RdRx

0h0h 注4

OP RdOh

OP

特権違反が発生時は、スタックに違反を起こす前のPCが保存される

命令フォーマット

第2ワード

Dsp

Dsp

Imm

7 5 5 4 4 5 5

5

5

TaC命令表

LD

ST

ADD

SUB

CMP

AND

XOR

MUL

DIV

MOD

SHLL

JΖ

JC

JM

JO

JGT ΕA

JGE EΑ

JLE ΕA

JLT ΕA

JNZ ΕA

JNC ΕA

JNM ΕA

JNO ΕA

JHI

JLS

JMP ΕA

CALL ΕA

IN

OUT

POP

RET

RETI

svc

HALT

略記

Drct

Index

Imm

FP RIt

Reg

Imm4

Indr

B Indr

Othr

アドレッシングモード(上の表中EAの詳細)に付いて

PUSH Rd

OR

Rd.EA

Rd,EA

Rd.EA

Rd.EA

Rd.EA

Rd.EA

Rd.EA

Rd.EA

Rd.EA

Rd,EA

Rd.EA

Rd.EA

ADDS Rd.EA

SHLA Rd.EA

SHRA Rd.EA

SHRL Rd.EA

ΕA

ΕA

ΕA

ΕA

ΕA

ΕA

Rd.EA

Rd,EA

Rd

08h Rd EA

10h Rd EA

18h Rd EA

20h Rd EA

28h Rd EA

30h Rd EA

38h Rd EA

40h Rd EA

48h Rd EA

50h Rd EA

58h Rd EA

60h Rd EA

80h Rd EA

88h Rd EA

90h Rd EA

98h Rd EA

A0h 0h EA

A0h 1h EA

A0h 2h EA

A0h 3h EA

A0h 4h EA

A0h 5h EA

A0h 6h EA

A0h 7h EA

A0h 8h EA

A0h 9h EA

A0h Ah EA

A0h Bh EA

A0h Ch EA

A0h Eh EA

A0h Fh EA

A8h 0h EA

B0h Rd EA

B8h Rd EA

C0h Rd 0h

C4h Rd 0h

D0h 0h 0h

D4h Fh 0h

F0h 0h 0h

FFh 0h 0h

ニーモニック

(EA部分の標記方法)

OP Rd,<u>Dsp</u>

OP Rd, Dsp.Rx

OP Rd,#Imm

OP Rd, Dsp4, FP

OP Rd,<u>Rs</u>

OP Rd<u>,#Imm4</u>

OP Rd<u>.0,Rx</u>

OP Rd,@Rx

※アセンブリ言語でDspとDsp4、ImmとImm4の標記は同じ(値によりアセンブラが自動判定)

OP Rd

슈숙

No Operation

Load

Store

Subtract

Compare

Logical And

Logical Or

Logical Xor

Multiply

Divide

Modulo

Add with Scale

Shift Left Arithmetic

Shift Right Arithmetic

Shift Left Logical

Shift Right Logical

Jump on Zero

Jump on Carry

Jump on Minus

Jump on Overflow

Jump on Greater Than

Jump on Less or Equal

Jump on Less Than

Jump on Non Zero

Jump on Non Carry

Jump on Non Minus

Jump on Higher

Call subroutine

Push Register

Pop Register

Supervisor Call

Jump

Input

Halt

Direct

Other

Indexed

Immediate

FP Rerative

Output

Jump on Non Overflow

Jump on Lower or Same

Return from Subroutine

アドレッシングモード

Register

4bit Signed Immediate

Register Indirect

Byte Register Indirect

色付きのセルは特権命令

※FP相対で、Dsp4は-16~+14の偶数

Return from Interrupt

Jump on Greater or Equal

Add

Ver.10.1.0(TeC7a,b,c,d対応)

説明

フラク

×

×

0

0

0

0

何もしない

Rd ← [EA]

[EA] ← Rd

Rd - [EA]

 $Rd \leftarrow Rd + [EA]$

 $Rd \leftarrow Rd - [EA]$

Rd ← Rd or [EA]

Rd ← Rd xor [EA]

 $Rd \leftarrow Rd + [EA]*2$

 $Rd \times [EA]$

Rd / [EA]

Rd ← Rd % [EA]

 $Rd \leftarrow Rd << [EA]$

 $Rd \leftarrow Rd << [EA]$

 $Rd \leftarrow Rd >> [EA]$

If (Z) PC ← EA

If (C) PC ← EA

If (S) PC ← EA

if (V) PC ← EA

If (not (Z or (S xor V))) PC ← EA

if (not (S xor V)) PC ← EA

If (Z or (S xor V)) PC ← EA

If (S xor V) PC ← EA

If (not Z) PC ← EA

If (not C) PC ← EA

If (not S) PC ← EA

If (not V) PC ← EA

If (Z or C) PC ← EA

[--SP] ← PC, PC ← EA

 $FLAG \leftarrow [SP++], PC \leftarrow [SP++]$

注1

注3

PC ← EA

 $Rd \leftarrow IO[EA]$

 $IO[EA] \leftarrow Rd$

[--SP] ← Rd

 $Rd \leftarrow [SP++]$

 $PC \leftarrow [SP++]$

システムコール

CPU停止

解説

(D4を符号拡張した値×2 + FPレジスタの内容)番地(D4=Dsp4/2)

注1:RETI命令は特権モードでのみEPIフラグを変化させる

注2: D4はDsp4(4bitディスプレースメント)の1/2の値

注4:アドレッシングモードによりOPの値が変化する

If (not (Z or C)) PC ← EA

 $Rd \leftarrow Rd >>> [EA]$

Rd and [EA]

Oth 変化

> 3 ×

--

__ 0

--0

--0

--0

--

--×

__

5

5

6

10

14

3

(Dsp+Rxレジスタの内容)番地

I4を符号拡張した値そのもの

Rxレジスタの内容番地

×

×

EA(実効アドレス)の決め方

Rsレジスタの内容

注3: I4はImm4 (4bit即値)のこと

Rxレジスタの内容番地(但し番地の内容は8bitデータ

5 5

5 5 __ 0 Rd ←

--

__ __ __ __ ×

__ --

----__ --×

__ __ __ __

__

4

--

Dsp番地

なし

なし

Immそのもの

__ __

略記

[Dsp]

[Dsp+Rx]

Imm

[Dsp4+FP]

Rs

Imm4

[Rx]

[Rx]

__ __ ×

4

4 4 5 5


4 4 5 5

--

__ __ __ __ __

__

2022/8/23



*3:Uフラグは単なる1ビットのレジスタ

G11

FP(G12)

USP(G14)

SP(G13)[*1]

符号

ゼロ

0000 EPIU VCSZ

PSW

0

S

15

PC

^{*4:}VフラグはADD, SUB, CMPで有効 *5:CフラグはADD, SUB, CMPで有効, また, SHXXでは1ビットシフトのときだけ有効

Dsp

ショートイミディエイト(*5) 0 P

0 P

オペランドなし(*9)

0 P

Imm4

Rx

Rx

Rd

Rd

Rd

Rd

値

0

1

2

3

4

5

6

7

8

9

В

С

D

Ε

F

値

0

1

2

3

4

5

6

7

8

9

Α

В

С

D

Ε

F

00H

Ver.10.1.0(TeC7a,b,c,d対応)

2022/8/23

-	 	 	•	•	

 L 1 (*A)	

ダイレクト(*0)		

0H

Rx

Dsp

インデクスド(*1)	
O P	

0 P

FP相対(*3)

0 P

イミディエイト(*2)

Rd

Rd

Rd

000

NO(*9)

LD(*0)

ST(*0)

ADD(*0)

SUB(*0)

CMP(*0)

AND(*0)

OR(*0)

XOR(*0)

ADDS(*0)

MUL(*0)

DIV(*0)

MOD(*0)

SHLA(*0)

SHLL(*0)

SHRA(*0)

SHRL(*0)

JMP(*0)

CALL(*0)

IN(*0)

OUT(*0)

PUSH(*8)

RET(*9)

SVC(*9)

特権命令

JGE

JNC

Rd

Rd

0H

Offs

Rs

001

LD(*1)

ST(*1)

ADD(*1)

SUB(*1)

CMP(*1)

AND(*1)

OR(*1)

XOR(*1)

ADDS(*1)

MUL(*1)

DIV(*1)

MOD(*1)

SHLA(*1)

SHLL(*1)

SHRA(*1)

SHRL(*1)

JMP(*1)

CALL(*1)

Imm

100

LD(*4)

ADD(*4)

SUB(*4)

CMP(*4)

AND(*4)

OR(*4)

XOR(*4)

ADDS(*4)

MUL(*4)

DIV(*4)

MOD(*4)

SHLA(*4)

SHLL(*4)

SHRA(*4)

SHRL(*4)

POP(*8)

RETI(*9)%

JLT

JC

101

LD(*5)

ADD(*5)

SUB(*5)

CMP(*5)

AND(*5)

OR(*5)

XOR(*5)

ADDS(*5)

MUL(*5)

DIV(*5)

MOD(*5)

SHLA(*5)

SHLL(*5)

SHRA(*5)

SHRL(*5)

※: RETIのRdはFLAGを表すFh

FLAGのビット割り

(00000000EPIUVCSZ)

バイト・レジスタインダイレクト(*7)

110

LD(*6)

ST(*6)

ADD(*6)

SUB(*6)

CMP(*6)

AND(*6)

OR(*6)

XOR(*6)

ADDS(*6)

MUL(*6)

DIV(*6)

MOD(*6)

SHLA(*6)

SHLL(*6)

SHRA(*6)

SHRL(*6)

IN(*6)

OUT(*6)

レジスタ(*8) 0 P

111

LD(*7)

ST(*7)

ADD(*7)

SUB(*7)

CMP(*7)

AND(*7)

OR(*7)

XOR(*7)

ADDS(*7)

MUL(*7)

DIV(*7)

MOD(*7)

SHLA(*7)

SHII (*7)

SHRA(*7)

SHRL(*7)

HALT(*9)

0 P

レジスタインダイレクト(*6)

0H

Rd/Rs/Rx

意味

G0

G1

G2

G3

G4

G5

G6

G7

G8

G9

G10

G11

G12(FP)

SP(SSP/USP)

USP

FLAG

意味

JΖ

JC

JM

JO

JGT

JGE

JLE

JLT

JNZ

JNC

JNM

JNO

JHI

JLS

JMP

SPの意味はPフラグで変化

(P=1:SSP, P=0:USP)

JMP命令のRd

0 P レジスタレジスタ(*4) 0 P

命令コード一覧

00000

00001

00010

00011

00100

00101

00110

00111

01000

01001

01010

01011

01100

01101

01110

01111

10000

10001

10010

10011

10100

10101

10110

10111

11000

11001

11010

11011

11100

11101

11110

11111

JGT

JHI

符号あり

符号無し

010

LD(*2)

ADD(*2)

SUB(*2)

CMP(*2)

AND(*2)

OR(*2)

XOR(*2)

ADDS(*2)

MUL(*2)

DIV(*2)

MOD(*2)

SHLA(*2)

SHLL(*2)

SHRA(*2)

SHRL(*2)

!=

JNZ

JNZ

JΖ

JΖ

<=

JLE

JLS

OP下位3ビット

011

LD(*3)

ST(*3)

ADD(*3)

SUB(*3)

CMP(*3)

AND(*3)

OR(*3)

XOR(*3)

ADDS(*3)

MUL(*3)

DIV(*3)

MOD(*3)

SHLA(*3)

SHLL(*3)

SHRA(*3)

SHRL(*3)

RAM(56KiB)

RAM(8160B)

Timer0

Timer1

RN4020 受信

RN4020 送信

FT232RL 受信

FT232RL 送信

TeC 受信

TeC 送信

マイクロSD

PIO

TLB miss(※1)

メモリ保護違反(※1

ゼロ除算(※1)

特権違反(※1)

未定義命令(※1)

SVC (※1)

※1:例外(割込み禁止の影響を受けない)

ビット

TR00 0000

TR00 0000

1000 ··· 000S

1000 ··· 000S

E000 0IRW

IE00 000C

0000 0MMM

0000 FHCS

000S SSSS

0000 FFFF

+1番地

00H

00H

00H

00H

00H

00H

00H

00H 00H

00H

00H

00H

00H

00H

00H

00H

00H

00H

00H

00H

00H

00H

00H

00H

意味

T=Enable Transmitter Interrupt, R=Enable Reciver Interrupt

MMM: 000=TeC,001=TaC,010=DEMO1,011=DEMO2,111=RN4020FactoryReset

0=G0,1=G1,···11=G11,12=FP,13=SP,14=PC,15=FLAG,16=MD,17=MA

0=ReadReg, 1=WriteReg, 13=ReadMem, 14=WriteMem

RN4020(F=Flow Control, H=Hw Pin, C=Cmd Pin, S=Sw Pin (初期值=0001))

出力ポートHi (M000 VVVV)

IOマップ

02h

04h

06h

08h

0Ah

0Ch

0Eh

10h

12h

14h

16h

18h

1Ah

1Ch

1Eh 20h

22h

24h

26h

28h

2Ah

2Ch

2Eh

30h

32h

34h

36h

38h

80h

82h

84h

86h

9Ch

9Eh

A0h

A2h

A4h

A6h

F8h

FAh

FCh

FEh

T=Transmitter Ready, R=Reciver Ready

E=INT ENA, I=INIT, R=READ, W=WRITE

I=IDLE, E=ERROR,C=Card Detection(Active=0)

I=Enable Interrupt, S=Start

I=Enable Interrupt, S=Start

詳細は「I/Oマップ詳細」シートに掲載

詳細は「I/Oマップ詳細」シートに掲載

RAM

<u>ئ</u>

ト直後はIPL(ROM

割り込みべク

1 aC	しり上向、	リクエ的	
メモリマ・	ップ		

+0番地

0000h

0002h

0004h

DFFEh

E000h

FFDEh

FFE0h

FFE2h

FFE4h

FFE6h

FFE8h

FFEAh

FFECh

FFEEh

FFF0h

FFF2h

FFF4h

FFF6h

FFF8h

FFFAh

FFFCh

FFFEh

02h

06h

11h

11h

1Fh

2Dh

30h-

D0h-

FDh

FFh

I/Oポート詳細 番地

1/0ポート

*-Ctrl(OUT)

*-Stat(IN)

Timer0 コントール

Timer1 コントール

uSD-Ctrl

uSD-Stat

モード

RN4020-Cmd

TeCコンソール

MMU

ロータリーSW(IN)

機能レジスタ(IN)

I aC × C	リ空间、	I/U空间	
	_		

+0番地 +1番地 00h Timer0(In:現在值/Out:周期)

Timer0(In:フラグ/Out:コントロール)

Timer1(In:現在值/Out:周期)

Timer1(In:フラグ/Out:コントロール)

uSD-MemAddr

uSD-BlkAddrH

uSD-BlkAddrL

FT232RL-Data

FT232RL-Stat/Ctrl

TeC-Data

TeC-Stat/Ctrl

uSD-Stat/Ctrl

I/Oポート(In/Out) ADC参照電圧(Out)

出力ポートHi(Out)

モード(In)

SPI-Data(In/Out)

SPI-Stat/Sclk

PIO-Mask

PIO-Xor

RN4020-Data

RN4020-Stat/Ctrl

RN4020-Cmd

RN4020-RAM

TeC(In:DLed)

TeC(Out:DSw) Tec(Out:Fnc)

TeC(Ctl)

00H

ロータリーSW(IN)

機能レジスタ(IN)

TLB[0]上位8bit

TLB[0]下位16bit

TLB[1]上位8bit

TLB[1]下位16bit

TLB[7]上位8bit

TLB[7]下位16bit

b0=IPL切離し(OUT)

b0=MMU有効(OUT)/違反アドレス(IN)

b1=badAddr,b0=memVio(IN)

ページ番号(IN)

空き

アドレスレジスタ(IN)

M (0:入力, 1:出力), VVVV (I7~I4に出力) RN4020-RAM: リセットの影響を受けない8bitレジスタ

-タレジスタ(Out)/データSW(IN)

W

시

FT 232RL

TeC

コスクロSE

入出力

RN4020

ロソソール



D:Dirty