2021/1/15

				1	- 1° 1			1* /	# <b>L/</b> +11		1 #4			2021/1/1	5
命令		モニック	オペコート	<b>.</b>			ングモ		数値は		ト数)	0.1	フラグ 変化	説明	
No On suchion		オペランド		Drct	Index	lmm	FP RIt	Reg	lmm4	Indr	B Indr	Othr 3		[a+1+1.	
No Operation	NO LD	Rd.EA	00h 0h 0h 08h Rd EA	7	7	5	7	4	4	6	6		×	何もしない Rd ← [EA]	_
Load	LD		14h Rd 0h									4		Rd ← FLAG	
Load		Rd,FLAG	10h Rd EA				6			5	5		×	[EA] ← Rd	_
Store	ST			6 7	6 7	 5	7	 5					×		_
Add	ADD	Rd,EA	18h Rd EA	7					4	6	6		0	$Rd \leftarrow Rd + [EA]$ $Rd \leftarrow Rd - [EA]$	_
Subtract	SUB	Rd,EA	20h Rd EA	7	7	5 5	7	5 5	4	6	6		0		
Compare		Rd,EA	28h Rd EA	7		5	7		_	6			0	Rd - [EA] Rd ← Rd and [EA]	_
Logical And	AND	Rd,EA	30h Rd EA	7	7	5	7	5 5	4	6	6		0	` '	_
Logical Or	OR XOR	Rd,EA Rd,EA	38h Rd EA 40h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd or [EA] Rd ← Rd xor [EA]	_
Logical Xor				8	8	6	8	6	5	7	7		0		
Add with Scale		Rd,EA	48h Rd EA										0	Rd ← Rd + [EA]*2	_
Multiply		Rd,EA	50h Rd EA	57	57	55	57	55	54	56	56		0	Rd ← Rd × [EA]	
Divide	DIV	Rd,EA	58h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← Rd / [EA]	_
Modulo		Rd,EA	60h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← Rd % [EA]	
Multiply Long	MULL	Rd,EA	68h Rd EA	57	57	55	57	55	54	56	56		0	(Rd+1,Rd) ← Rd × [EA]	注 1
Divide Long	DIVL	Rd,EA	70h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← (Rd+1,Rd) / [EA],	注1
													_	Rd+1 ← (Rd+1,Rd) % [EA]	
Shift Left Arithmetic		Rd,EA	80h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	Rd ← Rd << [EA]	
Shift Left Logical		Rd,EA	88h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	Rd ← Rd << [EA]	
Shift Right Arithmetic		Rd,EA	90h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	Rd ← Rd >> [EA]	
Shift Right Logical		Rd,EA	98h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	Rd ← Rd >>> [EA]	
Jump on Zero	JZ	EA	A0h 0h EA	4/5	4/5					4/5			×	If (Z) PC ← EA	
Jump on Carry	JC	EA	A0h 1h EA	4/5	4/5					4/5			×	If (C) PC ← EA	
Jump on Minus	JM	EA	A0h 2h EA	4/5	4/5					4/5			×	If (S) PC ← EA	
Jump on Overflow	JO	EA	A0h 3h EA	4/5	4/5					4/5			×	if (V) PC ← EA	
Jump on greater than	JGT	EA	A0h 4h EA	4/5	4/5					4/5			×	If (not (Z or (S xor V))) PC ← EA	
Jump on greater or equal	JGE	EA	A0h 5h EA	4/5	4/5					4/5			×	if (not (S xor V)) PC ← EA	
Jump on less or equal	JLE	EA	A0h 6h EA	4/5	4/5					4/5			×	If (Z or (S xor V)) PC ← EA	
Jump on less than	JLT	EA	A0h 7h EA	4/5	4/5					4/5			×	If (S xor V) PC ← EA	
Jump on Non Zero	JNZ	EA	A0h 8h EA	4/5	4/5					4/5			×	If (not Z) PC ← EA	
Jump on Non Carry	JNC	EA	A0h 9h EA	4/5	4/5					4/5			×	If (not C) PC ← EA	
Jump on Non Minus	JNM	EA	A0h Ah EA	4/5	4/5					4/5			×	If (not S) PC ← EA	
Jump on Non Overflow	JNO	EA	A0h Bh EA	4/5	4/5					4/5			×	If (not V) PC ← EA	
Jump on higher	JHI	EA	A0h Ch EA	4/5	4/5					4/5			×	If (not (Z or C)) PC ← EA	
Jump on lower or same	JLS	EA	A0h Eh EA	4/5	4/5					4/5			×	If (Z or C) PC ← EA	
Jump	JMP	EA	A0h Fh EA	5	5					5			×	PC ← EA	
Call subroutine	CALL	EA	A8h 0h EA	6	6					6			×	[SP] ← PC, PC ← EA	
Input	IN	Rd,EA	B0h Rd EA	7						6	6		×	Rd ← IO[EA]	
Output	OUT	Rd,EA	B8h Rd EA	6						5	5		×	IO[EA] ← Rd	
Push Register	PUSH	Rd	C0h Rd 0h									5	×	[SP] ← Rd	
Pop Register	POP	Rd	C4h Rd 0h									6	×	$Rd \leftarrow [SP++]$	
Return from Subroutine	RET		D0h 0h 0h									6	×	PC ← [SP++]	
Return from Interrupt	RETI		D4h 0h 0h									9	×	$FLAG \leftarrow [SP++], PC \leftarrow [SP++]$	注 2
Enable Interrupt	EI		E0h 0h 0h									5	×	割込み許可	_
Disable Interrupt	DI		E4h 0h 0h									5	×	割込み禁止	
Supervisor Call	svc		F0h 0h 0h									12	×	システムコール	_]
Halt	HALT		FFh 0h 0h									5	×	CPU停止	

#### アドレッシングモード (上の表中EAの詳細) に付いて

アドレッシングモード(上の	の表中E	Aの詳細) に付いて					_
アドレッシングモード	略記	ニーモニック	命令フォ	ーマット		EA(実効アドレス)の決め方	
ノトレッシングモート	四日日口	(EA部分の標記方法)	第1ワード	第2ワード	略記	解説	1
Direct	Drct	OP Rd <u>,Dsp</u>	OP+0 Rd0h	Dsp	[Dsp]	Dsp番地	]
Indexed	Index	OP Rd <u>,Dsp.Rx</u>	OP+1 RdRx	Dsp	[Dsp+Rx]	(Dsp+Rxレジスタの内容)番地	
Immediate	Imm	OP Rd <u>,#Imm</u>	OP+2 Rd0h	Imm	Imm	Immそのもの	
FP Rerative	FP Rlt	OP Rd <u>,Dsp4,FP</u>	OP+3 RdD4		[Dsp4+FP]	(D4を符号拡張した値×2 + FPレジスタの内容)番地(D4=Dsp4/2)	注:
Register	Reg	OP Rd <u>,Rs</u>	OP+4 RdRs		Rs	Rsレジスタの内容	
4bit Signed Immediate	Imm4	OP Rd <u>,#Imm4</u>	OP+5 RdI4		Imm4	I4を符号拡張した値そのもの	注4
Register Indirect	Indr	OP Rd <u>.0.Rx</u>	OP+6 RdRx		[Rx]	Rxレジスタの内容番地	
Byte Register Indirect	B Indr	OP Rd, <u>@Rx</u>	OP+7 RdRx		[Rx]	Rxレジスタの内容番地(但し番地の内容は8bitデータ)	
Other	Othr	OP Rd	OP Rd0h			なし	]
Ottlei	Othr	OP	OP 0h0h			なし	1

注5

\*\*アセンブリ言語でDsp & Dsp4、Imm & Imm4の標記は同じ(値によりアセンブラが自動判定)。 \*\*FP相対で、Dsp4は-16~+14の偶数

色付きのセルは特権命令


注1: MULL, DIVL命令ではRdは偶数番号のレジスタ

注2:RETI命令は特権モードでのみEPIフラグを変化させる

注3: D4はDsp4(4bitディスプレースメント)の1/2の値

注4:I4はImm4(4bit即値)のこと

注5:アドレッシングモードによりOPの値が変化する



メモリ空間	+0	+1
0000H		
0002H		
0004H		
•••		
555011		
FFFCH		
FFFEH		

I/O空間	+0	+1
00H		
02H		
04H		
•••		
FCH		
FEH		

## レジスタ構成

	15	0
G0		
G1		
G2		
G3		
G4		
G5		
G6		
<b>G</b> 7		
G8		
G9		
G10		
G11		
FP		
SP(SSP/USP)		
USP		
•	CPUレジスタ	

	レシ	スタの	意味
CPU	G0-11	汎用レ	ジスタ
レジス	FP	フレー	ムポインタ
	SSP	システム	スタックポインタ
タ	USP	ユーザス	タックポインタ
	PC	プログ	ラムカウンタ
		フラグ	
		E	割込み許可
		Р	特権モード
PSW	FLAG	I	I/O特権モード
	FLAG	٧	オーバフロー
		С	キャリー
		S	符号
		Z	ゼロ
	15		0
PC			
FLAG	0000	0000	EPI0 VCSZ

PSW

H 1	レク	L	/*U	
21	~	١٠,	U,	

0 P	Rd	0H	Dsp

# ショートイミディエイト(\*5)

_		. —	-,
	0 P	Rd	lmm4

インデクスド(\*1)

O P	Rd	Rx	Dsp

## レジスタインダイレクト(\*6)

0 P	Rd	Rx

イミディエイト(\*2)

OP Rd OH Imm
--------------

バイト・レジスタインダイレクト(\*7) O P Rd Rx

FP相対(\*3)

. IMP/3 ( 9)		
0 P	Rd	Dsp4

レジスタ(\*8)

0 P	Rd	0H

レジスタレジスタ(\*4)

0 P	Rd	Rs

オペランドなし(\*9)

01 0011	0 P	00H
---------	-----	-----

OP

OP					OP下位	3ビット			
		0	1	2	3	4	5	6	7
	00000	NO(*9)							
	00001	LD(*0)	LD(*1)	LD(*2)	LD(*3)	LD(*4)	LD(*5)	LD(*6)	LD(*7)
	00010	ST(*0)	ST(*1)		ST(*3)	LD(*8)※1		ST(*6)	ST(*7)
	00011	ADD(*0)	ADD(*1)	ADD(*2)	ADD(*3)	ADD(*4)	ADD(*5)	ADD(*6)	ADD(*7)
	00100	SUB(*0)	SUB(*1)	SUB(*2)	SUB(*3)	SUB(*4)	SUB(*5)	SUB(*6)	SUB(*7)
	00101	CMP(*0)	CMP(*1)	CMP(*2)	CMP(*3)	CMP(*4)	CMP(*5)	CMP(*6)	CMP(*7)
	00110	AND(*0)	AND(*1)	AND(*2)	AND(*3)	AND(*4)	AND(*5)	AND(*6)	AND(*7)
	00111	OR(*0)	OR(*1)	OR(*2)	OR(*3)	OR(*4)	OR(*5)	OR(*6)	OR(*7)
	01000	XOR(*0)	XOR(*1)	XOR(*2)	XOR(*3)	XOR(*4)	XOR(*5)	XOR(*6)	XOR(*7)
	01001	ADDS(*0)	ADDS(*1)	ADDS(*2)	ADDS(*3)	ADDS(*4)	ADDS(*5)	ADDS(*6)	ADDS(*7)
	01010	MUL(*0)	MUL(*1)	MUL(*2)	MUL(*3)	MUL(*4)	MUL(*5)	MUL(*6)	MUL(*7)
	01011	DIV(*0)	DIV(*1)	DIV(*2)	DIV(*3)	DIV(*4)	DIV(*5)	DIV(*6)	DIV(*7)
	01100	MOD(*0)	MOD(*1)	MOD(*2)	MOD(*3)	MOD(*4)	MOD(*5)	MOD(*6)	MOD(*7)
	01101	MULL(*0)	MULL(*1)	MULL(*2)	MULL(*3)	MULL(*4)	MULL(*5)	MULL(*6)	MULL(*7)
<i>y</i>	01110	DIVL(*0)	DIVL(*1)	DIVL(*2)	DIVL(*3)	DIVL(*4)	DIVL(*5)	DIVL(*6)	DIVL(*7)
א ת	01111								
L 位	10000	SHLA(*0)	SHLA(*1)	SHLA(*2)	SHLA(*3)	SHLA(*4)	SHLA(*5)	SHLA(*6)	SHLA(*7)
O P 上位5ビット	10001	SHLL(*0)	SHLL(*1)	SHLL(*2)	SHLL(*3)	SHLL(*4)	SHLL(*5)	SHLL(*6)	SHLL(*7)
0	10010	SHRA(*0)	SHRA(*1)	SHRA(*2)	SHRA(*3)	SHRA(*4)	SHRA(*5)	SHRA(*6)	SHRA(*7)
	10011	SHRL(*0)	SHRL(*1)	SHRL(*2)	SHRL(*3)	SHRL(*4)	SHRL(*5)	SHRL(*6)	SHRL(*7)
	10100	JMP(*0)	JMP(*1)					JMP(*6)	
	10101	CALL(*0)	CALL(*1)					CALL(*6)	
	10110	IN(*0)						IN(*6)	IN(*7)
	10111	OUT(*0)						OUT(*6)	OUT(*7)
	11000	PUSH(*8)				POP(*8)			
	11001								
	11010	RET(*9)				RETI(*9)			
	11011								
	11100	EI(*9)				DI(*9)			
	11101								
	11110	SVC(*9)							

特権命令

※1:フラグからレジスタへの転送命令

	>	>=	=	!=	<=	<
符号あり	JGT	JGE	JZ	JNZ	JLE	JLT
符号無し	JHI	JNC	JZ	JNZ	JLS	JC

FLAGのビット割り (0000000EP00VCSZ)

Rd/Rs/Rx						
意味						
G0						
G1						
G2						
G3						
G4						
G5						
G6						
<b>G</b> 7						
G8						
G9						
G10						
G11						
G12(FP)						
SP(SSP/USP)						
USP						
PC						

SPの意味はPフラグで変 化

JMP命令のRd					
値	意味				
0	JZ				
1	JC				
2	JM				
3	JO				
4	JGT				
5	JGE				
6	JLE				
7	JLT				
8	JNZ				
9	JNC				
Α	JNM				
В	JNO				
С	JHI				
D					
E	JLS				
F	JMP				

### メモリマップ

IOマップ

メモリマ	マップ		
	+0番地 +1番地		
0000h			
0002h			
0004h			
	RAM(56KiB)	RAM	
DFFEh			
E000h		刀	
•••	RAM(8160B)	RAM	
FFDEh			1
FFE0h	Timer0		
FFE2h	Timer1		
FFE4h	RN4020 受信		١
FFE6h	RN4020 送信	1	7 %
FFE8h	FT232RL 受信		リセット直後はIPL(ROM
FFEAh	FT232RL 送信	呭	恒
FFECh	TeC 受信	بر بر	# # #
FFEEh	TeC 送信	λ	둳
FFF0h	マイクロSD	割り込みベクタ	(R
FFF2h	PIO	23	9
FFF4h	不正(奇数)アドレス	~	)
FFF6h	メモリ保護違反		
FFF8h	ゼロ除算(※1)		
FFFAh	特権違反(※1)		
FFFCh	未定義命令(※1)		
FFFEh	SVC (※1)		
	※1:マイクロプログラムにより発生		

*	1	:	マイ	ク	ロプロ	グラ	ムに	F 11	発生

104	9 /					
	+0番地	+1番地				
00h	Timer0(In:現在値/O		タイ			
02h	Timer0(In:フラグ/Out:コントロール)					
04h	Timer1(In:現在値/Out:周期)					
06h	Timer1(In:フラグ/0		1			
08h	00H	FT232RL-Data	FT232RL			
0Ah	00H	FT232RL-Stat/Ctrl	2RL			
0Ch	00H	TeC-Data	TeC			
0Eh	00H	TeC-Stat/Ctrl	C			
10h	00H	uSD-Stat/Ctrl	۷			
12h	uSD-M	emAddr	7			
14h	uSD-Bl	kAddrH	マイクロSD			
16h	uSD-BI	kAddrL	SD			
18h	00H	I/Oポート(In/Out)				
1Ah	00H	ADC参照電圧(Out)	١			
1Ch	00H	I/OポートHi(Out)	l¥			
1Eh	00H	モード(In)	也			
20h	00H	SPI-Data(In/Out)	入出力ポー			
22h	00H	SPI-Stat/Sclk				
24h	00H	PIO-Mask	Ì			
26h	00H	PIO-Xor				
28h	00H	RN4020-Data	R			
2Ah	00H	RN4020-Stat/Ctrl	RN4020			
2Ch	00H	RN4020-Cmd	02			
2Eh	00H	RN4020-RAM				
30h		TeC(DLed)	TeCコンソール			
32h	00H	TeC(DSw)	Ϋ́			
34h	00H	Tec(Fnc)	シー			
36h	00H	TeC(CtI)	JL			
38h	00H	00H	空			
•••	•	••	æ			
F0h	00H	b0=IPL切離し				
F2h	00H	b0=Enable MMU	MMU			
F4h	ベースレジスタ(Out)/0000H(IN)					
F6h	リミットレジスタ	(Out)/0000H(IN)				
F8h		ut)/データSW(IN)	П			
FAh	アドレスレ	ジスタ(IN)	Z.			
FCh	00H	ロータリーSW(IN)	コンソール			
FEh	00H	機能レジスタ(IN)	ル			
147E 10	/					

拡張ポートHi (M000 VVVV)
M (0: 入力、1: 出力) VVVV (

M(0:入力,1:出力),VVVV(I7~I4に出力) RN4020-RAM:リセットの影響を受けない8bitレジスタ

I/Oポート詳細			RN4020-RAM:リセットの影響を受けない8bitレジスタ
番地	l/Oポート	ビット	意味
	*-Ctrl(OUT)	TR00 0000	T=Enable Transmitter Interrupt, R=Enable Reciver Interrupt
	*-Stat(IN)	TR00 0000	T=Transmitter Ready, R=Reciver Ready
02h	Timer0 コントール	1000 ··· 000S	I=Enable Interrupt, S=Start
06h	Timer1 コントール	1000 ··· 000S	I=Enable Interrupt, S=Start
11h	uSD-Ctrl	E000 0IRW	E=INT_ENA, I=INIT, R=READ, W=WRITE
11h	uSD-Stat	IE00 000C	I=IDLE, E=ERROR,C=Card Detection(Active=0)
1Fh	モード	0000 0MMM	MMM: 000=TeC,001=TaC,010=DEMO1,011=DEMO2,111=RN4020FactoryReset
2Dh	RN4020-Cmd	0000 FHCS	RN4020(F=Flow Control, H=Hw Pin, C=Cmd Pin, S=Sw Pin (初期值=0001))
FDh	ロータリーSW(IN)	000S SSSS	0=G0,1=G1,···11=G11,12=FP,13=SP,14=PC,15=FLAG,16=MD,17=MA
FFh	機能レジスタ(IN)	0000 FFFF	0=ReadReg, 1=WriteReg, 13=ReadMem, 14=WriteMem

TeCコンソール操作ビット		
A:BREAK-SW	G:DECA-SW	
B:STEP-SW	H:WRITE-SW	
C:RUN-SW	I:ENABLE	
D:STOP-SW	J:RESET-SW	
E:SETA-SW	K:LEFT-SW	
F:INCA-SW	L:RIGHT-SW	

TeCコンソールI/Oアドレス		
	Read	Write
Dled (30h)	データランプ	空き
Dsw (32h)	00H	データスイッチ
Fnc (34h)	00H	ABCD EFGH
Ctl (36h)	RS	IJKL

R=Reset-SW(IN),S=SETA-SW(IN)