들쓴 RB

2020/1/10

注 1

注 1

注2

注3

注4

No Operation

Load

Load

Store

bbA

Subtract

Compare

Logical And

Logical Or

Logical Xor

Multiply

Divide

Modulo

Multiply

Divide Long

Shift Left Arithmetic

Shift Right Arithmetic

Shift Right Logical

Jump on Zero

Jump on Carry

Jump on Minus

Jump on Overflow

Jump on greater than

Jump on less or equal

lump on less than

Jump on Non Zero

lump on Non Carry

Jump on Non Minus

Jump on higher

Call subroutine

Push Register

Pop Register

lump

Input

Output

Jump on Non Overflow

Jump on lower or same

Return from Subroutine

アドレッシングモード

Indexed

FP Rerative

4bit Signed Immediate

Register Indirect

※FP相対で、Dsp4は-16~+14の偶数

Byte Register Indirect

色付きのセルは特権命令

Immediate

Register

Other

Return from Interrupt

**Enable Interrupt** 

Disable Interrupt

Supervisor Call

Halt

lump on greater or equal

Shift Left Logical

Add with Scale

Long

Tat	C命	슦ᢖ	₽	

NΩ

ΙD

ΙD

ςT

ADD

SUB

CMP Rd.FA

AND

ΩR

XOR

MUL Rd.EA

עוח

ニーモニック

命令 オペランド

Rd.FA

Rd.FA

Rd.EA

Rd.FA

Rd FA

Rd FA

Rd.EA

Rd,EA

ADDS Rd.EA

MOD Rd.EA

MULL Rd.EA

DIVL Rd.EA

SHLA Rd.FA

SHLL Rd.EA

SHRA Rd.EA

SHRL Rd.FA

FΔ

17

JC EΑ

IM FΑ

JO FΔ

JGT ΕA

IGF FΑ

JLE EΑ

JLT EΑ

JNZ EΑ

INC EΑ

INIM FΑ

INO FΑ

JHI EΑ

JLS FΑ

IMP FΑ

IN

OUT

POP

RFT

RETI

ΕI

DI

アドレッシングモード(上の表中EAの詳細)に付いて

svc

HALT

略記

Drct

Imm

Indr

Othr

**PUSH Rd** 

CALL FΑ

Rd.FA

Rd,EA

Rd.FLAG

オペコート

OP Rd Rx

00h 0h 0h

08h Rd FA

14h Rd 0h

10h Rd FA

18h Rd FA

20h Rd FA

28h Rd FA

30h Rd FA

38h Rd FA

40h Rd EA

48h Rd EA

50h Rd EA

58h Rd FA

60h Rd EA

68h Rd EA

70h Rd EA

80h Rd FA

88h Rd EA

90h Rd FA

98h Rd FA

A0h 0h EA

A0h 1h EA

A0h 2h EA

A0h 3h EA

A0h 4h EA

A0h 5h EA

A0h 6h EA

A0h 7h EA

A0h 8h EA

A0h 9h EA

Δ0h Δh FΔ

A0h Bh EA

A0h Ch EA

A0h Eh EA

A0h Fh FA

A8h 0h FA

B0h Rd FA

B8h Rd EA

C0h Rd 0h

C4h Rd 0h

D0h 0h 0h

D4h 0h 0h

E0h 0h 0h

E4h 0h 0h

F0h 0h 0h

FFh 0h 0h

ニーモニック

(EA部分の標記方法)

OP Rd,<u>Dsp</u>

Index OP Rd<u>,Dsp,Rx</u>

FP Rlt OP Rd,<u>Dsp4.FP</u>

Imm4 OP Rd,<u>#Imm4</u>

OP Rd<u>.0.Rx</u>

※アセンブリ言語でDspとDsp4、ImmとImm4の標記は同じ(値によりアセンブラが自動判定)。

OP Rd,#Imm

OP Rd, Rs

B Indr OP Rd,<u>@Rx</u>

OP Rd

Drct Inde

7 7 5 7 4 4 6 6

\_\_ \_\_ \_\_ \_\_ \_\_ \_\_ 

6 6 \_\_ 6 \_\_ 5 5 --

7 7 5 7 5 Л 6 6 

7 7 5

7 7 5 7 5 4

7 7

7

7 7 5 7 5 4 6 6 \_\_\_

8 8 6 8 6 5 7 7 --

57

73 73 71 73 71 70 72 72 --0

73 73 71 73 71 70 72 72

57 57 55 57 55 5/ 56 56 \_\_\_

73 73 71 73 71 70 72 72

8+n

8+n 8+n 6+n 8+n 6+n 5+n 7+n 7+n

8⊥n 8⊥n 6**⊥**n 8⊥n 6**⊥**n 5±n 7±n 7+n 

8+n 8+n6+n8+n 6+n 5+n 7+n 7+n

4/5 4/5

4/5 4/5 \_\_ \_\_ \_\_ \_\_ 4/5 \_\_ --

4/5 4/5

4/5 4/5 ------

4/5

4/5

4/5 4/5 --------4/5

4/5 4/5

4/5 4/5

4/5 4/5

4/5 4/5

4/5 4/5 --------4/5 ----

4/5 4/5 \_\_ \_\_ \_\_ \_\_ 4/5 \_\_ \_\_ ×

4/5

5 5

6

7 ----------

6 \_\_ \_\_ \_\_ \_\_ \_\_ 5 5 \_\_ X

\_\_

----

----------

----

--

第1ワード

OP+0 Rd0h

OP+1 RdRx

OP+2 Rd0h

OP+3 RdD4

OP+4 RdRs

OP+5 RdI4

OP+6 RdRx

OP+7 RdRx

OP Rd0h

OP 0h0h

アドレッシングモ

Imm FP Rit

7

7 5 4 6

7

5

5

6+n

8+n

------4/5 ----

------4/5 --

\_\_ \_\_ \_\_ 4/5 \_\_ \_\_ v

7

57 55 57 55 54

8+n

4/5

4/5

4/5

6

\_\_\_

命令フォーマット

第2ワード

Dsp

Dsp

Imm

---

--------

--\_\_ \_\_ \_\_

\_\_ \_\_ \_\_ \_\_

----\_\_ --

\_\_ \_\_ \_\_ \_\_

--

------

- ド(数値はステ

Reg Imm4 Indr

5 4 6 6

5 4 6 6

6+n

\_\_ \_\_

----

5+n 7+n 7+n --

--4/5 ト数)

B Indr

6 --

56

\_\_

\_\_ ×

--

--

×

×

×

×

v

×

×

×

EA(実効アドレス)の決め方

h 6

56

4/5

4/5 ---\_\_\_ v

4/5

4/5

4/5

4/5

5

6

--6 6

--

----

略記

[Dsp]

[Dsp+Rx]

Imm

[Dsp4+FP]

Rs

Imm4

[Rx]

[Rx]

\_\_

--

\_\_ \_\_

\_\_ \_\_ ×

\_\_ --×

\_\_

--

--9

--

Dsp番地

Immそのもの

Rsレジスタの内容

Rxレジスタの内容番地

---

5

6

6

5 ×

5 ×

12

5

Othr

3 ~

4

フラク

×

×

何もしない

 $Rd \leftarrow [FA]$ Rd ← FLAG

[Dsp] ← EA

Rd - [FA]

Rd ←

Pd ←

 $Rd \leftarrow Rd + [FA]$ 

 $Rd \leftarrow Rd - [FA]$ 

Rd ← Rd or [EA]

Rd ← Rd + [EA]\*2

 $Rd \leftarrow Rd \times [EA]$ 

 $Rd \leftarrow Rd / [EA]$ 

Rd ← Rd % [EA]

 $Rd \leftarrow Rd << [EA]$ 

 $Rd \leftarrow Rd << [EA]$ 

 $Rd \leftarrow Rd \gg [EA]$ 

If (C) PC ← EA

If (S) PC ← EA

if (V) PC ← EA

 $Rd \leftarrow Rd >>> [EA]$ If (Z) PC ← EA

Rd and [EA]

Rd xor [EA

 $(Rd+1.Rd) \leftarrow Rd \times [EA]$ 

 $Rd \leftarrow (Rd+1.Rd) / [EA].$ 

 $Rd \perp 1 \leftarrow (Rd \perp 1 Rd) \% [FA]$ 

If (not (Z or (S xor V))) PC ← EA

if  $(not (S xor V)) PC \leftarrow EA$ 

If  $(Z \text{ or } (S \text{ xor } V)) PC \leftarrow EA$ 

If (S xor V) PC ← EA

If (not Z) PC ← EA

If (not C) PC ← EA

If (not S) PC ← EA

If (not V) PC ← EA

If (Z or C) PC ← EA

PC ← FA

 $Rd \leftarrow IO[EA]$ 

IO[EA] ← Rd

[--SP] ← Rd

 $Rd \leftarrow [SP++]$ 

 $PC \leftarrow [SP++]$ 

割込み許可

割込み禁止

CPU停止

解説

(Dsp+Rxレジスタの内容) 番地

(D4を符号拡張した値×2 + FPレジスタの内容)番地(D4=Dsp4/2)

注1:MULL, DIVL命令ではRdは偶数番号のレジスタ

注3:D4はDsp4(4bitディスプレースメント)の1/2の値

注5:アドレッシングモードによりOPの値が変化する

注2:RETI命令は特権モードでのみEPIフラグを変化させる

14を符号拡張した値そのもの

Rxレジスタの内容番地(但し番地の内容は 8 bitデータ)

なし


注4:I4はImm 4 (4bit即値)のこと

システムコール

If (not (Z or C)) PC ← EA

[--SP] ← PC, PC ← EA

 $FLAG \leftarrow [SP++], PC \leftarrow [SP++]$ 



O P	Rd	0H	lmm	0 P	R
FP相対(*3)				レジスタ(*8)	
O P	Rd	Dsp4		0 P	R
		· · · · ·			
レジスタレジス	タ(*4)			オペランドなし(*9	<b>)</b> )
O P	Rd	Rs		O P	

OP下位3ビット

4

LD(\*4)

LD(\*8) × 1

ADD(\*4)

SUB(\*4)

CMP(\*4)

AND(\*4)

OR(\*4)

XOR(\*4)

ADDS(\*4)

MUL(\*4)

DIV(\*4)

MOD(\*4)

MULL(\*4)

DIVL(\*4)

SHLA(\*4)

SHLL(\*4)

SHRA(\*4)

SHRL(\*4)

POP(\*8)

RETI(\*9)

DI(\*9)

JLT

JC

5

LD(\*5)

ADD(\*5)

SUB(\*5)

CMP(\*5)

AND(\*5)

OR(\*5)

XOR(\*5)

ADDS(\*5)

MUL(\*5)

DIV(\*5)

MOD(\*5)

MULL(\*5)

DIVL(\*5)

SHLA(\*5)

SHLL(\*5)

SHRA(\*5)

SHRL(\*5)

6

LD(\*6)

ST(\*6)

ADD(\*6)

SUB(\*6)

CMP(\*6)

AND(\*6)

OR(\*6)

XOR(\*6)

ADDS(\*6)

MUL(\*6)

DIV(\*6)

MOD(\*6)

MULL(\*6)

DIVL(\*6)

SHLA(\*6)

SHLL(\*6)

SHRA(\*6)

SHRL(\*6) JMP(\*6)

CALL(\*6)

IN(\*6)

OUT(\*6)

※1:フラグからレジスタへの転送命令

FLAGのビット割り

(00000000EP00VCSZ)

3

LD(\*3)

ST(\*3)

ADD(\*3)

SUB(\*3)

CMP(\*3)

AND(\*3)

OR(\*3)

XOR(\*3)

ADDS(\*3)

MUL(\*3)

DIV(\*3)

MOD(\*3)

MULL(\*3)

DIVL(\*3)

SHLA(\*3)

SHLL(\*3)

SHRA(\*3)

SHRL(\*3)

2

LD(\*2)

ADD(\*2)

SUB(\*2)

CMP(\*2)

AND(\*2)

OR(\*2)

XOR(\*2)

ADDS(\*2)

MUL(\*2)

DIV(\*2)

MOD(\*2)

MULL(\*2)

DIVL(\*2)

SHLA(\*2)

SHLL(\*2)

SHRA(\*2)

!=

JNZ

JNZ

<=

JLE

JLS

O F
レジスタ(*8)
O P
オペランドなし(*9
O P
7

LD(\*7)

ST(\*7)

ADD(\*7)

SUB(\*7)

CMP(\*7)

AND(\*7)

OR(\*7)

XOR(\*7)

ADDS(\*7)

MUL(\*7)

DIV(\*7)

MOD(\*7)

MULL(\*7)

DIVL(\*7)

SHLA(\*7)

SHLL(\*7)

SHRA(\*7)

SHRL(\*7)

IN(\*7)

OUT(\*7)

HALT(\*9)

00H

値

0

1

2

3

4

5

6

7

Rd/Rs/Rx

意味

G0

G1

G2 G3


G4

G5

G6

G7

	00
	00
	00
	00
	00
	00
	00
	01
	01
	01
	01
	01
	01
<u>&gt;</u>	01
75 7	01
上位5ビ	10
0 P	10
O	10
	10
	10
	10
	10
	10



符号あり

符号無し

**JGT** 

JHI

**JGE** 

**JNC** 

JΖ

JΖ

•	-	_
00000	NO(*9)	
00001	LD(*0)	LD(*1)
00010	ST(*0)	ST(*1)
00011	ADD(*0)	ADD(*1)
00100	SUB(*0)	SUB(*1)
00101	CMP(*0)	CMP(*1)
00110	AND(*0)	AND(*1)
00111	OR(*0)	OR(*1)
01000	XOR(*0)	XOR(*1)
01001	ADDS(*0)	ADDS(*1)
01010	MUL(*0)	MUL(*1)
01011	DIV(*0)	DIV(*1)
01100	MOD(*0)	MOD(*1)
01101	MULL(*0)	MULL(*1)
01110	DIVL(*0)	DIVL(*1)
01111		
10000	SHLA(*0)	SHLA(*1)
10001	SHLL(*0)	SHLL(*1)
10010	SHRA(*0)	SHRA(*1)
10011	SHRL(*0)	SHRL(*1)
10100	JMP(*0)	JMP(*1)
10101	CALL(*0)	CALL(*1)
10110	IN(*0)	
10111	OUT(*0)	
11000	PUSH(*8)	
11001		
11010	RET(*9)	
11011		
11100	EI(*9)	
11101		
11110	SVC(*9)	
11111		
	特権命令	
>	>=	=
	00001 00010 00011 00100 00101 00110 00111 01000 01001 01010 01011 01100 01111 10000 10011 10010 10011 10110 10111 11000 11011 11100 11011 11100 11111 11100 11111	None

0

1

8	G8
9	G9
Α	G10
В	G11
С	G12(FP)
D	SP(SSP/USP)
Е	USP
F	PC
SPの意味	<b>味はPフラグで変</b>
	化
JM	P命令のRd
値	意味
0	JZ
1	JC
2	JM
3	JO
4	JGT
5	JGE
6	JLE
7	JLT
8	JNZ
9	JNC
Α	JNM
В	JNO
С	JHI
D	
E	JLS
F	JMP

+0番地

メモリマップ

0000h

0002h

0004h

DFFEh

E000h

•••

**FFDEh** 

FFE0h

FFE2h

FFE4h

FFE6h

FFE8h

FFEAh

**FFECh** 

**FFEEh** 

FFF0h

FFF2h

FFF4h FFF6h

FFF8h

**FFFAh** 

**FFFCh** 

**FFFEh** 

番地

02h

06h

11h

11h

1Fh

2Dh

FDh

FFh

I/Oポート詳細

RAM(56KiB)

TeCコンソ

-ル操作ビット

I:ENABLE

G:DECA-SW

H:WRITE-SW

J:RESET-SW

K:LEFT-SW

L:RIGHT-SW

A:BREAK-SW

**B:STEP-SW** 

C:RUN-SW

D:STOP-SW

E:SETA-SW

F:INCA-SW

+1番地

104	ップ
00h	Timer

02h

04h

06h 08h

0Ah

0Ch

+0番地	+1番地
Timer0(In:現在値/O	ut:周期)

00H

00H

00H

R=Reset-SW(IN),S=SETA-SW(IN)

---- --RS

C=Cmd Pin, S=Sw Pin (初期值=0001))

**ABCD EFGH** I--- -JKL

Timer0(In:フラグ/Out:コントロール Timer1(In:現在値/Out:周期)

TeC-Data

ADC参照電圧(Out)

SPI-Data(In/Out)

Ver.9.3.0(TeC7a,b,c,d対応)

ঝ 1

2020/1/10

Timer1(In:フラグ/Out:コントロール) FT232RL-Data FT232RL FT232RL-Stat/Ctrl

TeC

マイク ' 🗆 S D

入出力ポー

RN4020

TeCコンソール

空客

RAM(8160B)		
Tim	ner0	
Tin	ner1	
	20 受信	
	20 送信	
FT2321		
	RL 送信	
	受信	
	送信	
	'□SD	
•	10	
不正(奇数)アドレス		
メモリ保護違反		
ゼロ除算(※1)		
特権違反(※1)		
未定義命令(※1)		
SVC (※1)		
※1:マイクロプロ:	グラムにより発生	
1 =¥6m		
ト詳細	18 . 1	
l/Oポート *-Ctrl(OUT)	ビット TR00 0000	
*-Stat(IN) TR00 0000 Timer0 コントール 1000 … 000S		
Timer0 コントール	1000 ··· 000S	
uSD-Ctrl E000 0IRW uSD-Stat IE00 000C		
uSD-Stat IE00 000C モード 0000 0MMM		
RN4020-Cmd	0000 FHCS	
ロータリーSW(IN)	0005 SSSS	
機能レジスタ(IN)	0003 3333 0000 FFFF	
1次はレンハア (111)	00001111	

	KAW
*生	割っ込みヘンジ
00 00 00 00S	T   T   I   I   E   .
OOS RW OC MM CS SS FF	I= M R 0=

RAM	
割り込みベクタ	リセット直後はIPL(ROM)
T=E T=T I=Eı I=EI I=IC MMN RN40 0=G0 0=R	)20(I ),1=(

RAM		
RAM		
割り込みベクタ	リセット直後はIPL(ROM)	
T=E T=T I=E	nabl	mitt e Int
E=II	nable NT_E DLE,	NA,
MMN	1:000	=TeC
0=G0	)20(F: ),1=G	=Flov 11
0=R	eadl	-, Reg,
	-	/
		DI-

Ctl

(36h)

	TOU
	10h 12h
	14h
	16h
	18h
	IAh
	1Ch
	1Eh
	20h
	22h
	24h
	26h
	28h
	2Ah
	l 2Ch
	2Eh
	30h
	32h
	34h
	36h
	38h
	•••
	F0h
	F2h
	F4h
	F6h
	F8h
	FAh
	FCh
	FEh
Į.	拡張ポ
	M (0:
	RN4020
Trai	nsmitte
itte	r Ready
nter	r Ready rupt, S
nter	rupt, S
A, I	rupt, S =INIT, I ROR,C= 01=TaC,01
ER	ROR,C=
eC,00	01=TaC,01
low (	Control, I
··11=	=G11,12=
g, 1	=Writel

	UCII	000	Tec-Data		
	0Eh	00H	TeC-Stat/Ctrl		
	10h	00H	uSD-Stat/Ctrl		
	12h	uSD-MemAddr			
	14h	uSD-BI	kAddrH		
	16h	uSD-BI	kAddrL		
	18h	00H	I/Oポート(In/Out		
	1Ah	00H	ADC参照電圧(Ou		
	1Ch	00H	I/OポートHi(Out		
	1Eh	00H	モード(In)		
	20h	00H	SPI-Data(In/Out		
	22h	00H	SPI-Stat/Sclk		
	24h	00H	PIO-Mask		
1					
	26h	00H	PIO-Xor		
	28h	00H	RN4020-Data		
	2Ah	00H	RN4020-Stat/Ctr		
	2Ch	00H	RN4020-Cmd		
	2Eh	00H	RN4020-RAM		
	30h		TeC(DLed)		
	32h	00H	TeC(DSw)		
	34h	00H	Tec(Fnc)		
	36h	00H	TeC(CtI)		
	38h	00H	00H		
	•••	••	••		
	F0h	00H	b0=IPL切離し		
	F2h	00H	b0=Enable MM		
	F4h	ベースレジスタ(	Out)/0000H(IN)		
	F6h		(Out)/0000H(IN)		
	F8h		ut)/データSW(IN)		
	FAh	アドレスレ			
	FCh	00H	ロータリーSW(IN		
	FEh	00H	機能レジスタ(IN		
J		- トHi(M000 VVVV)			
M (0:入力, 1:出力), VVVV (I7~I4に出力					
RN4020-RAM:リセットの影響を受けない8bitレジ					
意味					
le Transmitter Interrupt, R=Enable Reciver Interrup					
smitter Ready, R=Reciver Ready					
e Interrupt, S=Start					
e Interrupt, S=Start					
ENA, I=INIT, R=READ, W=WRITE					
E=ERROR,C=Card Detection(Active=0)					
D=TeC,001=TaC,010=DEMO1,011=DEMO2,111=RN4020FactoryReset					
=Flow Control, H=Hw Pin, C=Cmd Pin, S=Sw Pin (初期值=000					
61,···11=G11,12=FP,13=SP,14=PC,15=FLAG,16=MD,17=MA					
Reg, 1=WriteReg, 13=ReadMem, 14=WriteMem					
TeCコンソールI/Oアドレス					
$\sqsubseteq$		Read	Write		
Dled	(30h)	データランプ	空き		
Dsw	(32h)	00H	データスイッチ		
Fnc	(34h)	00H	ABCD EFGH		
CHI	(2Ch)	DC	1 11/1		

PIO-Mask
PIO-Xor
RN4020-Data
RN4020-Stat/Ctrl
RN4020-Cmd
RN4020-RAM
TeC(DLed)
TeC(DSw)
Tec(Fnc)
TeC(CtI)
00H
•
b0=IPL切離し
b0=Enable MMU
Out)/0000H(IN)
(Out)/0000H(IN)
ıt)/データSW(IN)
ジスタ(IN)
ロータリーSW(IN)
機能レジスタ(IN)
/VV(I7~I4に出力)
を受けない8bitレジス?
Reciver Interrupt

00H	TeC(DSw)		
00H	Tec(Fnc)		
00H	TeC(CtI)		
00H	00H		
• •	••		
00H	b0=IPL切離し		
00H	b0=Enable MMU		
-スレジスタ(	Out)/0000H(IN)		
ットレジスタ	(Out)/0000H(IN)		
タレジスタ(Out)/データSW(IN)			
アドレスレ	ジスタ(IN)		
00H	ロータリーSW(IN)		
00H	機能レジスタ(IN)		
(M000 VVVV)			
:出力),VVVV(I7~I4に出力)			
リセットの影響を受けない8bitレジスタ			
意味			
upt, R=Enable Reciver Interrupt			
civer Ready			