## TaC命令表

	ニーモニック	オペコート	I	וק	ځا ساڅ	・バエ	に (米	値はス		.*h`)		*	2021/10/11
命令	命令 オペランド	OP Rd Rx	Drct		lmm	FP RIt		加加4	Indr	·剱 <i>)</i> B Indr	Othr	フラグ 変化	説明
No Operation	叩っ オペラント NO	00h 0h 0h	Dict				reg		mur 	D IIIUI	3	×	何もしない
Load	LD Rd,EA	08h Rd EA	7	7	5	7	4	4	6	6		×	Rd ← [EA]
Store	ST Rd.EA	10h Rd EA	6	6		6			5	5		×	[EA] ← Rd
Add	ADD Rd,EA	18h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd + [EA]
Subtract	SUB Rd.EA	20h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd - [EA]
Compare	CMP Rd.EA	28h Rd EA	7	7	5	7	5	4	6	6		0	Rd - [EA]
Logical And	AND Rd,EA	30h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd and [EA]
Logical Or	OR Rd,EA	38h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd or [EA]
Logical Xor	XOR Rd,EA	40h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd xor [EA]
Add with Scale	ADDS Rd,EA	48h Rd EA	8	8	6	8	6	5	7	7		0	Rd ← Rd + [EA]*2
Multiply	MUL Rd,EA	50h Rd EA	57	57	55	57	55	54	56	56		0	$Rd \leftarrow Rd \times [EA]$
Divide	DIV Rd,EA	58h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← Rd / [EA]
Modulo	MOD Rd,EA	60h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← Rd % [EA]
Shift Left Arithmetic	SHLA Rd,EA	80h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	Rd ← Rd << [EA]
Shift Left Logical	SHLL Rd,EA	88h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	Rd ← Rd << [EA]
Shift Right Arithmetic	SHRA Rd,EA	90h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	$Rd \leftarrow Rd >> [EA]$
Shift Right Logical	SHRL Rd,EA	98h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	$Rd \leftarrow Rd >>> [EA]$
Jump on Zero	JZ EA	A0h 0h EA	4/5	4/5					4/5			×	If (Z) PC ← EA
Jump on Carry	JC EA	A0h 1h EA	4/5	4/5					4/5			×	If (C) PC ← EA
Jump on Minus	JM EA	A0h 2h EA	4/5	4/5					4/5			×	If (S) PC ← EA
Jump on Overflow	JO EA	A0h 3h EA	4/5	4/5					4/5			×	if (V) PC ← EA
Jump on greater than	JGT EA	A0h 4h EA	4/5	4/5					4/5			×	If (not (Z or (S xor V))) PC ← EA
Jump on greater or equal	JGE EA	A0h 5h EA	4/5	4/5					4/5			×	if (not (S xor V)) PC ← EA
Jump on less or equal	JLE EA	A0h 6h EA	4/5	4/5					4/5			×	If (Z or (S xor V)) PC ← EA
Jump on less than	JLT EA	A0h 7h EA	4/5	4/5					4/5			×	If (S xor V) PC ← EA
Jump on Non Zero	JNZ EA	A0h 8h EA	4/5	4/5					4/5			×	If (not Z) PC ← EA
Jump on Non Carry	JNC EA	A0h 9h EA	4/5	4/5					4/5			×	If (not C) PC ← EA
Jump on Non Minus	JNM EA	A0h Ah EA	4/5	4/5					4/5			×	If (not S) PC ← EA
Jump on Non Overflow	JNO EA	A0h Bh EA	4/5	4/5					4/5			×	If (not V) PC ← EA
Jump on higher	JHI EA	A0h Ch EA	4/5	4/5					4/5			×	If (not (Z or C)) PC ← EA
Jump on lower or same	JLS EA	A0h Eh EA	4/5	4/5					4/5			×	If (Z or C) PC ← EA
Jump	JMP EA	A0h Fh EA	5	5					5			×	PC ← EA
Call subroutine	CALL EA	A8h 0h EA	6	6					6			×	[SP] ← PC, PC ← EA
Input	IN Rd,EA	B0h Rd EA	7						6	6		×	Rd ← IO[EA]
Output	OUT Rd,EA	B8h Rd EA	6	<del> </del>					5	5		×	IO[EA] ← Rd
Push Register	PUSH Rd	C0h Rd 0h		<del></del>							5	×	[SP] ← Rd
Pop Register	POP Rd	C4h Rd 0h									6	×	Rd ← [SP++]
Return from Subroutine	RET	D0h 0h 0h									6	×	PC ← [SP++]
Return from Subroutine	RETI	Dun on on D4h 0h 0h									9	×	FLAG ← [SP++], PC ← [SP++]
Supervisor Call	SVC	F0h 0h 0h									12	×	システムコール
											5	×	
Halt	HALT	FFh 0h 0h						ı			1 5	X	CPU停止

アドレッシングモード(上の表	中EAの	詳細)に付いて					
アドレッシングモード	略記	ニーモニック	命令フォーマット		EA(実効アドレス)の決め方		
アトレックングモート	MR PC	(EA部分の標記方法)	第1ワード 第2ワード		略記	解記	1
Direct	Drct	OP Rd <u>,Dsp</u>	OP+0 Rd0h	Dsp	[Dsp]	Dsp番地	]
Indexed	Index	OP Rd <u>,Dsp.Rx</u>	OP+1 RdRx	Dsp	[Dsp+Rx]	(Dsp+Rxレジスタの内容)番地	]
Immediate	Imm	OP Rd <u>,#Imm</u>	OP+2 Rd0h	Imm	Imm	Immそのもの	
FP Rerative	FP Rlt	OP Rd <u>,Dsp4,FP</u>	OP+3RdD4		[Dsp4+FP]	(D4を符号拡張した値×2 + FPレジスタの内容)番地(D4=Dsp4/2)	ž
Register	Reg	OP Rd <u>,Rs</u>	OP+4 RdRs		Rs	Rsレジスタの内容	
4bit Signed Immediate	Imm4	OP Rd <u>,#Imm4</u>	OP+5 RdI4		Imm4	I4を符号拡張した値そのもの	ž
Register Indirect	Indr	OP Rd <u>.0.Rx</u>	OP+6 RdRx		[Rx]	Rxレジスタの内容番地	Ī
Byte Register Indirect	B Indi	OP Rd, <u>@Rx</u>	OP+7 RdRx		[Rx]	Rxレジスタの内容番地(但し番地の内容は8bitデータ)	Ì
Other		OP Rd	OP Rd0h			なし	j
Other	Othr	OP	OP 0h0h			なし	

注5

注1:RETI命令は特権モードでのみEPIフラグを変化させる

※アセンブリ言語でDspとDsp4、ImmとImm4の標記は同じ(値によりアセンブラが自動判定)。

注2: D4はDsp4(4bitディスプレースメント)の1/2の値

※FP相対で、Dsp4は-16~+14の偶数

注3: I4はImm4 (4bit即値)のこと 注4:アドレッシングモードによりOPの値が変化する

色付きのセルは特権命令

TLB entryのビット構成 23-16 

データ形式 15		0
データ	16ビットデータ	
アドレス	16ビットアドレス	

	7	0	
8ビットデータ			
	(メモリ・1	/0での	)み使用)

メモリ空間	+0	+1
0000H		
0002H		
0004H		
FFFCH		
FFFFH		

I/O空間	+0	+1
00H		
02H		
04H		
FCH		
FEH		
•		

レジスタ構成

	15 0
G0	
G1	
G2	
G3	
G4	
G5	
G6	
G7	
G8	
G9	
G10	
G11	
FP	
SP(SSP/USP)	
USP	
·	CPUレジスタ

	レジスタの意味						
	G0-11	汎用レ	ジスタ				
CPU	FP	フレームポインタ					
レジスタ	SSP	システム	スタックポインタ				
	USP	ユーザスタックポインタ					
	PC	プログラ	ラムカウンタ				
		フラグ					
	FLAG	Е	割込み許可				
		Р	特権モード				
PSW		I	I/O特権モード				
	LAG	٧	オーバフロー				
		С	キャリー				
		S	符号				
		Z	ゼロ				
	15	_	0				
PC							
FLAG	0000	0000	EPI0 VCSZ				

ダイレクト(*0)				દે	/ョートイミディエ・	イト(*5)	
OP	Rd	0H	Dsp		OP	Rd	lmm4
インデクスド(*1)				L	ジスタインダイレ	クト(*6)	
OP	Rd	Rx	Dsp		OP	Rd	Rx
イミディエイト(*2)				,	<b>ヾイト・レジスタイ</b> :	ンダイレクト	(*7)
OP	Rd	0H	lmm		OP	Rd	Rx
FP相対(*3)				L	<b>・</b> ジスタ(*8)		
OP	Rd	Dsp4			OP	Rd	0H
レジスタレジスタ(*	4)	-			ーペランドなし( <b>*9</b> )	)	
OP	Rd	Rs			OP	00	Н

OP									
			OP下位3ビット						
		0	1	2	3	4	5	6	7
	00000	NO(*9)							
	00001	LD(*0)	LD(*1)	LD(*2)	LD(*3)	LD(*4)	LD(*5)	LD(*6)	LD(*7)
	00010	ST(*0)	ST(*1)		ST(*3)			ST(*6)	ST(*7)
	00011	ADD(*0)	ADD(*1)	ADD(*2)	ADD(*3)	ADD(*4)	ADD(*5)	ADD(*6)	ADD(*7)
	00100	SUB(*0)	SUB(*1)	SUB(*2)	SUB(*3)	SUB(*4)	SUB(*5)	SUB(*6)	SUB(*7)
	00101	CMP(*0)	CMP(*1)	CMP(*2)	CMP(*3)	CMP(*4)	CMP(*5)	CMP(*6)	CMP(*7)
	00110	AND(*0)	AND(*1)	AND(*2)	AND(*3)	AND(*4)	AND(*5)	AND(*6)	AND(*7)
	00111	OR(*0)	OR(*1)	OR(*2)	OR(*3)	OR(*4)	OR(*5)	OR(*6)	OR(*7)
	01000	XOR(*0)	XOR(*1)	XOR(*2)	XOR(*3)	XOR(*4)	XOR(*5)	XOR(*6)	XOR(*7)
	01001	ADDS(*0)	ADDS(*1)	ADDS(*2)	ADDS(*3)	ADDS(*4)	ADDS(*5)	ADDS(*6)	ADDS(*7)
	01010	MUL(*0)	MUL(*1)	MUL(*2)	MUL(*3)	MUL(*4)	MUL(*5)	MUL(*6)	MUL(*7)
	01011	DIV(*0)	DIV(*1)	DIV(*2)	DIV(*3)	DIV(*4)	DIV(*5)	DIV(*6)	DIV(*7)
	01100	MOD(*0)	MOD(*1)	MOD(*2)	MOD(*3)	MOD(*4)	MOD(*5)	MOD(*6)	MOD(*7)
	01101								
<del>\$</del>	01110								
J T	01111								
拉	10000	SHLA(*0)	SHLA(*1)	SHLA(*2)	SHLA(*3)	SHLA(*4)	SHLA(*5)	SHLA(*6)	SHLA(*7)
OP上位5ビット	10001	SHLL(*0)	SHLL(*1)	SHLL(*2)	SHLL(*3)	SHLL(*4)	SHLL(*5)	SHLL(*6)	SHLL(*7)
Ū	10010	SHRA(*0)	SHRA(*1)	SHRA(*2)	SHRA(*3)	SHRA(*4)	SHRA(*5)	SHRA(*6)	SHRA(*7)
	10011	SHRL(*0)	SHRL(*1)	SHRL(*2)	SHRL(*3)	SHRL(*4)	SHRL(*5)	SHRL(*6)	SHRL(*7)
	10100	JMP(*0)	JMP(*1)						
	10101	CALL(*0)	CALL(*1)						
	10110	IN(*0)						IN(*6)	IN(*7)
	10111	OUT(*0)						OUT(*6)	OUT(*7)
	11000	PUSH(*8)				POP(*8)			
	11001								
	11010	RET(*9)				RETI(*8) ※			
	11011								
		-	-	-					

特権命令

SVC(\*9)

11100 11101 11110

11111

※: RETIのRdはFLAGを表すFh

:	>	>=	=	!=	<=	<
符号あり	JGT	JGE	JZ	JNZ	JLE	JLT
符号無し	JHI	JNC	JZ	JNZ	JLS	JC

FLAGのビット割り (00000000EPIOVCSZ)

HALT(\*9)

Rd/Rs/Rx						
値 意味						
0	G0					
1	G1					
2	G2					
3	G3					
4	G4					
5	G5					
6	G6					
7	<b>G</b> 7					
8	G8					
9	G9					
Α	G10					
В	G11					
С	G12(FP)					
D	SP(SSP/USP)					
E	USP					
F	FLAG					

SPの意味はPフラグで変化 (P=1:SSP、P=0:USP)

JM	P命令のRd
値	意味
0	JZ
1	JC
2	JM
3	JO
4	JGT
5	JGE
6	JLE
7	JLT
8	JNZ
9	JNC
Α	JNM
В	JNO
С	JHI
D	
E	JLS
F	JMP

メモリマップ

IOマップ

グモリャ			
00006	+0番地 +1番地		1
0000h			
0002h			
0004h			
	RAM(56KiB)	RAM	
•••			
DFFEh			
E000h		F	
	RAM(8160B)	RAM	
FFDEh	· · ·	<b>S</b>	
FFE0h	Timer0		
FFE2h	Timer1		
FFE4h	RN4020 受信		
FFE6h	RN4020 送信		4
FFE8h	FT232RL 受信		7
FFEAh	FT232RL 送信		河间
FFECh	TeC 受信	き	₩ 1
FFEEh	TeC 送信	, <u>/</u> ;(	臣
FFF0h	マイクロSD	74	<del>(</del>
FFF2h	PIO	割り込みべクタ	リセット直後はIPL(ROM
FFF4h	メモリ保護違反	Ø	>
FFF6h	ゼロ除算		
FFF8h	特権違反		
rrron			
	未定義命令		
FFFAh	未定義命令 SVC		
FFFAh FFFCh	~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~		
FFFAh	SVC		

TLBmiss割り込みが最優先	
Ver.10で変更された部分	

	+0番地	+1番地		
00h	Timer0(In:現在値/O	ut:周期)	タイマー	
02h	Timer0(In:フラグ/Out:コントロール)			
04h	Timer1(In:現在値/Out:周期)			
06h	Timer1(In:フラグ/Ou	it:コントロール)	'	
08h	00H FT232RL-Data		FT2:	
0Ah	00H FT232RL-Stat/Ctrl		FT232RL	
0Ch	00H	TeC-Data	TeC	
0Eh	00H	TeC-Stat/Ctrl	ဂိ	
10h	00H	uSD-Stat/Ctrl	マ	
12h	uSD-M	emAddr	マイクロSD	
14h	uSD-Bl	kAddrH	0	
16h	uSD-BI	kAddrL	Ď	
18h	00H	I/Oポート(In/Out)		
1Ah	00H	ADC参照電圧(Out)		
1Ch	00H	I/OポートHi(Out)	λŁ	
1Eh	00H	モード(In)	ut)	
20h	00H	SPI-Data(In/Out)	<del>,</del>	
22h	00H	SPI-Stat/Sclk	ナ l	
24h	00H	PIO-Mask		
26h	00H	PIO-Xor		
28h	00H	RN4020-Data	<b>3</b> 1	
2Ah	00H RN4020-Stat/Ctrl		RN4020	
2Ch	00H RN4020-Cmd		02	
2Eh	00H	RN4020-RAM	0	
30h	00H	TeC(In:DLed)	Te	
32h	00H	TeC(Out:DSw)	TeCコンソール	
34h	00H	Tec(Out:Fnc)	<u>ر</u>	
36h	00H	TeC(CtI)	٦.	
38h	00H	00H	铝	
•••			UH	
F0h	00H	b0=IPL切離し	MML	
F2h	00H	b0=relocation,b1=paging		
F4h	ベースレジスタ、TLB entry( <b>Out</b> )/メモリ保護違反割込み原因(IN)		₫	
F6h	リミットレジスタ,TLB index( <b>Out</b> )/ページ番号( <b>IN</b> )			
F8h		ut)/データSW(IN)	Щ	
FAh	アドレスレジスタ(IN)		2	
FCh	00H □─タリ─SW(IN) 〕		コンソール	
FEh	00H	機能レジスタ(IN)	_	
拉建光-	- LHi (MOOO V/V/V/)			

拡張ポートHi(M000 VVVV)

M(0:入力, 1:出力), VVVV (I7~I4に出力) RN4020-RAM: リセットの影響を受けない8bitレジスタ

	101110 CXXC1107CH	(F/)		
1/0ポー	-卜詳細		RN4020-RAM : リセットの影響を受けない8bitレジスタ	
番地	I/Oポート	ビット 意味		
	*-Ctrl(OUT)	TR00 0000	T=Enable Transmitter Interrupt, R=Enable Reciver Interrupt	
	*-Stat(IN)	TR00 0000	T=Transmitter Ready, R=Reciver Ready	
02h	Timer0 コントール	I000 000S	I=Enable Interrupt, S=Start	
06h	Timer1 コントール	I000 000S	I=Enable Interrupt, S=Start	
11h	uSD-Ctrl	E000 0IRW	E=INT_ENA, I=INIT, R=READ, W=WRITE	
11h	uSD-Stat	IE00 000C	I=IDLE, E=ERROR,C=Card Detection(Active=0)	
1Fh	モード	0000 0MMM	MMM:000=TeC,001=TaC,010=DEMO1,011=DEMO2,111=RN4020FactoryReset	
2Dh	RN4020-Cmd	0000 FHCS	RN4020(F=Flow Control, H=Hw Pin, C=Cmd Pin, S=Sw Pin (初期值=0001))	
F4h	TLB entry	-	- TLB entry の下位16ビットに書き込む値を保持(entryの詳細は命令表シートに記載)	
F411	メモリ保護違反の原因	0000 000R	R=0:奇数アドレスにワードアクセス、1:ページのRWX違反	
F6h	TLB index	0000 OIII	F7番地と同時に16ビットライト,TLBのindex番にエントリが書き込まれる	
F7h	ページ番号	PPPP PPPP	F6h番地にindexと同時に16bitライト/TLB miss を発生したページの番号をリード	
FDh	ロータリーSW(IN)	000S SSSS	0=G0,1=G1,···11=G11,12=FP,13=SP,14=PC,15=FLAG,16=MD,17=MA	
FFh	機能レジスタ(IN)	0000 FFFF	0=ReadReg, 1=WriteReg, 13=ReadMem, 14=WriteMem	

TeCコンソール操作ビット		
A:BREAK-SW	G:DECA-SW	
B:STEP-SW	H:WRITE-SW	
C:RUN-SW	I:ENABLE	
D:STOP-SW	J:RESET-SW	
E:SETA-SW	K:LEFT-SW	
F:INCA-SW	L:RIGHT-SW	

TeCコンソールI/Oアドレス			
	Read	Write	
Dled (30h)	データランプ	空き	
Dsw (32h)	00H	データスイッチ	
Fnc (34h)	00H	ABCD EFGH	
Ctl (36h)	RS	IJKL	

R=Reset-SW(IN),S=SETA-SW(IN)