アドレッシングモード(数値はステート数)

Ver.10.0.0(TeC7a,b,c,d対応)

説明

0

0

0

0

0

0

0

0

0

×

×

\_\_ 0

\_\_

--0

--

\_\_

--×

\_\_ ×

--×

\_\_ ×

\_\_ ×

\_\_ ×

\_\_ ×

5

5

6

9

14 ×

3 ×

(Dsp+Rxレジスタの内容)番地

×

×

×

EA(実効アドレス)の決め方

I4を符号拡張した値そのもの

Rxレジスタの内容番地(但し番地の内容は8bitデータ)

注3: I4はImm4 (4bit即値)のこと

5 5

5 5

--

\_\_

--

--

Dsp番地

なし

なし

Immそのもの

Rsレジスタの内容

Rxレジスタの内容番地

----

4

4

----------×

------

------

--\_\_ --

------

------

----

--

--

--

--\_\_ \_\_

--------×

\_\_ \_\_

--------×

----

略記

[Dsp]

[Dsp+Rx]

Imm

[Dsp4+FP]

Rs

Imm4

[Rx]

[Rx]

 $Rd \leftarrow Rd + [EA]$ 

 $Rd \leftarrow Rd - [EA]$ 

Rd ← Rd and [EA]

Rd ← Rd or [EA]

Rd ← Rd xor [EA]

 $Rd \leftarrow Rd + [EA]*2$ 

Rd / [EA]

 $Rd \leftarrow Rd \times [EA]$ 

Rd ← Rd % [EA]

 $Rd \leftarrow Rd << [EA]$ 

 $Rd \leftarrow Rd << [EA]$ 

 $Rd \leftarrow Rd >> [EA]$ 

If (Z) PC ← EA

If (C) PC ← EA

If (S) PC ← EA

if (V) PC ← EA

If (not (Z or (S xor V))) PC ← EA

if (not (S xor V)) PC ← EA

If (Z or (S xor V)) PC ← EA

If (S xor V) PC ← EA

If (not Z) PC ← EA

If (not C) PC ← EA

If (not S) PC ← EA

If (not V) PC ← EA

If (Z or C) PC ← EA

[--SP] ← PC, PC ← EA

 $FLAG \leftarrow [SP++], PC \leftarrow [SP++]$ 

注1

注2

注3

PC ← EA

 $Rd \leftarrow IO[EA]$ 

IO[EA] ← Rd

[--SP] ← Rd

 $Rd \leftarrow [SP++]$ 

 $PC \leftarrow [SP++]$ 

システムコール

CPU停止

解説

(D4を符号拡張した値 $\times 2$  + FPレジスタの内容)番地(D4=Dsp4/2)

注1:RETI命令は特権モードでのみEPIフラグを変化させる

注2: D4はDsp4(4bitディスプレースメント)の1/2の値

注4:アドレッシングモードによりOPの値が変化する

If (not (Z or C)) PC ← EA

 $Rd \leftarrow Rd >>> [EA]$ 

Rd - [EA]

2022/3/13

	HI1 I1	7 1721	OI ING INA	Dict	IIIIGCA			INCE		mai	D IIIai	Othi		
No Operation	NO		00h 0h 0h	-	-			-				3	×	何もしない
Load	LD	Rd,EA	08h Rd EA	7	7	5	5	4	4	5	5		×	Rd ← [EA]

								)						
Operation .	NO		00h 0h 0h									3	×	何もしない
ad	LD	Rd,EA	08h Rd EA	7	7	5	5	4	4	5	5		×	$Rd \leftarrow [EA]$

TaC命令表

ADD

SUB

СМР

AND

OR

XOR

MUL

DIV

MOD

SHLL

SHRL

JΖ

JC

JM

JO

JGT EΑ

JGE

JLE EΑ

JLT

JNZ EΑ

JNC EΑ

JNM EΑ

JNO EΑ

JHI

JLS

JMP EΑ

IN

OUT

POP Rd

RET

RETI

svc

HALT

略記

Drct

Index

Imm

Reg

FP Rlt

Imm4

Othr

Indr

アドレッシングモード(上の表中EAの詳細)に付いて

**PUSH Rd** 

CALL EΑ

Rd.EA

Rd.EA

Rd.EA

Rd.EA

Rd.EA

Rd.EA

Rd,EA

Rd.EA

Rd.EA

Rd.EA

Rd.EA

FΑ

FΑ

EΑ

EΑ

EΑ

EΑ

EΑ

EΑ

Rd,EA

Rd.EA

ADDS Rd,EA

SHLA Rd.EA

SHRA Rd.EA

18h Rd EA

20h Rd EA

28h Rd EA

30h Rd EA

38h Rd EA

40h Rd EA

48h Rd EA

50h Rd EA

58h Rd EA

60h Rd EA

80h Rd EA

88h Rd EA

90h Rd EA

98h Rd EA

A0h 0h EA

A0h 1h EA

A0h 2h EA

A0h 3h EA

A0h 4h EA

A0h 5h EA

A0h 6h EA

A0h 7h EA

A0h 8h EA

A0h 9h EA

A0h Ah EA

A0h Bh EA

A0h Ch EA

A0h Eh EA

A0h Fh EA

A8h 0h EA

B0h Rd EA

B8h Rd EA

C0h Rd 0h

C4h Rd 0h

D0h 0h 0h

D4h Fh 0h

F0h 0h 0h

FFh 0h 0h

ニーモニック

(EA部分の標記方法)

OP Rd,<u>Dsp</u>

OP Rd,<u>Dsp.Rx</u>

OP Rd, Dsp4, FP

OP Rd<u>,#Imm4</u>

※アセンブリ言語でDsp4、ImmとImm4の標記は同じ(値によりアセンブラが自動判定)

OP Rd,#Imm

OP Rd,Rs

OP Rd.0.Rx

B Indr OP Rd,@Rx

OP Rd

7 7 5 5 4 4 5 5

7

7 7 5 5 4 4 5 5

7 7 5 5 4 4 5 5

7 7 5 5 4 4 5 5

7 7 5 5 4 4 5 5 --0

7 7 5 5 4

7 7 5 5 4

23 23 21 21 20 20 21 21 --0 Rd ←

23 23 21 21 20 20 21 21

7 7 5 5 4 4 5 5 \_\_ 0

7 7 5 5 4 4 5 5

7 7 5 5 4 4 5 5

7 7 5 5 4 4 5 5

5 5

5 5

5 5

5 5

5 5 --

5 5 --

5 5 --

5 5

5 5 --

5 5 --

5 5 --

5 5 --

5 5 --

5 5 --

5 5 --

7

6 ----------4 4 --×

5 ----------3 3 --×

----------------

----------------

7

------------

--

命令フォ

第1ワード

OP+0 Rd0h

OP+1 RdRx

OP+2 Rd0h

OP+3RdD4

OP+4 RdRs

OP+5 RdI4

OP+6 RdRx

OP+7 RdRx

0h0h 注4

OP Rd0h

OP

特権違反が発生時は、スタックに違反を起こす前のPCが保存される

--

--

--

--------------×

--

マット

第2ワード

Dsp

Dsp

Imm

7 5 5 4 4 5 5

命令

Add

Subtract

Compare Logical And

Logical Or

Logical Xor

Multiply

Divide

Modulo

Add with Scale

Shift Left Arithmetic

Shift Right Arithmetic

Shift Left Logical

Shift Right Logical

Jump on Zero

Jump on Carry

Jump on Minus

Jump on Overflow

Jump on greater than Jump on greater or equal

Jump on less or equal

Jump on less than

Jump on Non Zero

Jump on Non Carry

Jump on Non Minus

Jump on higher

Call subroutine

Push Register

Supervisor Call

Pop Register

Jump

Input

Halt

Direct

Indexed

Register

Other

Immediate

FP Rerative

Register Indirect

Output

Jump on Non Overflow

Jump on lower or same

Return from Subroutine

アドレッシングモード

4bit Signed Immediate

※FP相対で、Dsp4は-16~+14の偶数

Byte Register Indirect

色付きのセルは特権命令

Return from Interrupt

Store ST Rd.EA 10h Rd EA 7 7 5 5 5 × [EA] ← Rd

G7		PSW	
G8		1 300	FLAG
G9			
G10			
G11			
FP(G12)			
SP(G13)[*1]			15
USP(G14)		PC	
FLAG(G15)[*2]		FLAG	0000
	CPUレジスタ		
	tカーネルモードではSSP, ユー Citopul ぶっかのないに て扱る	tUSP	

ジス タ	SSP	システム	スタックポ	インタ
	USP	ユーザス	タックポイ	ンタ
	PC	プログラ	ラムカウン	ンタ
		フラグ		
		E	割込み	許可
		Р	特権モ	ード
PSW		I	I/O特科	をモード
SW	FLAG	U[*3]	ユーザ	定義
		V[*4]	オーバ	フロー
		C[*5]	キャリー	-
		S	符号	
		Z	ゼロ	
	15			0
PC				
LAG	0000	0000	EPIU	VCSZ
•		PS	SW	•

G1 G2 G3 G4 G5 G6

<sup>\*2:</sup>FLAGはCPUレジスタ(G15)として扱うこともできる

<sup>\*3:</sup>Uフラグは単なる1ビットのレジスタ

<sup>\*4:</sup>VフラグはADD, SUB, CMPで有効

<sup>\*5:</sup>CフラグはADD, SUB, CMPで有効, また, SHXXでは1ビットシフトのときだけ有効

Rd

Rd

Rd

Rd

0

NO(\*9)

LD(\*0)

ST(\*0)

ADD(\*0)

SUB(\*0)

CMP(\*0)

AND(\*0)

OR(\*0)

XOR(\*0)

ADDS(\*0)

MUL(\*0)

**DIV(\*0)** 

MOD(\*0)

SHLA(\*0)

SHLL(\*0)

SHRA(\*0)

SHRL(\*0)

JMP(\*0)

CALL(\*0)

IN(\*0)

OUT(\*0)

PUSH(\*8)

RET(\*9)

SVC(\*9)

特権命令

JGE

JNC

Rx

0H

Dsp4

Rs

1

LD(\*1)

ST(\*1)

ADD(\*1)

SUB(\*1)

CMP(\*1)

AND(\*1)

OR(\*1)

XOR(\*1)

ADDS(\*1)

MUL(\*1)

DIV(\*1)

MOD(\*1)

SHLA(\*1)

SHLL(\*1)

SHRA(\*1)

SHRL(\*1)

JMP(\*1)

CALL(\*1)

2

LD(\*2)

ADD(\*2)

SUB(\*2)

CMP(\*2)

AND(\*2)

OR(\*2)

XOR(\*2)

ADDS(\*2)

MUL(\*2)

DIV(\*2)

MOD(\*2)

SHLA(\*2)

SHLL(\*2)

SHRA(\*2)

SHRL(\*2)

!=

JNZ

JNZ

JΖ

JΖ

<=

JLE

JLS

インデクスド(\*1)

0 P

イミディエイト(\*2) 0 P

0 P

0 P

レジスタレジスタ(\*4)

00000

00001

00010

00011

00100

00101

00110

00111

01000

01001

01010

01011

01100

01101

01110

01111

10000

10001

10010

10011

10100

10101

10110

10111

11000

11001

11010

11011

11100

11101

11110

11111

JGT

JHI

符号あり

符号無し

FP相対(\*3)

OP

レジスタインダイレクト(\*6)

Rd

Rd

Rd

値

0

1

2

3

4

5

6

7

8

9

В

С

D

Ε

F

値

0

1

2

3

4

5

6

7

8

9

Α

В

С

D

Ε

F

00H

バイト・レジスタインダイレクト(\*7)

Rx

Rx

0H

Rd/Rs/Rx

意味

G0

G1

G2

G3

G4

G5

G6

G7

G8

G9

G10

G11

G12(FP)

SP(SSP/USP)

USP

**FLAG** 

意味

JΖ

JC

JM

JO

**JGT** 

**JGE** 

JLE

JLT

JNZ

**JNC** 

JNM

JNO

JHI

JLS

JMP

SPの意味はPフラグで変化

(P=1:SSP, P=0:USP)

JMP命令のRd

0 P

0 P

0 P

オペランドなし(\*9)

0 P

7

LD(\*7)

ST(\*7)

ADD(\*7)

SUB(\*7)

CMP(\*7)

AND(\*7)

OR(\*7)

XOR(\*7)

ADDS(\*7)

MUL(\*7)

DIV(\*7)

MOD(\*7)

SHLA(\*7)

SHLL(\*7)

SHRA(\*7)

SHRL(\*7)

HALT(\*9)

6

LD(\*6)

ST(\*6)

ADD(\*6)

SUB(\*6)

CMP(\*6)

AND(\*6)

OR(\*6)

XOR(\*6)

ADDS(\*6)

MUL(\*6)

DIV(\*6)

MOD(\*6)

SHLA(\*6)

SHLL(\*6)

SHRA(\*6)

SHRL(\*6)

IN(\*6)

OUT(\*6)

レジスタ(\*8)

ダイレクト(*0)					ショートイミディ	エイト(*5	5)
0 P	Rd	0H	Dsp		0 P	Rd	lmm4

メイレント(*0)				ンヨートイミティ	T1 L(.:	<b>)</b>
OP	Rd	0H	Dsp	0 P	Rd	lmm4

ダイレクト(*0)				ショートイミディ	エイト(*!	5)
ΩP	DΥ	П	Den	OΡ	DΥ	Imi

Dsp

Imm

OP下位3ビット

4

LD(\*4)

ADD(\*4)

SUB(\*4)

CMP(\*4)

AND(\*4)

OR(\*4)

XOR(\*4)

ADDS(\*4)

MUL(\*4)

DIV(\*4)

MOD(\*4)

SHLA(\*4)

SHLL(\*4)

SHRA(\*4)

SHRL(\*4)

POP(\*8)

RETI(\*8)%

JLT

JC

5

LD(\*5)

ADD(\*5)

SUB(\*5)

CMP(\*5)

AND(\*5)

OR(\*5)

XOR(\*5)

ADDS(\*5)

MUL(\*5)

DIV(\*5)

MOD(\*5)

SHLA(\*5)

SHLL(\*5)

SHRA(\*5)

SHRL(\*5)

※: RETIのRdはFLAGを表すFh

FLAGのビット割り

(00000000EPIUVCSZ)

3

LD(\*3)

ST(\*3)

ADD(\*3)

SUB(\*3)

CMP(\*3)

AND(\*3)

OR(\*3)

XOR(\*3)

ADDS(\*3)

MUL(\*3)

DIV(\*3)

MOD(\*3)

SHLA(\*3)

SHLL(\*3)

SHRA(\*3)

SHRL(\*3)

RAM(56KiB)

RAM(8160B)

Timer0

Timer1

RN4020 受信

RN4020 送信

FT232RL 受信

FT232RL 送信

TeC 受信

TeC 送信

マイクロSD

PIO

TLB miss(※1)

メモリ保護違反(※1

ゼロ除算(※1)

特権違反(※1)

未定義命令(※1)

SVC (※1)

※1:例外(割込み禁止の影響を受けない)

ビット

TR00 0000

TR00 0000

1000 ··· 000S

1000 ··· 000S

E000 0IRW

IE00 000C

**0000 0MMM** 

0000 FHCS

000S SSSS

0000 FFFF

+1番地

メモリマップ

0000h

0002h

0004h

DFFEh

E000h

**FFDEh** 

FFE0h

FFE2h

FFE4h

FFE6h

FFE8h

**FFEAh** 

**FFECh** 

**FFEEh** 

FFF0h

FFF2h

FFF4h

FFF6h

FFF8h

**FFFAh** 

**FFFCh** 

**FFFEh** 

02h

06h

11h

11h

1Fh

2Dh

30h-

D0h-

**FDh** 

FFh

1/0ポート詳細 番地

1/0ポート

\*-Ctrl(OUT)

\*-Stat(IN)

Timer0 コントール

Timer1 コントール

uSD-Ctrl

uSD-Stat

モード

RN4020-Cmd

TeCコンソール

MMU

ロータリーSW(IN)

機能レジスタ(IN)

+0番地

Ver.10.0.0(TeC7a,b,c,d対応)
2022/3/13

08h

0Ah

0Ch

0Eh

10h

12h

14h

16h

18h

1Ah

1Ch

1Eh

20h

22h

24h

26h

28h

2Ah

2Ch

2Eh

30h

32h

34h

36h

38h

80h

82h

84h

86h

9Ch

9Eh

A0h

A2h

A4h

A6h

F8h

FAh

**FCh** 

**FEh** 

T=Transmitter Ready, R=Reciver Ready

E=INT ENA, I=INIT, R=READ, W=WRITE

I=IDLE, E=ERROR,C=Card Detection(Active=0)

I=Enable Interrupt, S=Start

I=Enable Interrupt, S=Start

詳細は「I/Oマップ詳細」シートに掲載

詳細は「I/Oマップ詳細」シートに掲載

RAM

セット直後はIPL(ROM

割り込みべク

		- /-	/ /- /	١
	+01	番地	+1番地	
ロマッ	フ			

FT 232RL

TeC

コSロクトマ

入出力ポ

RN4020

ロソソール

- 10
- 00h Timer0(In:現在值/Out:周期)
- 02h Timer0(In:フラグ/Out:コントロール)
- Timer1(In:現在值/Out:周期)
- 시

uSD-MemAddr

uSD-BlkAddrH

uSD-BlkAddrL

FT232RL-Data

FT232RL-Stat/Ctrl

TeC-Data

TeC-Stat/Ctrl

uSD-Stat/Ctrl

I/Oポート(In/Out) ADC参照電圧(Out)

出力ポートHi(Out)

モード(In)

SPI-Data(In/Out)

SPI-Stat/Sclk

PIO-Mask PIO-Xor

RN4020-Data

RN4020-Stat/Ctrl

RN4020-Cmd

RN4020-RAM

TeC(In:DLed)

TeC(Out:DSw) Tec(Out:Fnc)

TeC(Ctl)

00H

ロータリーSW(IN)

機能レジスタ(IN)

TLB[0]上位8bit

TLB[0]下位16bit

TLB[1]上位8bit

TLB[1]下位16bit

TLB[7]上位8bit

TLB[7]下位16bit

b0=IPL切離し(OUT)

b0=MMU有効(OUT)/違反アドレス(IN)

b1=badAddr,b0=memVio(IN)

ページ番号(IN)

空き

アドレスレジスタ(IN)

M (0:入力, 1:出力), VVVV (I7~I4に出力) RN4020-RAM: リセットの影響を受けない8bitレジスタ

-タレジスタ(Out)/データSW(IN)

04h 06h Timer1(In:フラグ/Out:コントロール)

00H

意味

T=Enable Transmitter Interrupt, R=Enable Reciver Interrupt

MMM: 000=TeC,001=TaC,010=DEMO1,011=DEMO2,111=RN4020FactoryReset

0=G0,1=G1,···11=G11,12=FP,13=SP,14=PC,15=FLAG,16=MD,17=MA

0=ReadReg, 1=WriteReg, 13=ReadMem, 14=WriteMem

RN4020(F=Flow Control, H=Hw Pin, C=Cmd Pin, S=Sw Pin (初期值=0001))

出力ポートHi (M000 VVVV)

Ver.10.0.0(TeC7a,b,c,d対応) 1/0マップ詳細 2022/3/13 コンソール制御のI/Oポート解説 TeCコンソールI/Oアドレス Read Write データランプ データLED (30h)空き データSW (32h)データスイッチ 00H 機能SW (34h)00H ABCD EFGH 制御と機能SW (36h)---- --RS I--- -JKL TeCコンソールの操作ビット **BREAK-SW** STEP-SW RUN-SW D STOP-SW E SETA-SW F INCA-SW G DECA-SW H WRITE-SW **ENABLE** LEFT-SW **RIGHT-SW RESET-SW** 

		TeCコンソー	ルの状態確認と	ニット	
	R RESET	S SETA-SW			
		<u> </u>	•	•	
80	)hから9Fhに配置る	されるTLBエントリー解説	ļ		
		T. D.			

		TLI	Вエ	ント	リー	·の構成	
上位 8 ビット(偶数アドレス)					下位	16ビット	(奇数アドレス)
23-16	15	14	13	12	11	10-8	7-0
PAGE	٧	*	*	R	D	R/W/X	FRAME

PAGE:ページ番号 V:Valid \*:未定義 R:Reference R/W/X:Read/Write/eXecute D:Dirty FRAME:フレーム番号