

CA-IS2631HA 高性能, 2.5kV_{RMS} 隔离耐压, 集成高效率、低辐射 DC-DC 转换器的数字隔离器

1 产品特性

- 信号传输速率: DC~50Mbps
- 施密特触发器输入
- 默认输出: VO1、VO3 高电平 VO2 低电平
- 可选的独立逻辑电源供电
- 低传播延时: 25ns(典型值)
- 高 CMTI: ±150kV/μs (典型值)
- VDDP 输入电压范围: 3V~5.5V
- VDDL 输入电压范围: 2.5V~5.5V
- 宽工作温度范围: -40°C~125°C
- 集成高效率、低辐射的 DC-DC 转换器
 - 输出电压可选: 3.3V 或 5.0V
 - 高达 500mW 的输出功率
 - 内置软启动电路来防止浪涌电流和输出过冲
 - 短路保护功能
 - 热关断保护功能
- 优异的电磁兼容性(EMC)
 - 低辐射
- 优异的隔离性能
 - 高达 2.5kV_{RMS} 的隔离电压
 - 额定工作电压下隔离栅寿命: >40 年
- 符合 RoHS 标准封装
 - LGA16 (4.65mm × 5.2mm)

2 应用

- 工业自动化控制系统
- 电机控制
- 医疗设备
- 电力仪表和设备
- 低压储能

3 概述


CA-IS2631HA 是川土微电子数字隔离器系列中集成 DC-DC 转换器的器件。CA-IS2631HA 的出现可替代传统 用分立器件组建的隔离电源方案,能够有效节省系统空间并简化设计,实现完整的信号和电源隔离。

CA-IS2631HA 是三通道数字隔离器,其最后一位数字代表反向通道数。该器件都具有故障安全输出特性,如果输入信号丢失,通道1和通道3默认输出为高电平,通道2默认输出低电平。用户可以根据应用情况分别选取不同的DC-DC转换器电源电压和逻辑电源电压。


器件信息

零件号	封装	封装尺寸 (标称值)
CA-IS2631HA	LGA16	4.65mm × 5.2mm

简化通道结构图










上海川土微电子有限公司

4 订购指南

表 4-1 有效订购器件型号

型号	正向通道数 原边侧	反向通道数 副边侧	故障安全输出状态	额定耐压(kV _{RMS})	封装
CA-IS2631HA	2	1	通道 1、3 为高 通道 2 为低	2.5	LGA16





目录

1	产品特性	<u> </u>	1
2	应用		1
3	概述		1
4	订购指南	a	2
5	修订历5	Ł	3
6	引脚功能	^吃描述	4
7	产品规构	友 日	5
	7.1	绝对最大额定值 1,2	5
	7.2	ESD 额定值	5
	7.3	推荐工作条件	
	7.4	热阻信息	
	7.5	额定功率	5
	7.6	隔离特性	6
	7.7	安全相关认证	7
	7.8	电气特性	8
	7.9	电源特性	8
	7.9.1	5V 输入,5V 输出	8
	7.9.2	5V 输入,3.3V 输出	9
	7.9.3	3.3V 输入, 3.3V 输出	10

	7.10	付序特性	11
	7.10.1	5V 输入,5V 输出	11
	7.10.2	5V 输入,3.3V 输出	11
	7.10.3	3.3V 输入,3.3V 输出	11
8	参数测量	信息	.16
9	详细说明		.17
	9.1	工作原理	17
	9.2	功能框图	17
	9.3	欠压保护	18
		热关断	
		/ISO 输出电压	
10	应用信息		.20
	10.1	典型应用	20
	10.2 F	PCB 布板	21
11	封装信息		.22
12	焊接信息		.23
13	卷带信息		.24
14	重要声明		.25

5 修订历史

修订版本号	修订内容	页码
Version1.00	NA	NA



6 引脚功能描述




图 6-1 CA-IS2631HA 顶部视图

表 6-1 CA-IS2631HA 引脚功能描述

引脚名称	CA- IS2631HA	类型	描述
V01	1	逻辑输出	原边侧(A 侧)逻辑输出,默认高。
EN1	2	逻辑输入	原边侧输出 VO1 使能信号,低电平有效。EN1接高电平时,VO1 输出为高阻态。不使用EN1时,建议将EN1接到 GNDA。
VI2	3	逻辑输入	原边侧逻辑输入。
VI3	4	逻辑输入	原边侧逻辑输入。
GNDA	5	地	原边侧接地基准点。
VDDP	6	电源	原边侧电源,为内部 DC-DC 转换器供电,在 VDDP 与 GNDA 之间外接 0.1μF 和 10μF 旁路电容,电容需靠近电源引脚安装,间距小于 2mm
VDDL	7	电源	逻辑电源, 决定了原边侧输入判决阈值和输出电平, 在 VDDL 与 GNDA 之间外接 1μF 旁路电容。
GNDA	8	地	原边侧接地基准点。
GNDB	9	地	副边侧(B侧)接地基准点。
VISO _{IN}	10	输出电压	副边侧隔离器供电引脚,需要与 VISO _{OUT} 在 PCB 上连接。在 VISO _{IN} 与 GNDB 之间外接 1μF 旁路电容,电容需靠近电源引脚安装,间距小于 2mm。
VISO _{OUT}	11	输出电压	由 SEL 引脚决定的隔离输出电压。在 VISO _{OUT} 与 GNDB 之间外接 0.1μF 和 10μF 旁路电容,电容需靠近电源引脚安装,间距小于 2mm。
GNDB	12	地	副边侧接地基准点。
VI1	13	逻辑输入	副边侧逻辑输入。
VO3	14	逻辑输出	副边侧逻辑输出,默认高。
VO2	15	逻辑输出	副边侧逻辑输出,默认低。
SEL	16	逻辑输入	VISO 输出电压选择引脚,SEL 接 VISO _{IN} 则 VISO _{OUT} =5V,SEL 接 GNDB 则 VISO _{OUT} =3.3V。SEL 引脚不建议悬空。



上海川土微电子有限公司 7 产品规格

7.1 绝对最大额定值 ^{1,2}

	参数	最小值	最大值	单位
VDDP, VDDL	电源电压	-0.5	6.0	V
VISO _{OUT} , VISO _{IN}	隔离输出电压	-0.5	6.0	V
V _{IN}	输入电压 VIx, SEL	-0.5	$V_{DDI} + 0.5^3$	V
I ₀	输出电流	-20	20	mA
T _J	结温		150	°C
T _{STG}	存储温度	-65	150	°C

备注:

- 1. 等于或超出上述绝对最大额定值可能会导致产品永久性损坏,长期在超出最大额定值条件下工作会影响产品的可靠性。
- 2. 除差分 I/O 总线电压以外的所有电压值,均相对于本地接地端子(GNDA 或 GNDB),并且是峰值电压值。
- 3. 最大电压不得超过 6V, V_{DDI} 为和该引脚处于同一侧的电压。

7.2 ESD 额定值

参数			单位
V _{ESD} 静电放电	人体模型(HBM),基于 ANSI/ESDA/JEDEC JS-001,所有引脚。	±4000	V
V _{ESD} 静电放电	组件充电模式(CDM),基于 JEDEC 规范 JESD22-C101,所有引脚。	±2000	V

7.3 推荐工作条件

	参数	最小值	典型值	最大值	单位
VDDP	原边侧 DC-DC 电源电压	3		5.5	V
VDDL	原边侧逻辑电源电压	2.5		5.5	V
I _{OH}	高电平输出电流	-4			mA
I _{OL}	低电平输出电流			4	mA
DR	信号传输速率	0		50	Mbps
T _A	环境温度	-40	25	125	°C

7.4 热阻信息

	热量表	LGA16	单位
$R_{\theta JA}$	IC 结至环境的热阻	TBD	°C/W

7.5 额定功率

参数	测试条件	最小值	典型值	最大值	单位
P _D 最大功耗	VDDP = VDDL = 5.5V, VISO _{OUT} = 5V, 负载电流 100mA。所有数字通道输入 50Mbps, 50%占空比 方波,通道输出负载电容 15pF			1	W



7.6 隔离特性

	参数	测试条件	数值 A	単位
CLR	外部气隙(间隙)1	输入端至输出端的隔空最短距离	3.45	mm
CPG	外部爬电距离 1	输入端至输出端沿壳体的最短距离	3.45	mm
DTI	隔离距离	最小内部间隙(内部距离)	18	μm
CTI	相对漏电指数	DIN EN 60112 (VDE 0303-11); IEC 60112	>400	V
	材料组	依据 IEC 60664-1	II	
		额定电压≤ 300 V _{RMS}	I-IV	
	IEC 60664-1 过压类别	额定电压≤ 400 V _{RMS}	I-IV	
		额定电压 ≤ 600 V _{RMS}	1-111	
DIN V VI	DE V 0884-11:2017-01 ²		•	•
V _{IORM}	最大重复峰值隔离电压	交流电压 (双极)	566	V_{PK}
	最大工作隔离电压	交流电压;时间相关的介质击穿(TDDB)测试	400	V_{RMS}
V _{IOWM}	取八工下層內电压	直流电压	566	V_{DC}
V	最大瞬态隔离电压	V _{TEST} = V _{IOTM} , t = 60s(认证);	3535	W
V_{IOTM}	取八桝芯闸內电压	V _{TEST} = 1.2 × V _{IOTM} , t= 1s(100% 产品测试)	3333	V_{PK}
V	最大浪涌隔离电压3	测试方法 依据 IEC 60065, 1.2/50μs 波形,	5000	V
V_{IOSM}	取八亿佃쪰內电压。	V _{TEST} = 1.6 × V _{IOSM} (生产测试)	3000	V_{PK}
		方法 a,输入/输出安全测试子类 2/3 后,		
		$V_{ini} = V_{IOTM}, t_{ini} = 60s;$	≤5	pC
		$V_{pd(m)} = 1.2 \times V_{IORM}, t_m = 10s$		
		方法 a, 环境测试子类 1 后,		
α.	表征电荷 4	$V_{ini} = V_{IOTM}, t_{ini} = 60s;$	≤5	
q_{pd}	农血 电阀	$V_{pd(m)} = 1.6 \times V_{IORM}, t_m = 10s$		PC
		方法 b, 常规测试 (100% 生产测试) 和前期 预处理 (抽样		
		测试)	≤5	
		$V_{ini} = 1.2 \times V_{IOTM}$, $t_{ini} = 1s$;		
		$V_{pd(m)} = 1.875 \times V_{IORM}, t_m = 1s$		
C _{IO}	栅电容,输入到输出5	$V_{10} = 0.4 \times \sin(2\pi ft), f = 1MHz$	~3	pF
		$V_{10} = 500 \text{ V}, T_A = 25^{\circ}\text{C}$	>1012	
R_{IO}	绝缘电阻 5	$V_{10} = 500 \text{ V}, 100^{\circ}\text{C} \le T_{A} \le 125^{\circ}\text{C}$	>1011	Ω
		V _{IO} = 500 V at T _S = 150°C	>109	
	污染度		2	
UL 1577				
V _{ISO}	最大隔离电压	$V_{TEST} = V_{ISO}$, $t = 60s$ (认证),	2500	V _{RMS}
- 130	AVY VIII A . EVER	V _{TEST} = 1.2 × V _{ISO} , t = 1s(100% 生产测试)	2300	CIVIN

- 1. 爬电距离和间隙要求应根据具体应用中特定设备的隔离标准。电路板设计应注意保持爬电和间隙距离,确保隔离器在印刷电路板上的焊盘不会缩短此距离。印刷电路板上的爬电距离与间隙在某些情况下是相同的。通过在电路板上插入凹槽可以增大这些距离指标。
- 2. 该标准仅适用于最大工作额定值范围内的安全电气隔离,应通过适当的保护电路确保遵守安全等级要求。
- 3. 测试在空气或油中进行,以确定隔离层固有的浪涌抑制。
- 4. 表征电荷是由局部放电引起的放电电荷 (pd)。
- 5. 绝缘栅两侧的所有引脚连接在一起,构成双端器件。



上海川土微电子有限公司

7.7 安全相关认证

VDE(申请中)	UL(申请中)
根据 DIN V VDE V 0884-11:2017-01 认证	基于 UL1577 器件认证程序
基本绝缘:	保护电压:
最大瞬态隔离电压: 3535Vpk	LGA16: 2500 VRMs;(认证中)
最大重复峰值隔离电压: 566Vpk	
最大浪涌隔离电压: 5000V _{pk}	
证书编号: (申请中)	证书编号: (申请中)



7.8 电气特性

测试时 VISO_{OUT} 和 VISO_{IN} 短接, VDDP 和 VDDL 短接。除非有额外说明,本表格数据均为推荐工作条件下的测试结果。

	参数	测试条件	最小值	典型值	最大值	单位
VDDP _{(UVLO-}	,电源上升过程的欠压保护阈值		2.5	2.7	2.9	V
VDDP _{(UVLO-}) 电源下降过程的欠压保护阈值		2.1	2.3	2.5	V
V _{HYS(UVLO)}	电源欠压保护阈值迟滞			0.4		V
VDDL _{(UVLO+}) 电源上升过程的欠压保护阈值		2.05	2.25	2.45	V
VDDL _{(UVLO-}	电源下降过程的欠压保护阈值		1.9	2.1	2.3	V
V _{HYS(UVLO)}	电源欠压保护阈值迟滞			0.15		V
V _{IH}	输入阈值逻辑高电平		$0.7 \times V_{DDI}^{1}$			V
V _{IL}	输入阈值逻辑低电平				$0.3 \times V_{DDI}^{1}$	V
V _{IHYS}	输入阈值迟滞窗口			$0.1 \times V_{DDI}^1$		V
I _{IH}	输入高电平漏电流	V _{IH} = V _{DDI} ¹ @ VIx 或 SEL			20	μΑ
I _{IL}	输入低电平漏电流	V _{IL} = 0V @ VIx 或 SEL	-20			μΑ
V _{OH}	输出电压逻辑高电平	I _{OL} = -4mA;见图 8-1	V _{DDO} ¹ - 0.4	$V_{DDO}^1 - 0.2$		V
V _{OL}	输出电压逻辑低电平	I _{OL} = 4mA;见图 8-1		0.2	0.4	V
CMTI	共模瞬变抗扰度	V _I = V _{DDI} ¹ 或 0V,V _{CM} = 1000V;见图 8-2	100	150		kV/μs
注:	IO 对应的输入侧供电电压, Vpp					

7.9 电源特性

7.9.1 5V 输入,5V 输出

测试时 VISO_{OUT} 和 VISO_{IN} 短接, VDDP 和 VDDL 短接。除非有额外说明,本表格数据均为推荐工作条件下的测试结果。

	参数	测试条件	最小值	典型值	最大值	单位
VISO	隔离输出电压	I _{ISO} = 0 到 80mA	4.67 5.07 5.43		5.43	V
I _{ISO}	最大负载可用电流 1	各个通道信号传输速率 DR < 1Mbps	80	100		mA
VISO _(LINE)	直流线性调整率	I _{ISO} =40mA,VDD = 4.5 到 5.5V		2		mV/V
VISO _(LOAD)	直流负载调整率	I _{ISO} = 0 到 80mA		0.4		%
EFF	最大负载电流时的效率	$I_{ISO} = 80 \text{mA}, C_{LOAD} = 0.1 \mu \text{F} \mid \mid 10 \mu \text{F};$ $V_I = 0 \text{V}$		51		%
I _{scc_sc}	VISO 发生短路时的电源电流	VISO 引脚短路到 GNDB		50	75	mA
VISO _(RIP)	输出隔离电压纹波 (峰峰值)			60		mV
		无外部负载电流; V _i = 0V		10	15	
		没有外部 I _{LOAD} ; V _I = V _{DDI} ²		8	12	
		每个通道输入 1Mbps、占空比为 50%的方 波信号,每个通道输出 C _L = 15pF, 无外部 负载电流		9	14	
IDD 电源供电电	电源供电电流	每个通道输入 10Mbps、占空比为 50%的 方波信号,每个通道输出 C _L = 15pF, 无外 部负载电流		11	18	mA
		每个通道输入 50Mbps、占空比为 50%的 方波信号,每个通道输出 C _L = 15pF,无外 部负载电流		20	30	

- 1. 最大负载可用电流是随着每个通道的信号传输速率的增加而降低的,表中列举在器件各个通道在不同信号传输速率下的电源供电电流,可以根据该电源供电电流推算此时的最大负载可用电流;当 T_A > 85℃ 时,最大负载可用电流应适当降低。
- 2. V_{DDI} = IO 对应的输入侧供电电压。



上海川土微电子有限公司 5V 输入, 3.3V 输出 7.9.2

测试时 VISOOUT 和 VISOIN 短接, VDDP 和 VDDL 短接。除非有额外说明,本表格数据均为推荐工作条件下的测试结果。

	参数	测试条件	最小值	典型值	最大值	单位
VISO	隔离输出电压	I _{ISO} = 0 到 100mA	3.09	3.09 3.34 3.59		V
I _{ISO}	最大负载可用电流 1	各个通道信号传输速率 DR < 1Mbps	100	120		mA
VISO _(LINE)	直流线性调整率	I _{ISO} = 50mA,VDD = 4.5 到 5.5V		2		mV/V
VISO(LOAD)	直流负载调整率	I _{ISO} = 0 到 100mA		0.8		%
EFF	最大负载电流时的效率	$ _{ISO} = 100 \text{mA}, C_{LOAD} = 0.1 \mu \text{F} \mid \mid 10 \mu \text{F};$ $ V_I = 0 \text{V}$		41		%
I _{scc_sc}	VISO 发生短路时的电源电流	VISO 引脚短路到 GNDB		50	75	mA
VISO _(RIP)	输出隔离电压纹波 (峰峰值)		50			mV
		无外部负载电流; V _i = 0V		9	14	
		没有外部 I _{LOAD} ; V _I = V _{DDI} ²		7	11	
		每个通道输入 1Mbps、占空比为 50%的方 波信号,每个通道输出 C _L = 15pF,无外部 负载电流		8	12	
I _{DD}	电源供电电流	每个通道输入 10Mbps、占空比为 50%的 方波信号,每个通道输出 C _L = 15pF, 无外 部负载电流		10	15	mA
N24		每个通道输入 50Mbps、占空比为 50%的 方波信号,每个通道输出 C _L = 15pF,无外 部负载电流		15	23	

最大负载可用电流是随着每个通道的信号传输速率的增加而降低的,表中列举在器件各个通道在不同信号传输速率下的电源供电 1. 电流,可以根据该电源供电电流推算此时的最大负载可用电流;当 TA>85℃时,最大负载可用电流应适当降低。

^{2.} V_{DDI} = IO 对应的输入侧供电电压。



7.9.3 3.3V 输入, 3.3V 输出

测试时 VISO_{OUT} 和 VISO_{IN} 短接, VDDP 和 VDDL 短接。除非有额外说明,本表格数据均为推荐工作条件下的测试结果。

	参数	测试条件	最小值	典型值	最大值	单位
VISO	隔离输出电压	I _{ISO} = 0 到 40mA	3.09	3.09 3.34 3.59		V
I _{ISO}	最大负载可用电流 1	各个通道信号传输速率 DR < 1Mbps	40	60		mA
VISO _(LINE)	直流线性调整率	I _{ISO} = 20mA,VDD = 3 到 3.6V		2		mV/V
VISO _(LOAD)	直流负载调整率	I _{ISO} = 0 到 40mA		1		%
EFF	最大负载电流时的效率	$I_{ISO} = 50 \text{mA}, C_{LOAD} = 0.1 \mu\text{F} \mid \mid 10 \mu\text{F};$ $V_{I} = 0 \text{V}$		47		%
I _{SCC_SC}	VISO 发生短路时的电源电流	VISO 引脚短路到 GNDB		36	54	mA
VISO _(RIP)	输出隔离电压纹波(峰峰值)		45 66		66	mV
		无外部负载电流; V _i = 0V		10	15	
		没有外部 I _{LOAD} ; V _I = V _{DDI} ²		8	12	
		每个通道输入 1Mbps、占空比为 50%的方波信号,每个通道输出 C _L = 15pF, 无外部负载电流		9	14	
I _{DD}	电源供电电流	每个通道输入 10Mbps、占空比为 50%的方 波信号,每个通道输出 C _L = 15pF, 无外部负 载电流		10	15	mA
		每个通道输入 50Mbps、占空比为 50%的方 波信号,每个通道输出 C _L = 15pF, 无外部负 载电流		17	24	

^{1.} 最大负载可用电流是随着每个通道的信号传输速率的增加而降低的,表中列举在器件各个通道在不同信号传输速率下的电源供电电流,可以根据该电源供电电流推算此时的最大负载可用电流; 当 T_A > 85℃ 时,最大负载可用电流应适当降低。

^{2.} V_{DDI} = IO 对应的输入侧供电电压。



7.10 时序特性

7.10.1 5V 输入,5V 输出

上海川土微电子有限公司

测试时 VISO_{OUT} 和 VISO_{IN} 短接,VDDP 和 VDDL 短接。除非有额外说明,本表格数据均为推荐工作条件下的测试结果。

	参数	测试说明	最小值	典型值	最大值	单位
DR	数据速率		0		50	Mbps
t _{PLH} , t _{PHL}	传播延迟	- 见图 8-1		25	40	ns
PWD	脉冲宽度失真 t _{PLH} -t _{PHL}	- 元國 6-1		3	10	ns
t _{sk}	不同通道输出偏移时间 1			3	8	ns
t _r	输出上升时间	- 见图 8-1		1.6	4.0	ns
t _f	输出下降时间	儿图 0-1		1.6	4.0	ns

备注:

7.10.2 5V 输入, 3.3V 输出

测试时 VISOOUT 和 VISOIN 短接, VDDP 和 VDDL 短接。除非有额外说明,本表格数据均为推荐工作条件下的测试结果。

	参数	测试说明	最小值	典型值	最大值	单位
DR	数据速率		0		50	Mbps
t _{PLH} , t _{PHL}	传播延迟	见图 8-1		25	40	ns
PWD	脉冲宽度失真 tpln-tphl	九图 8-1		3	10	ns
t _{sk(o)}	不同通道输出偏移时间 1			3	8	ns
t _r	输出上升时间	见图 8-1		1.6	4.0	ns
t _f	输出下降时间	元图 6-1		1.6	4.0	ns

备注:

7.10.3 3.3V 输入, 3.3V 输出

测试时 VISO_{OUT} 和 VISO_{IN} 短接,VDDP 和 VDDL 短接。除非有额外说明,本表格数据均为推荐工作条件下的测试结果。

	参数	测试说明	最小值	典型值	最大值	单位
DR	数据速率		0		50	Mbps
t _{PLH} , t _{PHL}	传播延迟			25	40	ns
PWD	脉冲宽度失真 tpln-tphl	一		3	10	ns
t _{sk(o)}	不同通道输出偏移时间 1			3	8	ns
t _r	输出上升时间	见图 8-1		1.6	4.0	ns
t _f	输出下降时间			1.6	4.0	ns

备注:


1. t_{sk(o)}为通道间输出偏移时间。测试时将器件的所有输入引脚接在一起输入同一信号,保持输出引脚负载相同,测试最大传输延时与 最小传输延时的偏差。

^{1.} tsk 为通道间输出偏移时间。测试时将器件的所有输入引脚接在一起输入同一信号,保持输出引脚负载相同,测试最大传输延时与 最小传输延时的偏差。

^{1.} t_{sk(o)}为通道间输出偏移时间。测试时将器件的所有输入引脚接在一起输入同一信号,保持输出引脚负载相同,测试最大传输延时与 最小传输延时的偏差。


CHIPANALOG

7.11 特性曲线图





上海川土微电子有限公司






CA-IS2631HA

Version1.00, 2023/07/05


上海川土微电子有限公司



CA-IS2631HA


Version1.00, 2023/07/05








8 参数测量信息



备注:

- 1. 信号发生器产生输入信号 V_{IN} 具有以下约束条件:波形频率 \leq 100 kHz,占空比 50%, $t_r \leq$ 3ns, $t_f \leq$ 3ns。由于波形发生器的输出阻抗 Zout = 50 Ω ,图中的 50 Ω 电阻是用来匹配,在实际应用中不需要。
- 2. CL是大约 15 pF,包含负载电容和仪表电容。由于负载电容会影响输出上升时间,因此它是时序特性测量的关键因素。

图 8-1 时序特性测试电路和电压波形



备注:

- 1. 高压浪涌脉冲发生器产生振幅>1.5kV,上升/下降时间<10ns,达到共模瞬态电压摆率>150kV/μs 的重复高压脉冲。
- 2. C_L 是大约 15pF 的负载电容,包含寄生电容。
- 3. 通过标准:每当高压浪涌到来时,输出必须保持稳定。
- 4. C_{BP} 是 0.1~1μF 的旁路电容。

图 8-2 共模瞬变抗扰度测试电路

详细说明

9.1 工作原理

CA-IS2631HA 器件集成了高效率、低辐射的隔离型 DC-DC 转换器,并具有高速隔离数据通道,功能框图如图 9-1 所 示。

CA-IS2631HA 器件的 DC-DC 转换器采用隔离的 PWM 反馈实现分离的控制器结构: VDDP 电源供电给一个振荡电路, 该电路将电流传输给一个高 Q 值的片上变压器,该变压器具有高效率和低辐射性能,根据 SEL 引脚的设置,传递到副 边的能量被调节成 3.3V 或 5V 的输出电压; 副边 (VISOоит) 控制器将 PWM 控制信号通过一个专用的隔离数据通道传 递给原边,原边依据副边反馈回来的 PWM 信号调节传输能量。VDDP 和 VISOout 电源上都具备带迟滞的欠压锁定 (UVLO)保护,保证了系统在噪声条件下的良好性能。内置的软启动电路确保了器件在启动过程中不会出现浪涌电流 和输出电压过冲。

高速隔离数据通道使用简单的开关键控(OOK)调制解调方案。由 SiO₂ 构成的高压隔离电容为不同的电压域之间 提供可靠的绝缘屏障,并提供可靠的高频信号传输路径。为了保证稳定的数据传输质量,发射机(TX)将输入信号调 制到载波频率上,即TX在一个输入状态下通过隔离电容传递高频信号,而在另一个输入状态下无信号通过隔离电容, 然后接收机根据检测到的调制信号重建输入信号。上述架构为隔离的不同电压域之间提供了可靠的数据传输路径,在 启动时不需要考虑初始化。全差分的隔离电容架构可以最大限度地提高信号共模瞬态抗干扰能力。与电感耦合结构相 比, 电容耦合结构提供了更高的电磁抗扰性。图 9-2 和图 9-3 分别为单通道功能框图和调制方案的波形示意图。

9.2 功能框图




图 9-1 CA-IS2631HA 系列功能框图






图 9-3 单通道波形示意图

9.3 欠压保护

CA-IS2631HA 器件有两路供电电源,VDDP, VDDL, 不同电压状态下,输出引脚状态如下表。

原边侧输出 副边侧输出 **VDDP VDDL VISO**_{OUT} PD PD高阻 无输出 高阻 PD PU 正常 无输出 高阻 ΡU PD 高阻 高阻 无输出 ΡU ΡU 正常输出 正常 正常


表 9-1 CA-IS2631HA 不同电压模式下输出引脚状态

注: 对 VDDP,PU = VDDP ≥ VDDP_(UVLO+),PD = VDDP < VDDP_(UVLO-); 对 VDDL,PU = VDDL ≥ VDDL_(UVLO+),PD = VDDL < VDDL_(UVLO-)。

VOUT

9.4 热关断

当 CA-IS231HA 器件的结温超出热关断门限 Т_{J(shutdown)}(180°С,典型值)时,输出电压 VISO_{OUT} 关断。一旦结温恢复到正常工作范围(160°С,典型值),器件自动退出热关断状态,VISO_{OUT} 输出恢复到正常状态。



VISO 输出电压 9.5

如表 9-2 所示, 当 VDDP 输入电压为 5V 时,通过 SEL 引脚的连接方式, VISO_{OUT} 输出电压可设置为 5V 或者 3.3V; 当 VDDP 输入电压为 3.3V 时, VISO_{OUT} 输出电压只能选择 3.3V, 禁止输出设置为 5V。

表 9-3 VISOOUT、VISOIN 输出电压真值表 1

电源电压 VDDP (V)	SEL ²	VISO _{OUT} 、VISO _{IN} (V)
4.5~5.5	短接到 VISO _{IN}	5
4.5~5.5	短接到 GNDB	3.3
3.0~3.6	短接到 GNDB	3.3

备注:

- 不建议在工作中将 DC-DC 转换器配置成输出电压 VISO_{OUT} 高于输入电压 VDDP。
- 2. SEL 引脚内部弱下拉至 GNDB,对于 VISO_{OUT}= 3.3V,在较强噪声系统应用场景中,SEL 引脚应该直接短接到 GNDB。
- 在启动前将 SEL 引脚配置好,可根据需要连接至 VISO_{OUT} 或 GNDB,器件启动过程中禁止改变 SEL 的电平。 3.



10 应用信息

10.1 典型应用

CA-IS2631HA 数字隔离器只需要外部接上旁路电容就可以工作,这些低 ESR 的陶瓷旁路电容须放置在尽可能靠近器件引脚的位置。CA-IS2631HA 典型应用如图 10-1 所示。图 10-2 展示了使用 CA-IS2631HA 器件隔离的典型应用。

建议隔离电源输出 VISO $_{OUT}$ 使用 $0.1\mu F$ 电容和不小于 $10\mu F$ 电容并联, VISO $_{IN}$ 使用 $1\mu F$ 电容进行滤波,在 VISO $_{OUT}$ 和 VISO $_{IN}$ 启动阶段不要传输任何信号。




图 10-1 CA-IS2631HA 典型应用电路

10.2 PCB 布板

为确保器件在任何数据速率下可靠工作,建议在 VDDP 与 GNDA、VISOout 与 GNDB 之间外接不小于 10μF 的去耦电 容。电容应紧靠器件相应的电源引脚放置。实际应用中,输入和输出电容分别为 0.1uF 和 10uF 电容并联,且 0.1uF 电 容靠近器件引脚摆放,距离控制在2mm以内。

PCB 板上输入、输出电容和器件必须放在同一层,不要将电容和器件放在不同层并且通过过孔相连。VDDL 是 A 侧 的逻辑电源引脚,需要对 GNDA 接 1uF 电容, VDDL 可以使用不同于 VDDP 的外部独立电源,也可以和 VDDP 共用一个 外部电源; VISO_{IN} 是 B 侧隔离器供电引脚,需要对 GNDB 接 1μF 电容。图 10-2 展示了 VDDL 和 VDDP 共用一个电源时的 PCB 布线。







图 10-3 推荐 PCB 电源部分走线

11 封装信息


下图说明了 CA-IS2631HA 系列数字隔离器采用的 LGA16 宽体封装大小尺寸图和建议焊盘尺寸图,尺寸以毫米为单位。







DETAIL B 80:1



J. 1						
symbol	Dime	ension i	n mm	Dime	nsion in	inch
Symbol	MIN	NOM	MAX	MIN	NOM	MAX
A	0.890	0.990	1.090	0.035	0.039	0.043
С	0.370	0.410	0.450	0.015	0.016	0.018
D	4.550	4.650	4.750	0.179	0.183	0.187
Е	5. 100	5. 200	5. 300	0.201	0.205	0.209
D1	0.185	0.215	0.245	0.007	0.008	0.010
E1	0.200	0.230	0.260	0.008	0.009	0.010
D2	0.060	0.085	0.110	0.002	0.003	0.004
Н		0.150			0.006	
H1		0.150			0.006	
L	0.500	0.600	0.700	0.020	0.024	0.028
L1	0.075	0.150	0. 225	0.003	0.006	0.009
е		0.650			0.026	
b	0.300	0.350	0.400	0.012	0.014	0.016
b1	0.200	0.230	0.260	0.008	0.009	0.010
T	0.083			0.003		
aaa	0.100 0.004					
bbb	0. 150 0. 006					
ссс		0.100			0.004	
ddd	0.080 0.003					



上海川土微电子有限公司

12 焊接信息




图 13-1 焊接温度曲线


表 13-1 焊接温度参数

简要说明	无铅焊接
温升速率(T _L =217℃ 至峰值 T _P)	最大 3°C/s
T _{smin} =150°C 到 T _{smax} =200°C 预热时间 t _s	60~120 秒
温度保持 217°C 以上时间 t _L	60~150 秒
峰值温度 T _P	260°C
小于峰值温度 5℃ 以内时间 tp	最长 30 秒
降温速率(峰值 T₂至 T∟=217°C)	最大 6°C/s
常温 25℃ 到峰值温度 Tp时间	最长8分钟




13 卷带信息

REEL DIMENSIONS




TAPE DIMENSIONS



Α0	Dimension designed to accommodate the component width
В0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	KO (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CA-IS2631HA	LGA16 4.65x5.2	Α	16	3000	330	12.4	4.95	5.50	1.29	8.0	12.0	Q1

14 重要声明

上述资料仅供参考使用,用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下,保 留因技术革新而改变上述资料的权利。

Chipanalog 产品全部经过出厂测试。针对具体的实际应用,客户需负责自行评估,并确定是否适用。Chipanalog 对客户使用所述资源的授权仅限于开发所涉及 Chipanalog 产品的相关应用。除此之外不得复制或展示所述资源, 如因 使用所述资源而产生任何索赔、赔偿、成本、损失及债务等,Chipanalog 对此概不负责。

Chipanalog Inc.®、Chipanalog®为 Chipanalog 的注册商标。



http://www.chipanalog.com