

# CA-IS2092A 内置 DC-DC 转换器的隔离式 RS-485 收发器

#### 1. 产品特性

- 兼容RS-485 EIA/TIA-485标准并提供更高的性能指标
  - 数据速率最高 0.5Mbps
  - 1/8单位负载,支持多达256个总线节点
  - 3.0V至5.5V逻辑侧DC-DC供电范围(VDDP)
  - 2.5V至5.5V逻辑侧RS-485供电范围(VDDL)
- 集成 DC-DC 转换器为总线侧供电
  - 3.3V/5.0V 输出电压可选
  - 高度集成: 内置变压器
  - 軟启动抑制输入浪涌电流
  - 集成过载和短路保护
  - 内置热保护功能
- 高共模瞬态抗扰度: ±150kV/μs(典型值)
- 总线 I/O ESD 保护
  - ±8kV HBM ESD
- 隔离栅寿命: >40 年
- 带有限流驱动器和热关断功能
- 开路、短路和空闲总线失效保护
- 工作温度范围: -40°C至125°C
- LGA16 小型封装
- 安全认证(申请中):
  - 符合 DIN V VDE V 0884-11:2017-01 标准的 3535V<sub>PK</sub> V<sub>IOTM</sub> 和 566V<sub>PK</sub> V<sub>IORM</sub> 隔离
  - UL 1577 认证: 2.5kV<sub>RMS</sub> @1 分钟

# 2. 典型应用

- 工业自动化
- 太阳能逆变器
- 电机驱动
- 楼宇自动化

#### 3. 概述

CA-IS2092A 为隔离式半双工 RS-485 收发器,内部集成隔离式 DC-DC 转换器,省去了外部隔离电源。该产品提供较高的电气隔离并具有优异的性能,以满足工业应用的需求。器件内部的逻辑输入与输出缓冲器之间通过二氧化硅(SiO<sub>2</sub>)绝缘栅隔离,能够承受高达 2.5kV<sub>RMS</sub>(1分钟)的隔离电压 以及±150kV/μs 的典型 CMTI。绝缘栅阻断了逻辑侧与总线侧的地环路,有助于降低端口间地电势差较高的噪声,确保数据的正确传输。


CA-IS2092A产品用于支持多节点数据通信,总线侧引脚具有±8kV HBM ESD 保护。接收器输入阻抗为 1/8 单位负载,允许同一总线上挂接 256 个收发器。CA-IS2092A 为半双工收发器,可通过器件的接收使能与发送使能引脚控制收发状态,支持最高 0.5Mbps 的通信速率。CA-IS2092A 将逻辑侧 DC-DC 供电和 RS-485 收发器供电分开,便于逻辑侧与低压控制电路的信号交互。

CA-IS2092A 采用 LGA16 小型化封装,能够显著节省 PCB 布板空间,支持从-40°C 到 125°C 的工业扩展温度范围。

#### 器件信息

器件型号	封装	封装尺寸(标称值)
CA-IS2092A	LGA16	5.2mm x 4.65mm






# 4. 订购指南

表 4-1 有效订购器件型号

型号	通讯模式	通讯速率(Mbps)	隔离电源输出电压(v)	封装
CA-IS2092A	半双工	0.5	3.3/5.0	LGA16





# 目录

1.	产品物	<b>}性.</b>		1
2.	典型区	过用.		1
3.	概述.	• • • • • • •		1
4.	订购扣	旨南.		2
5.	修订员	5史.		3
6.	引脚习	力能打	蜡述	4
7.	产品规	观格		5
	7.1.	绝对	最大额定值 1	5
	7.2.	ESD	额定值	5
	7.3.	建议	工作条件	5
	7.4.	热阻	.信息	5
	7.5.	隔离	特性	6
	7.6.	相关	安全认证(申请中)	7
	7.7.	电气	特性	8
	7.7.	1.	驱动器特性	8
	7.7.	2.	接收器特性	8
	7.8.	电源	特性	9
	7.9.	时序	特性	10
	7.9.	1.	驱动时序特性	10
	7.9.	2.	接收时序特性	10

8.	参数	测试电路	14
9.	详细证	说明	17
	9.1.	逻辑输入	17
	9.2.	失效保护接收器	17
	9.3.	驱动器	18
	9.4.	保护功能	18
	9.4	4.1. 信号隔离与电源隔离	18
		4.2. 热关断	
	9.4	4.3. 限流保护	18
10	. 应用(	信息	19
	10.1.	概述	
	10.2.	典型应用	20
	10.3.	256 个总线节点	20
	10.4.	PCB 布板	20
11.	. 封装(	信息	22
	11.1.	LGA16 封装尺寸	22
12.	. 焊接	信息	23
13.	. 卷带	信息	24
14.	重要	声明	25

# 5. 修订历史

修订版本号	修订内容	页码
Version1.00	NA	NA

# 6. 引脚功能描述




图 6-1 CA-IS2092A LGA16 配置

# 表 6-1 CA-IS2092A 引脚功能描述

引脚名称	引脚编号	类型	描述
RO	1	逻辑输出	逻辑侧接收器输出端。
RE	2	逻辑输入	接收器使能控制:RE为低电平时,使能接收器工作;RE为高电平时,接收输出为高阻。
DE	3	逻辑输入	驱动器使能控制: DE 为低电平时,驱动输出为高阻; DE 为高电平时,驱动器使能工作。
DI	4	逻辑输入	发送数据输入端: 当 DI 为高时, A 输出高, B 输出低; 当 DI 为低时, A 输出低, B 输出高。
GND1	5	地	逻辑侧参考地,在芯片内部与 PIN8 短接。
VDDP	6	电源	逻辑侧 DC-DC 供电电源。
VDDL	7	电源	逻辑侧 RS-485 供电电源。
GND1	8	地	逻辑侧参考地,在芯片内部与 PIN5 短接。
GND2	9	地	总线侧参考地,在芯片内部与 PIN12 短接。
VISO <sub>IN</sub>	10	电源	总线侧 RS-485 供电,VISO <sub>IN</sub> 和 VISO <sub>OUT</sub> 应该在 PCB 上直接短接在一起。
VISO <sub>OUT</sub>	11	电源	总线侧 DC-DC 输出的电源,VISO <sub>IN</sub> 和 VISO <sub>OUT</sub> 应该在 PCB 上直接短接在一起。
GND2	12	地	总线侧参考地,在芯片内部与 PIN9 短接。
			VISO <sub>OUT</sub> , VISO <sub>IN</sub> 输出电压选择。
SEL	13	逻辑输入	SEL 接 VISO <sub>IN</sub> 时,VISO <sub>OUT</sub> = VISO <sub>IN</sub> = 5.0 V;
JLL	13	之件相八	SEL 接 GND2 或悬空时,VISO <sub>OUT</sub> = VISO <sub>IN</sub> = 3.3 V。
			为了提高系统的抗干扰能力,SEL 引脚不建议悬空。
Α	14	逻辑输入/输出	总线正接收输入端和总线正发送输出端。
В	15	逻辑输入/输出	总线负接收输入端和总线负发送输出端。
NC	16	无内部连接	悬空,无内部连接。



# 7. 产品规格

# 7.1. 绝对最大额定值 1

上海川土微电子有限公司

	参数	最小值	最大值	单位
VDDP, VDDL	逻辑侧电源电压 2	-0.5	6.0	V
VISO <sub>IN</sub> , VISO <sub>OUT</sub>	总线侧电源电压 2	-0.5	6.0	V
V <sub>IO1</sub>	逻辑侧 IO 输入电压 DE, DI, RE	-0.5	VDDL+0.5 <sup>3</sup>	V
V <sub>IO2</sub>	总线侧 IO 输入电压 SEL	-0.5	VISO <sub>IN</sub> +0.5 <sup>3</sup>	V
V <sub>BUS</sub>	总线电压 A、B	-8	13	V
I <sub>0</sub>	输出电流	-20	20	mA
Tj	结温		150	°C
T <sub>STG</sub>	存储温度范围	-65	150	°C

#### 注:

- 1. 工作条件等于或超出上述绝对最大额定值可能会导致器件永久性损坏。这里给出的是器件额定值,并非工作条件,不能据此推断 产品能否正常工作。器件长期在超出最大额定值条件下工作会影响产品的可靠性,甚至导致产品损坏。
- 除总线差分输出/输入电压以外,所有电压值均相对于本地接地端(GND1或GND2),并且是峰值电压值。 2.
- 3. 最大电压不得超过 6 V。

#### 7.2. ESD 额定值

	参数		数值	单位
		逻辑侧所有引脚	±6	
   V <sub>ESD</sub> 静电放电	人体模型(HBM),基于 ANSI/ESDA/JEDEC JS-001。	总线侧引脚 A, B 对 GND2	±20	la.r
V <sub>ESD</sub> 静电放电		总线侧其它引脚	±5	kV
	组件充电模式(CDM),基于 JEDEC 规范 JESD22-C101	, 所有引脚。	±2	

# 7.3. 建议工作条件

VDDD1					单位
VDDP <sup>1</sup>	逻辑侧 DC-DC 电源电压	3	3.3 或 5.0	5.5	V
VDDL	逻辑侧 RS-485 电源电压	2.5	3.3 或 5.0	5.5	V
V <sub>oc</sub>	A,B 引脚电压	-7		12	V
V <sub>ID</sub>	A,B 差分输入电压	-12		12	V
R <sub>L</sub>	差分负载电阻	54			Ω
V <sub>IH</sub>	输入阈值逻辑高电平	0.7 × VDDL			
V <sub>IL</sub>	输入阈值逻辑低电平			0.3 × VDDL	V
V <sub>HYS</sub>	输入阈值迟滞		0.1 × VDDL		
DR	信号传输速率			0.5	Mbps
T <sub>A</sub>	环境温度	-40		125	°C

# 7.4. 热阻信息

	热参数	CA-IS2092A	Unit
R <sub>0JA</sub>	IC 结至环境的热阻	TBD	°C/W



#### 7.5. 隔离特性

	参数	测试条件	数值 A	单位
CLR	外部气隙(间隙)1	输入端至输出端的隔空最短距离	3.45	mm
CPG	外部爬电距离 1	输入端至输出端沿壳体的最短距离	3.45	mm
DTI	隔离距离	最小内部间隙(内部距离)	18	μm
CTI	相对漏电指数	DIN EN 60112 (VDE 0303-11); IEC 60112	>400	V
	材料组	依据 IEC 60664-1	II	
		额定电压≤ 300 V <sub>RMS</sub>	I-IV	
	IEC 60664-1 过压类别	额定电压≤ 400 V <sub>RMS</sub>	I-IV	
		额定电压 ≤ 600 V <sub>RMS</sub>	1-111	
DIN V VI	DE V 0884-11:2017-01 <sup>2</sup>			
V <sub>IORM</sub>	最大重复峰值隔离电压	交流电压(双极)	566	$V_{PK}$
V	最大工作隔离电压	交流电压; 时间相关的介质击穿 (TDDB) 测试	400	V <sub>RMS</sub>
$V_{IOWM}$	取八工下層內电压	直流电压	566	$V_{DC}$
V	最大瞬态隔离电压	V <sub>TEST</sub> = V <sub>IOTM</sub> ,t = 60 s (认证);	2525	V
$V_{IOTM}$	取八桝芯附齿电压	V <sub>TEST</sub> = 1.2 × V <sub>IOTM</sub> ,t= 1 s (100% 产品测试)	3535	$V_{PK}$
V	最大浪涌隔离电压3	测试方法 依据 IEC 60065, 1.2/50 μs 波形,	5000	$V_{PK}$
$V_{IOSM}$	取八代冊兩內 电压	V <sub>TEST</sub> = 1.6 × V <sub>IOSM</sub> (生产测试)	3000	<b>V</b> PK
		方法 a,输入/输出安全测试子类 2/3 后,		
		$V_{ini} = V_{IOTM}$ , $t_{ini} = 60 \text{ s}$ ;	≤5	
		$V_{pd(m)} = 1.2 \times V_{IORM}, t_m = 10 \text{ s}$		
		方法 a, 环境测试子类 1 后,		
$q_{pd}$	表征电荷 4	$V_{ini} = V_{IOTM}$ , $t_{ini} = 60 \text{ s}$ ;	≤5	рC
		$V_{pd(m)} = 1.6 \times V_{IORM}, t_m = 10 \text{ s}$		
		方法 b, 常规测试 (100% 生产测试) 和前期 预处理(抽样测试)		
		$V_{ini} = 1.2 \times V_{IOTM}$ , $t_{ini} = 1$ s;	≤5	
		$V_{pd(m)} = 1.875 \times V_{IORM}, t_m = 1 s$		
$C_{IO}$	栅电容,输入到输出5	$V_{IO} = 0.4 \times \sin(2\pi ft)$ , $f = 1 \text{ MHz}$	~3	pF
		V <sub>IO</sub> = 500 V, T <sub>A</sub> = 25°C	>1012	
$R_{\text{IO}}$	绝缘电阻 5	$V_{10} = 500 \text{ V},  100^{\circ}\text{C} \le T_{A} \le 125^{\circ}\text{C}$	>1011	Ω
		$V_{10} = 500 \text{ V at T}_S = 150^{\circ}\text{C}$	>109	
	污染度		2	
UL 1577	· · · · · · · · · · · · · · · · · · ·			_
$V_{ISO}$	最大隔离电压	$V_{TEST} = V_{ISO}$ , $t = 60 \text{ s}$ ( $\text{\widel}$ ),	2500	V <sub>RMS</sub>
VISO	取入쪰芮电压	V <sub>TEST</sub> = 1.2 × V <sub>ISO</sub> , t = 1 s (100%生产测试)	2500	<b>V</b> RMS

#### 注:

- 1. 爬电距离和间隙要求应根据具体应用中特定设备的隔离标准。电路板设计应注意保持爬电和间隙距离,确保隔离器在印刷电路板上的焊盘不会缩短此距离。印刷电路板上的爬电距离与间隙在某些情况下是相同的。通过在电路板上插入凹槽可以增大这些距离指标。
- 2. 该标准仅适用于最大工作额定值范围内的安全电气隔离,应通过适当的保护电路确保遵守安全等级要求。
- 3. 测试在空气或油中进行,以确定隔离层固有的浪涌抑制。
- 4. 表征电荷是由局部放电引起的放电电荷(pd)。
- 5. 绝缘栅两侧的所有引脚连接在一起,构成双端器件。



# 上海川土微电子有限公司

# 7.6. 相关安全认证(申请中)

VDE(申请中)	UL(申请中)	TUV
根据 DIN V VDE V 0884-11:2017-01 认证	基于 UL1577 器件认证程序	基于 IEC 61010 器件认证程序
基本绝缘:	保护电压:	Basic insulation 2500 V <sub>RMS</sub> for
最大瞬态隔离电压: 3535V <sub>pk</sub>		LGA16 package
最大重复峰值隔离电压: 566Vpk		
最大浪涌隔离电压: 5000V <sub>pk</sub>		
证书编号: (申请中)	证书编号: (申请中)	证书编号: CN23RC4J 001



# 7.7. 电气特性

#### 7.7.1. 驱动器特性


测试时 VDDP 和 VDDL 短接,VISO<sub>IN</sub> 和 VISO<sub>IN</sub> 短接。除非有额外说明,本表格数据均为推荐工作条件下的测试结果。

	参数	测试条件	最小值	典型值	最大值	单位
V <sub>OD1</sub>	差分输出电压(无负载)	Io = 0mA,SEL 为低电平或悬空	3	3.3		V
[VOD1]	左刀 側山 电压 ( 九 贝 轶 )	Io = 0mA,SEL 为高电平	4.5	5		V
		$R_L$ = 54Ω,SEL 为低电平或悬空;	1.5	2.3		
lv l	差分输出电压(带负载)	见图 8-1	1.5	2.5		v
V <sub>OD2</sub>	左刀棚山电压(市贝敦)	R <sub>L</sub> = 54Ω,SEL 为高电平;	2.1	3.6		V
		见图 8-1	2.1	5.0		
V <sub>OD3</sub>	差分输出电压 (带负载)	V <sub>test</sub> 从-7V 到 12V; 见图 8-1	1.5			V
Δ V <sub>OD</sub>	差分输出电压变化		-0.2		0.2	V
V <sub>oc</sub>	共模输出电压	R <sub>L</sub> = 54Ω 或 100Ω; 见图 8-1	1	VISO <sub>IN</sub> /2	3	V
ΔV <sub>OC</sub>	稳态共模输出电压变化		-0.2		0.2	V
I <sub>IH</sub>	输入漏电流	DI, DE = VDDL	-20		20	μΑ
I <sub>IL</sub>	输入漏电流	DI, DE = OV	-20		20	μΑ
		DE = VDDL, DI = 0V 或 VDDL,				
1	驱动器输出短路电流	V <sub>A</sub> 或 V <sub>B</sub> = -7V	-150		150	m A
los	<b>亚列希</b> 拥山	DE = VDDL, DI = 0V 或 VDDL,	-130		150	mA
		V <sub>A</sub> 或 V <sub>B</sub> = 12V				
CMTI	共模瞬变抗扰度	V <sub>CM</sub> = 1.5kV;如图 8-6	100	150		kV/μs

# 7.7.2. 接收器特性

测试时 VDDP 和 VDDL 短接,VISOOUT 和 VISOIN 短接。除非有额外说明,本表格数据均为推荐工作条件下的测试结果。

	参数	测试条件	最小值	典型值	最大值	单位
V	逻辑高电平输出电压 RO	$VDDP = 5V$ , $I_{OH} = -4mA$	VDDP-0.4	4.8		V
V <sub>OH</sub>	这再同电干棚山电压 RU	VDDP = $3.3V$ , $I_{OH} = -4mA$	VDDP-0.4	3.1		V
V	逻辑低电平输出电压 RO	VDDP =5V,I <sub>OL</sub> = 4mA		0.2	0.4	V
V <sub>OL</sub>	这有似电干棚山电压 RO	VDDP =3.3V, $I_{OL} = 4mA$		0.2	0.4	V
I <sub>IH</sub>	高电平输入漏电流 RE	V <sub>IH</sub> = VDDL	-20		20	μΑ
I <sub>IL</sub>	低电平输入漏电流 RE	V <sub>IL</sub> = 0V	-20		20	μΑ
V <sub>IT+(IN)</sub>	高电平输入阈值			-110	-50	mV
V <sub>IT-(IN)</sub>	低电平输入阈值		-200	-140		mV
V <sub>I(HYS)</sub>	输入阈值迟滞			30		mV
		V <sub>A</sub> 或 V <sub>B</sub> = 12V, 其它输入引脚接 0V		75	125	
	总线输入电流	V <sub>A</sub> 或 V <sub>B</sub> = 12V, VDDP = 0V, 其它 输入引脚接 0V		80	125	4
I <sub>I</sub>	<b>芯线</b> 襉八电机	V <sub>A</sub> 或 V <sub>B</sub> = -7V, 其它输入引脚接 OV	-100	-40		μΑ
		V <sub>A</sub> 或 V <sub>B</sub> = -7V, VDDP = 0V, 其它 输入引脚接 0V	-100	-40		
R <sub>ID</sub>	差分输入电阻	总线A和B之间	96			kΩ
C <sub>D</sub>	差分输入电容	总线 A 和 B 之间, f = 1MHz,V <sub>I</sub> = 0.4×sin(2πft)		12		pF
Cı	输入到地电容	A 或 B 到 GND2, f = 1MHz,V <sub>I</sub> = 0.4×sin(2πft)		18		pF





# 7.8. 电源特性

测试时 VDDP 和 VDDL 短接,VISOON 和 VISON 短接。除非有额外说明,本表格数据均为建议工作条件下的测试结果。

	参数	测	外说明,本农恰数据均为建议。 ]试条件	最小值	典型值	最大值	单位
隔离电源(	除非有额外说明,A、B						
		I <sub>ISO</sub> = 0 到 80mA,VDDP	I <sub>ISO</sub> = 0 到 80mA,VDDP = 5V,SEL = VISO <sub>IN</sub>				
$V_{ISO}$	隔离输出电压	I <sub>ISO</sub> = 0 到 100mA,VDDF	P = 5V,SEL = GND2	3	3.3	3.6	V
		I <sub>ISO</sub> = 0 到 50mA,VDDP	= 3.3V,SEL = GND2	3	3.3	3.6	
VDDP <sub>UVLO+</sub>	欠压锁定上升阈值			2.5	2.7	2.9	V
VDDP <sub>UVLO-</sub>	欠压锁定下降阈值	VDDP 电源		2.1	2.3	2.5	v
VDDP <sub>UVLO_HYS</sub>					0.4		
VDDL <sub>UVLO+</sub>	欠压锁定上升阈值			2.05	2.25	2.45	V
VDDL <sub>UVLO-</sub>	欠压锁定下降阈值	VDDL 电源		1.9	2.1	2.3	V
VDDL <sub>UVLO_HYS</sub>	欠压锁定迟滞窗口				0.15		
静态电流,只	驱动器和接收器使能(I	$DE = VDDL, \overline{RE} = 0V, DI = 0$	0V)				
			VDDP = 3.3V, SEL = GND2		15	20	
		A、B 间空载	VDDP = 5.0V, SEL = GND2		10	15	]
			VDDP = 5.0V, SEL = VISO <sub>IN</sub>		15	20	
			VDDP = 3.3V, SEL = GND2		100	135	
		A、B 间 R <sub>L</sub> = 54Ω	VDDP = 5.0V, SEL = GND2		80	110	mA
DDP	逻辑侧		VDDP = 5.0V, SEL = VISO <sub>IN</sub>		145	195	
אטט	供电电流		VDDP = 3.3V, SEL = GND2		75	90	
		A、B 间 R <sub>L</sub> = 100Ω	VDDP = 5.0V, SEL = GND2		55	75	
			VDDP = 5.0V, SEL = VISO <sub>IN</sub>		100	130	
			VDDP = 3.3V, SEL = GND2		60	80	
		A、B间R <sub>L</sub> =120Ω	VDDP = 5.0V, SEL = GND2		50	65	
			VDDP = 5.0V, SEL = VISO <sub>IN</sub>		85	115	
	流,驱动器和接收器使[	能(DE = VDDL,RE = OV),	DI 输入 250kHz、50%占空比	方波			
			VDDP = 3.3V, SEL = GND2		20	30	
		A、B 间空载	VDDP = 5.0V, SEL = GND2		20	65	
			VDDP = 5.0V, SEL = VISO <sub>IN</sub>		30	45	
			VDDP = 3.3V, SEL = GND2		100	135	
		A、B 间负载 R <sub>L</sub> = 54Ω	VDDP = 5.0V, SEL = GND2		80	110	
DDD	逻辑侧		VDDP = 5.0V, SEL = VISO <sub>IN</sub>		145	200	^
DDP	供电电流		VDDP = 3.3V, SEL = GND2		75	95	mA
		A、B 间负载 R <sub>L</sub> = 100Ω	VDDP = 5.0V, SEL = GND2		55	80	
			VDDP = 5.0V, SEL = VISO <sub>IN</sub>		110	140	
			VDDP = 3.3V, SEL = GND2		70	90	
		A、B 间负载 R <sub>L</sub> = 120Ω	VDDP = 5.0V, SEL = GND2		50	75	
			VDDP = 5.0V, SEL = VISO <sub>IN</sub>	1	95	130	



#### 7.9. 时序特性

#### 7.9.1. 驱动时序特性

测试时 VDDP 和 VDDL 短接,VISO<sub>IN</sub> 和 VISO<sub>IN</sub> 短接。除非有额外说明,本表格数据均为建议工作条件下的测试结果。

	参数	测试条件	最小值	典型值	最大值	单位
t <sub>PLH</sub> , t <sub>PHL</sub>	驱动传输延时			100	250	ns
t <sub>PWD</sub>	脉冲宽度失真 t <sub>PLH</sub> -t <sub>PHL</sub>	见图 8-2			20	ns
t <sub>r</sub> , t <sub>f</sub>	输出上升/下降时间			150	500	ns
t <sub>PZH</sub> , t <sub>PZL</sub>	驱动器使能时间	- 见图 8-3		30	100	ns
t <sub>PHZ</sub> , t <sub>PLZ</sub>	驱动器关断时间	- 元國 8-3		30	100	ns

# 7.9.2. 接收时序特性


测试时 VDDP 和 VDDL 短接,VISO<sub>OUT</sub> 和 VISO<sub>IN</sub> 短接。除非有额外说明,本表格数据均为建议工作条件下的测试结果。

	参数	测试条件	最小值	典型值	最大值	单位
t <sub>PLH</sub> , t <sub>PHL</sub>	接收传输延时			80	150	ns
t <sub>PWD</sub>	脉冲宽度失真 tpln-tphl	见图 8-4			8	ns
t <sub>r</sub> , t <sub>f</sub>	输出上升/下降时间			2.5	4	ns
t <sub>PHZ</sub> , t <sub>PLZ</sub>	接收器关闭时间	见图 8-5		5	20	ns
t <sub>PZH</sub> , t <sub>PZL</sub>	接收器使能时间,DE = 0V	1 元四 6-5		5	20	ns




#### 7.10. 典型特性曲线

上海川土微电子有限公司








V<sub>ISO</sub> 纹波电压峰峰值: 60mV

V<sub>ISO</sub> 纹波电压峰峰值: 65mV







#### 8. 参数测试电路




图 8-1 驱动器直流特性测试电路




图 8-2 驱动器传输延时测试电路与波形




图 8-3 驱动器使能与禁止时间测试电路与波形




图 8-4 接收器传输延时测试电路与波形




图 8-5 接收器使能与禁止时间测试电路与波形

#### 注:

- 1. 对于 RS-485,R<sub>L</sub> = 54 Ω。
- C<sub>L</sub>包括所有外部电路(测试仪器、连线等)的等效电容。




图 8-6 半双工收发器共模抑制比(CMTI)测试电路



# 9. 详细说明

CA-IS2092A 隔离式半双工 RS-485 收发器在总线侧与控制器侧(逻辑侧)提供高达 2.5kV<sub>RMS</sub> 的电气隔离。该器件具有 150kV/μs 的共模瞬态抑制能力,允许速率高达 0.5Mbps 的数据跨过绝缘栅传输。CA-IS2092A 内部 DC-DC 转换器提供电源隔离,为总线侧产生 3.3V 或 5V 的供电电压,仅需少数几个旁路电容即可构成完备的信号与电源隔离 RS-485 接口。CA-IS2092A 器件可靠的隔离特性、高等级的 ESD 保护能力以及优异的共模瞬态抗扰度能够确保在嘈杂恶劣的环境中实现可靠的数据传输,适用于电机驱动、PLC 通信模块、光伏逆变器等广泛的工业应用场景。该系列收发器通过两种机制避免在发生总线故障或总线冲突时出现大功率消耗: 首先是驱动器具有限流保护功能,即在所允许的共模电压范围内一旦发生输出短路,驱动器输出会限流; 其次是热关断保护,一旦检测到器件结温超过热关断阈值,驱动器禁用,输出隔离电压关断,降低损耗。CA-IS2092A 将逻辑侧 DC-DC 供电和 RS-485 收发器供电分开,便于逻辑侧与低压控制电路的信号交互。CA-IS2092A 采用 LGA16 小型化封装,能够显著节省 PCB 布板空间,提高系统集成度。

#### 9.1. 逻辑输入

CA-IS2092A 器件的逻辑侧包含三个数字输入:接收器使能控制、驱动器使能控制和驱动器输入。其中,驱动器使能引脚 DE 在内部下拉至 GND1;驱动器数字输入 DI 和接收器使能控制引脚在内部上拉至 VDDL,参见图 9-1 逻辑输入等效电路。




图 9-1 逻辑输入等效电路

#### 9.2. 失效保护接收器

RS-485 接收器将来自总线(A 和 B)的差分信号转换为逻辑侧的单端输出,提供给后级的控制器。使能控制信号  $\overline{RE}$ 置为低电平时,接收器使能; $\overline{RE}$ 置为高电平时,接收器禁用,接收器输出 RO 为高阻态。接收器使能控制 $\overline{RE}$ 引脚具有内部弱上拉,如图 9-1 输入等效电路所示。

CA-IS2092A 隔离式 RS-485 收发器具有真正的失效保护功能,可以省去外部失效保护偏置电阻。失效保护接收器将门限电压分别设置为–50mV(高电平输入阈值)和–200mV(低电平输入阈值),当 $\overline{RE}$ 为低电平时,如果接收器差分输入电压  $V_A-V_B \geq -50mV$ ,接收器输出 RO 为高电平;如果差分输入电压  $V_A-V_B \leq -200mV$ ,详见接收器真值表(表 9-1)。失效保护特性能够在收发器没有连接总线电缆,或者是当电缆开路、短路时,确保接收器输出故障安全高电平。

#### 表 9-1 接收器真值表 1

差分输入: V <sub>ID</sub> = (V <sub>A</sub> − V <sub>B</sub> )	使能 (RE)	输出 (RO)
$V_{\text{IT+(IN)}} \leq V_{\text{ID}}$	L	Н
$V_{\text{IT-(IN)}} < V_{\text{ID}} < V_{\text{IT+(IN)}}$	L	不确定
$V_{ID} \leq V_{IT-(IN)}$	L	Ĺ
X	Н	Hi-Z
开路/短路/空闲	L	Н
Х	开路 <sup>2</sup>	Hi-Z

#### 注:

- 1. X= 无关; H= 高电平; L= 低电平; Hi-Z= 高阻。
- 2. RE具有内部弱上拉。

#### 9.3. 驱动器

RS-485 驱动器将本地控制器提供的单端输入信号(DI)转换成差分输出(A 和 B),用于总线传输。驱动器真值表如表 9-2 所示。总线侧 A、B 引脚均具有±8kV(人体模式)静电保护,保护电压均以 GND2 为地参考。驱动器还提供输出短路保护和热关断保护功能,避免器件损坏。DE 引脚内部弱下拉,该引脚接低电平或开路时,驱动器禁用。此外,器件的驱动器输入 DI 引脚内部弱上拉,当驱动器使能时,如果 DI 开路,则驱动器输出高电平。

表 9-2 驱动器真值表 1

驱动器输入	使能输入	输出				
(DI)	(DE)	А	В			
Н	Н	Н	L			
L	Н	L	Н			
X	L	Hi-Z	Hi-Z			
X	开路 <sup>2</sup>	Hi-Z	Hi-Z			
开路 2	Н	Н	L			

#### 注:

- 1. X=无关; H=高电平; L=低电平; Hi-Z=高阻。
- 2. DE 内部弱下拉至 GND1, DI 引脚内部弱上拉至 VDDL。

#### 9.4. 保护功能

#### 9.4.1. 信号隔离与电源隔离

CA-IS2092A 器件内部集成数字隔离器,采用基于开关键控(OOK)调制的电容隔离技术,在逻辑侧与总线侧之间提供高达 2.5kV<sub>RMS</sub>(1 分钟)的电气隔离,允许两侧电路工作在不同的电源域,内部 DC-DC 转换器则提供电源隔离,可通过配置 SEL 引脚产生 3.3V 或 5V 输出用作总线侧供电,进一步简化隔离接口设计。

#### 9.4.2. 热关断

当 CA-IS2092A 器件的结温超出热关断门限 T<sub>J(shutdown)</sub>(180℃,典型值)时,输出电压 VISO<sub>OUT</sub> 关断,驱动器输出进入高阻态。一旦结温恢复到正常工作范围(160℃,典型值),器件自动退出热关断状态,VISO<sub>OUT</sub> 和驱动器输出均恢复到正常状态。

#### 9.4.3. 限流保护

CA-IS2092A 器件的驱动器还提供输出短路保护,在整个共模电压范围内,一旦发生输出短路到正压或负压,驱动器将限制输出电流,此时有可能消耗较大的电源电流使器件结温升高,触发热关断功能,为输出短路提供了二次防护。



CHIPANALOG

# 10. 应用信息

10.1. 概述

CA-IS2092A 为隔离式半双工 RS-485 收发器,用于支持异步数据传输。用户可以通过驱动器和接收器的使能控制引 脚配置收发器的工作模式,确保在任何时刻总线上处于发送状态的节点不会多于一个,以避免总线冲突。由于在电源 引脚存在较大的峰值电流,为避免 VDDP、VISOouτ 电压出现不稳定,建议在每个电源引脚分别使用 0.1μF 和 10μF 的去 耦电容。如图 10-1 典型应用电路所示,图中终端匹配电阻安装在总线的主机端和距离最远的节点处。为确保器件正常 启动,建议在 CA-IS2092A 上电过程中,驱动器不要启动数据发送,等上电结束后再进行正常的数据发送。




图 10-1 典型应用电路



#### 10.2. 典型应用

RS-485 总线是在同一总线上并行连接多个收发器,实现多节点间的远距离数据传输。图 10-2 为典型的半双工 RS-485 通信网络配置。




图 10-2 典型半双工 RS-485 通信网络

在实际应用中,RS-485 通信网络的最高数据速率和最远传输距离均受限于所使用的电缆、总线上的负载、节点数、网络拓扑等因素,在实际设计中需要考虑信号在电缆上的传输损耗、时间延迟、网络不匹配/不均衡、节点间的地电位差等因素,为网络配置留出一定的裕量。为降低信号反射,在总线网络中需要考虑匹配问题,通常在总线相距最远的两个端点接匹配电阻,阻值为双绞线的特征阻抗(Zo),典型值为 120Ω。分支节点与总线的距离应尽可能短,建议将匹配电阻放置在总线电缆上相距最远的两个节点,通常为主机端和相距最远的节点。

#### 10.3. 256 个总线节点

RS-485 总线允许挂接的最大收发器的个数取决于系统的总体负载,任何器件连接到总线上时都将引入额外的总线负载。RS-485 总线负载通常以"单位负载"计量,根据 RS-485 标准,一对特征阻抗为 120Ω(或更大)的双绞线,总线上可以挂接 32 个接收器阻抗为"单位负载"的收发器,单位负载阻抗为 12kΩ。CA-IS2092A 器件的接收器输入阻抗为 1/8 单位负载,即 96kΩ,一对通信总线上允许挂接的收发器数量可以达到 32 x 8 = 256 个。

#### 10.4. PCB 布板

建议在隔离器下方保留一个远离地线和信号线的隔离通道,电缆侧和逻辑侧之间的任何电气连接或金属连接,都会降低隔离度。为确保器件在任何数据速率下可靠工作,建议在 VDDP 与 GND1、VISO $_{OUT}$  与 GND2 之间外接  $10\mu$ F 的去耦电容,VDDL 与 GND1,VISO $_{IN}$  与 GND2 之间外接  $1\mu$ F 的电容,并且电容器应紧靠器件相应的电源引脚放置。实际应用中,输入和输出电容为  $10\mu$ F 和  $0.1\mu$ F 电容并联,且  $10\mu$ F 电容靠近芯片引脚摆放,距离控制在 2mm 以内。

PCB 板上输入、输出电容和芯片必须放在芯片同一层,不要将电容和芯片放在不同层且通过过孔相连。推荐 PCB 隔离电源部分走线如图 10-3 所示。





图 10-3 推荐 PCB 电源部分走线


# CHIPANALOG


# 11. 封装信息


# 11.1. LGA16 封装尺寸

下图给出了 LGA16 封装的尺寸图。尺寸以毫米为单位。









Dime	ension i	n mm	Dimension in inch				
mbol MIN		NOM MAX		NOM	MAX		
0.890	0.990	1.090	0.035	0.039	0.043		
0.370	0.410	0.450	0.015	0.016	0.018		
4. 550	4.650	4.750	0.179	0.183	0.187		
5. 100	5. 200	5. 300	0. 201	0.205	0.209		
0.185	0.215	0. 245	0.007	0.008	0.010		
0.200	0.230	0.260	0.008	0.009	0.010		
0.060	0.085	0.110	0.002	0.003	0.004		
	0.150			0.006			
	0.150			0.006			
0.500	0.600	0.700	0.020	0.024	0.028		
0.075	0.150	0. 225	0.003	0.006	0.009		
	0.650			0.026			
0.300	0.350	0.400	0.012	0.014	0.016		
0.200	0.230	0.260	0.008	0.009	0.010		
0.083			0.003				
	0.100	0.00		0.004			
0.150			0.006				
	0.100		0.004				
	0.080		0.003				
	MIN 0. 890 0. 370 4. 550 5. 100 0. 185 0. 200 0. 060 0. 500 0. 075 0. 300 0. 200	MIN NOM 0.890 0.990 0.370 0.410 4.550 4.650 5.100 5.200 0.185 0.215 0.200 0.230 0.060 0.085 0.150 0.500 0.600 0.075 0.150 0.650 0.300 0.350 0.200 0.230 0.083 0.150 0.100	0. 890         0. 990         1. 090           0. 370         0. 410         0. 450           4. 550         4. 650         4. 750           5. 100         5. 200         5. 300           0. 185         0. 215         0. 245           0. 200         0. 230         0. 260           0. 060         0. 085         0. 110            0. 150            0. 500         0. 600         0. 700           0. 075         0. 150         0. 225            0. 650            0. 300         0. 350         0. 400           0. 200         0. 230         0. 260           0. 083             0. 100         0. 150           0. 100         0. 100	MIN         NOM         MAX         MIN           0. 890         0. 990         1. 090         0. 035           0. 370         0. 410         0. 450         0. 015           4. 550         4. 650         4. 750         0. 179           5. 100         5. 200         5. 300         0. 201           0. 185         0. 215         0. 245         0. 007           0. 200         0. 230         0. 260         0. 008           0. 060         0. 085         0. 110         0. 002            0. 150             0. 500         0. 600         0. 700         0. 020           0. 075         0. 150         0. 225         0. 003            0. 650             0. 300         0. 350         0. 400         0. 012           0. 200         0. 230         0. 260         0. 008           0. 083           0. 003           0. 100         0. 150         0. 100	MIN         NOM         MAX         MIN         NOM           0. 890         0. 990         1. 090         0. 035         0. 039           0. 370         0. 410         0. 450         0. 015         0. 016           4. 550         4. 650         4. 750         0. 179         0. 183           5. 100         5. 200         5. 300         0. 201         0. 205           0. 185         0. 215         0. 245         0. 007         0. 008           0. 200         0. 230         0. 260         0. 008         0. 009           0. 060         0. 085         0. 110         0. 002         0. 003            0. 150           0. 006           0. 500         0. 600         0. 700         0. 020         0. 024           0. 075         0. 150         0. 225         0. 003         0. 006            0. 650           0. 026           0. 300         0. 350         0. 400         0. 012         0. 014           0. 200         0. 230         0. 260         0. 008         0. 009           0. 083           0. 003		

上海川土微电子有限公司

# 12. 焊接信息




图 12-1 焊接温度曲线


表 12-1 焊接温度参数

简要说明	无铅焊接
温升速率(T∟=217°C 至峰值 T <sub>P</sub> )	最大 3°C/s
T <sub>smin</sub> =150°C 到 T <sub>smax</sub> =200°C 预热时间 t <sub>s</sub>	60~120 秒
温度保持 217℃ 以上时间 t <sub>L</sub>	60~150 秒
峰值温度 T <sub>P</sub>	260°C
小于峰值温度 5℃ 以内时间 tp	最长 30 秒
降温速率(峰值 T <sub>P</sub> 至 T <sub>L</sub> =217℃)	最大 6°C/s
常温 25℃ 到峰值温度 Tp时间	最长8分钟




#### 13. 卷带信息

#### REEL DIMENSIONS




#### TAPE DIMENSIONS



Α0	Dimension designed to accommodate the component width
В0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

#### **QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**



\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CA-IS2092A	LGA16 4.65x5.2	Α	16	3000	330	12.4	4.95	5.50	1.29	8.0	12.0	Q1

上海川土微电子有限公司

#### 14. 重要声明

上述资料仅供参考使用,用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下,保 留因技术革新而改变上述资料的权利。

Chipanalog 产品全部经过出厂测试。 针对具体的实际应用,客户需负责自行评估,并确定是否适用。Chipanalog 对客户使用所述资源的授权仅限于开发所涉及 Chipanalog 产品的相关应用。 除此之外不得复制或展示所述资源, 如 因使用所述资源而产生任何索赔、 赔偿、 成本、 损失及债务等, Chipanalog 对此概不负责。

#### 商标信息

Chipanalog Inc.®、Chipanalog®为 Chipanalog 的注册商标。



http://www.Chipanalog.com