

CA-IS302x 低功耗双向 I²C 隔离器

1. 产品特性

- 支持 DC 至 2.0MHz 双向数据传输
- 可靠的数字信号电气隔离
 - 较长的工作寿命: >40年
 - 提供 3.75kV_{RMS} (窄体封装) 和 5.0kV_{RMS} (宽体封装) 电气隔离
 - ±150 kV/µs 典型 CMTI
 - 施密特触发输入提高抗干扰能力
 - 较高的电磁抑制,可承受±10kV 浪涌
 - ±8kV ESD 保护(人体模式)
- 开漏输出:
 - A 侧可支持最高 3.5mA 灌电流
 - B 侧可支持最高 35mA 灌电流
- 3.0V 至 5.5V 宽压工作范围
- 较宽的工作温度范围: -40℃ to 125℃
- RoHS 兼容封装:
 - 窄体 SOIC8-NB(S)封装
 - 宽体 SOIC8-WB(G)封装
 - 宽体 SOIC16-WB(W)封装

2. 典型应用

- I²C, SMBus, PMBus™ 接口
- 电机控制系统
- 医疗设备
- 电池管理系统
- 仪器仪表

3. 概述

CA-IS302x 系列产品为完备的双向、双通道数字隔离器,提供 $3.75kV_{RMS}$ (窄体封装)/ $5kV_{RMS}$ (宽体封装)电气隔离,以及高达 $\pm 150kV/\mu s$ 的典型 CMTI。所有器件的输入采用施密特触发器,提高抗干扰能力。每个隔离通道的数字输入与输出通过二氧化硅(SiO2)绝缘层隔离,提供较高的电磁干扰抑制和低 EMI 特性。高集成度设计仅需两个外部 V_{DDA} 、 V_{DDB} 旁路电容和上拉电阻,即可构成 I^2C 隔离接口。

这些双通道数字隔离器可支持 DC 至 2.0MHz 传输速率,CA-IS3020 提供两路双向、开漏输出隔离通道,用于支持多主机 I²C 等需要在同一总线双向传输数据或时钟的双向隔离应用;CA-IS3021 则提供一路单向和一路双向隔离通道,可支持单主机 I²C 隔离应用,单向通道用作时钟(SCL)隔离,双向通道用作数据(SDA)隔离。器件 A侧(V_{DDA})、B侧(V_{DDB})单独供电,供电电压范围为 3.0V 至 5.5V。下图提供了 CA-IS302x 一个双向通道的简化框图。


CA-IS302x 系列产品可工作在-40℃ 至+125℃ 温度范围, 提供 8 引脚窄体 SOIC 封装和 8 引脚宽体 SOIC 及 16 引 脚宽体 SOIC 封装。较宽的工作温度范围和较高的隔离 耐压,可理想用于强于扰的工业环境。

器件信息

型号	封装	封装尺寸(标称值)
	SOIC8(S)	4.90mm ×3.90 mm
CA-IS3020 CA-IS3021	SOIC8-WB(G)	5.85 mm ×7.50 mm
	SOIC16-WB(W)	10.30 mm × 7.50 mm








订购信息

表 4-1. 有效订购型号

型号	双向隔离通道	单向隔离通道	额定耐压(kV _{RMS})	输出类型	封装
CA-IS3020S	2	0	3.75	开漏输出	SOIC8
CA-IS3020G	2	0	5.0	开漏输出	SOIC8-WB
CA-IS3020W	2	0	5.0	开漏输出	SOIC16-WB
CA-IS3021S	1	1	3.75	开漏输出	SOIC8
CA-IS3021G	1	1	5.0	开漏输出	SOIC8-WB
CA-IS3021W	1	1	5.0	开漏输出	SOIC16-WB





目录

1.	产品特	寺性	1
2.	典型区	立用	1
3.	概述.		1
4.	订购作	音息	2
5.	修订员	万史	3
6.	引脚工	, 为能描述	4
7.		 观格	
	7.1.	····· 绝对最大额定值 ¹	
	7.2.	ESD 额定值	ε
	7.3.	推荐工作条件	ε
	7.4.	热参数	7
	7.5.	额定功率	7
	7.6.	隔离特性	8
	7.7.	安全相关认证	
	7.8.	电气特性	9
	7.9.	电源电流	10
	7.10.	时序滤波特性	10

	7.11.	开关特性	11
8.	参数》	则试电路	12
9.	详细证	兑明	13
	9.1.	隔离 I ² C	
	9.2.	功能框图	13
	9.3.	工作模式	14
10.	应用作	音息	14
	10.1.	工作原理	14
	10.2.	典型应用	
11.	封装作	音息	17
	11.1.	8 引脚宽体 SOIC 封装	17
	11.2.	8 引脚窄体 SOIC 封装	18
	11.3.	16 引脚宽体 SOIC 封装	19
12.	焊接值	音息	20
13.	卷带作	音息	21
		, 当明	

5. 修订历史

修订版本号	修订内容	修订时间	页码
Version 1.00	N/A		N/A
Version 1.01	更新 POD 和编带信息	2023/02/09	17,18,19,21

6. 引脚功能描述




图 6-1. CA-IS3020/21 8 引脚窄体 SOIC 和宽体 SOIC 封装顶部视图

表 6-1. CA-IS3020S/CA-IS3020G 引脚功能描述

引脚名称	引脚编号	类型	描述
VDDA	1	电源	A侧电源输入。
SDAA	2	输入/输出	A 侧双向数据输入/输出,SDAA 为开漏输出,对应于 SDAB。
SCLA	3	输入/输出	A 侧双向时钟输入/输出,SCLA 为开漏输出,对应于 SCLB。
GNDA	4	地	A 侧接地参考端。
GNDB	5	地	B侧接地参考端。
SCLB	6	输入/输出	B侧双向时钟输入/输出,SCLB为开漏输出,对应于 SCLA。
SDAB	7	输入/输出	B 侧双向数据输入/输出,SDAB 为开漏输出,对应于 SDAA。
VDDB	8	电源	B侧电源输入。

表 6-2. CA-IS3021S/CA-IS3021G 引脚功能描述

引脚名称	引脚编 号	类型	描述
VDDA	1	电源	A 侧电源输入。
SDAA	2	输入/输出	A 侧双向数据输入/输出,SDAA 为开漏输出,对应于 SDAB。
SCLA	3	输入	A 侧时钟输入,对应于 SCLB。
GNDA	4	地	A 侧接地参考端。
GNDB	5	地	B侧接地参考端。
SCLB	6	输出	B 侧时钟输出,对应于 SCLA。
SDAB	7	输入/输出	B 侧双向数据输入/输出,SDAB 为开漏输出,对应于 SDAA。
VDDB	8	电源	B侧电源输入。






图 6-2. CA-IS3020/21 16 引脚宽体 SOIC 封装顶部视图

表 6-3. CA-IS3020W 引脚功能描述

引脚名称	引脚编号	类型	描述
GNDA	1, 7	地	A 侧接地参考端。
NC	2,4,8		没有连接,请勿在外部连接这些引脚。
VDDA	3	电源	A 侧电源输入。
SDAA	5	输入/输出	A 侧双向数据输入/输出,SDAA 为开漏输出,对应于 SDAB。
SCLA	6	输入/输出	A 侧双向时钟输入/输出,SCLA 为开漏输出,对应于 SCLB。
GNDB	9, 16	地	B侧接地参考端。
NC	10,13,15		没有连接,请勿在外部连接这些引脚。
SCLB	11	输入/输出	B侧双向时钟输入/输出,SCLB为开漏输出,对应于 SCLA。
SDAB	12	输入/输出	B 侧双向数据输入/输出,SDAB 为开漏输出,对应于 SDAA。
VDDB	14	电源	B侧电源输入。

表 6-4. CA-IS3021W 引脚功能描述

引脚名称	引脚编 号	类型	描述
GNDA	1, 7	地	A 侧接地参考端。
NC	2,4,8		没有连接,请勿在外部连接这些引脚。
VDDA	3	电源	A 侧电源输入。
SDAA	5	输入/输出	A 侧双向数据输入/输出,SDAA 为开漏输出,对应于 SDAB。
SCLA	6	输入	A 侧时钟输入,对应于 SCLB。
GNDB	9, 16	地	B侧接地参考端。
NC	10,13,15		没有连接,请勿在外部连接这些引脚。
SCLB	11	输出	B 侧时钟输出,对应于 SCLA。
SDAB	12	输入/输出	B 侧双向数据输入/输出,SDAB 为开漏输出,对应于 SDAA。
VDDB	14	电源	B侧电源输入。



7. 产品规格

7.1. 绝对最大额定值 1

	参数	最小值	最大值	单位
V _{DDA} , V _{DDB}	电源电压 2	-0.5	6.0	V
SDAA, SCLA	输入输出电压	-0.5	$V_{DDA}+0.5^3$	V
SDAB, SCLB	输入输出电压	-0.5	V _{DDB} +0.5 ³	V
I _{OA}	输出电流	-20	20	mA
I _{OB}	输出电流	-100	100	mA
T _J	结温		150	°C
T _{STG}	存储温度范围	-65	150	°C

注:

- 1. 工作条件等于或超出上述绝对最大额定值可能会导致器件永久性损坏。这里给出的是器件额定值,并非工作条件,不能据此推断产品能否正常工作。器件长期在超出最大额定值条件下工作会影响产品的可靠性,甚至导致产品损坏。
- 2. 除总线差分输出/输入电压以外,所有电压值均相对于本地接地端(GNDA 或 GNDB),并且是峰值电压值。
- 3. 最大电压不得超过 6 V。

7.2. ESD 额定值

		数值	单位
V _{ESD} 静电放电	人体模型 (HBM), 根据 ANSI/ESDA/JEDEC JS-001,所有引脚 ¹	\pm 8000	V
	组件充电模式(CDM), 根据 JEDEC specification JESD22-C101,,所有引脚 ²	±2000	V

注:

- 1. JEDEC 文件 JEP155 规定 500V HBM 可通过标准 ESD 控制过程,实现安全生产。
- 2. JEDEC 文件 JEP157 规定 250V CDM 允许使用标准 ESD 控制过程,实现安全生产。

7.3. 推荐工作条件

	参数	MIN	MAX	单位
V_{DDA} , V_{DDB}	电源电压	3	5.5	V
V _{SDAA} , V _{SCLA}	A 侧输入/输出电压	0	V_{DDA}	V
V _{SDAB} , V _{SCLB}	B 侧输入/输出电压	0	V_{DDB}	V
V _{ILA}	A 侧低电平输入电压	0	0.5	V
V _{IHA}	A 侧高电平输入电压	0.7*V _{DDA}	V_{DDA}	V
V _{ILB}	B 侧低电平输入电压	0	0.3* V _{DDB}	V
V _{IHB}	B 侧高电平输入电压	0.7*V _{DDB}	V_{DDB}	V
I _{OLA}	A 侧低电平输出电流	0.5	3.5	mA
I _{OLB}	B 侧低电平输出电流	0.5	35	mA
C1	A 侧负载电容		40	pF
C2	B 侧负载电容		400	pF
f _{MAX}	信号传输速率 1		2	MHz
T _A	环境温度	-40	125	°C
TJ	结温	-40	150	°C
34-		•		

注:

该最大信号传输速率是当总线负载电容最大、下拉电流最大条件下,对应的最高传输信号频率,如果系统在该总线节点的负载电容较小,则可以获得更高的信号传输速率。



上海川土微电子有限公司

7.4. 热参数

	CA-IS302x			
热参数	S(SOIC)	G(SOIC)	W(SOIC)	单位
	8 Pins	8 Pins	16 Pins	
R _{θJA} IC 结至环境的热阻	109.0	92.3	86.5	°C/W

7.5. 额定功率

	参数	测试条件	最小值	典型值	最大值	单位
P_{D}	芯片最大功耗	V -V -FFVC-1FpF			86	mW
P_{DA}	A 侧的最大功耗	│ V _{DDA} = V _{DDB} = 5.5 V, C _L = 15 pF, │ T _J = 150°C, C1 = 40pF, C2 = 400pF, 输入 1MHz、50% 占空比方波			34	mW
P_{DB}	B 侧的最大功耗	1] - 130 C, C1 - 40pr, C2 - 400pr, 個人 1MHZ、30% 日上比分板			52	mW

CHIPANALOG

7.6. 隔离特性

	参数 测试条件			数值		
			G	S	W	単位
CLR	外部气隙(间隙)1	测量输入端至输出端,隔空最短距离	8	4	8	mm
CPG	外部爬电距离 1	测量输入端至输出端,沿壳体最短距离	8	4	8	mm
DTI	隔离距离	最小内部间隙 (内部距离)	14	14	14	μm
CTI	相对漏电指数	DIN EN 60112 (VDE 0303-11); IEC 60112	>600	>600	>600	V
	材料组	依据 IEC 60664-1	1	I	I	
		额定市电电压≤ 300 V _{RMS}	I-IV	1-111	I-IV	
	IEC 60664-1 过压类别	额定市电电压≤ 400 V _{RMS}	I-IV	1-111	I-IV	
		额定市电电压 ≤ 600 V _{RMS}	1-111	n/a	1-111	
DIN V VI	DE V 0884-11:2017-01 ²				•	
V _{IORM}	最大重复峰值隔离电压	交流电压(双极)	849	565	849	V_{PK}
.,	月上工 <i>比</i> 原家古厂	交流电压; 时间相关的介质击穿 (TDDB) 测试	600	400	600	V _{RMS}
V_{IOWM}	最大工作隔离电压	直流电压	849	565	849	V _{DC}
V _{IOTM}	最大瞬态隔离电压	V _{TEST} = V _{IOTM} , t = 60 s (认证); V _{TEST} = 1.2 × V _{IOTM} , t= 1 s (100% 产品测试)	7070	5300	7070	V_{PK}
V_{IOSM}	最大浪涌隔离电压3	测试方法 依据 IEC 60065, 1.2/50 μs 波形, V _{TEST} = 1.6 × V _{IOSM} (生产测试)	6250	5000	6250	V_{PK}
		方法 a,输入/输出安全测试子类 2/3 后, V _{ini} = V _{IOTM} , t _{ini} = 60 s; V _{pd(m)} = 1.2 × V _{IORM} , t _m = 10 s	≤5	≤5	≤5	
q_{pd}	表征电荷 4	方法 a,环境测试子类 1 后, V _{ini} = V _{IOTM} , t _{ini} = 60 s; V _{pd(m)} = 1.6 × V _{IORM} , t _m = 10 s	≤5	≤5	≤5	рC
		方法 b, 常规测试 (100% 生产测试) 和前期 预处理(抽样测试) V _{ini} = 1.2 × V _{IOTM} , t _{ini} = 1 s; V _{pd(m)} = 1.875 × V _{IORM} , t _m = 1 s	≤5	≤5	≤5	
C _{IO}	栅电容,输入到输出5	$V_{10} = 0.4V \times \sin(2\pi ft), f = 1 \text{ MHz}$	~0.5	~0.5	~0.5	pF
-		V _{IO} = 500 V, T _A = 25°C	>1012	>1012	>1012	·
R _{IO}	绝缘电阻 5	$V_{IO} = 500 \text{ V}, 100^{\circ}\text{C} \le T_{A} \le 125^{\circ}\text{C}$	>1011	>1011	>10 ¹¹	Ω
· =		V _{IO} = 500 V at T _S = 150°C	>109	>109	>109	
	污染度		2	2	2	
UL 1577				l	1	
V _{ISO}	最大隔离电压	V _{TEST} = V _{ISO} , t = 60 s (认证), V _{TEST} = 1.2 × V _{ISO} , t = 1 s (100%生产测试)	5000	3750	5000	V_{RMS}

注:

- 1. 爬电距离和间隙要求应根据具体应用中特定设备的隔离标准。电路板设计应注意保持爬电和间隙距离,确保隔离器在印刷电路板上的焊盘不会缩短此距离。印刷电路板上的爬电距离与间隙在某些情况下是相同的。通过在电路板上插入凹槽可以增大这些距离指标。
- 2. 该标准仅适用于最大工作额定值范围内的安全电气隔离,应通过适当的保护电路确保遵守安全等级要求。
- 3. 测试在空气或油中进行,以确定隔离层固有的浪涌抑制。
- 4. 表征电荷是由局部放电引起的放电电荷(pd)。
- 5. 绝缘栅两侧的所有引脚连接在一起,构成双端器件。

上海川土微电子有限公司

7.7. 安全相关认证

VDE(申请中)	CSA(申请中)	UL	cqc	TUV(申请中)
根据 DIN V VDE V 0884-	根据 IEC60950-1, IEC	UL1577 器件认证程序认	根据 GB 4943.1-2011 认证	根据 EN61010-1:2010
11:2017-01 认证	62368-1 和 IEC 60601-1	证	和 GB 8898-2011 认证	(3rd Ed)和 EN 60950-
	认证			1:2006/A2:2013 认证
		SOP8-S: 3750 VRMS;	SOP8-S: 基本绝缘,最大	
		SOP8-G: 5000 VRMS;	工作电压 400 VRMS;	
			SOP8-G: 加强绝缘,最大	
			工作电压 600 VRMS;	
		证书编号: E511334	SOP8-S:	
			CQC20001267428	
			SOP8-G:	
			CQC20001267438	

7.8. 电气特性

除非有另有说明,本表格数据均为推荐工作条件下的测试结果。

	参数	测试条件	最小值	典型值	最大值	单位
A侧						
V _{ILTA}	SDAA 和 SCLA 的低电平输入阈值		470	500	520	mV
V _{IHTA}	SDAA 和 SCLA 的高电平输入阈值		500	560	620	mV
V _{HYSA}	输入阈值迟滞	V _{IHTA} - V _{ILTA}	40	60	80	mV
V _{OLA}	低电平输出电压1	0.5mA≤(I _{SDAA} 和 I _{SCLA})≤3.5mA	630	700	760	mV
ΔV_{OITA}	低电平输出和高电平输入阈值差值 1,2	0.5mA≤(I _{SDAA} 和 I _{SCLA})≤3.5mA	100			mV
В侧						
V _{ILTB}	SDAB 和 SCLB 的低电平输入阈值		1.13	1.33	1.53	V
V _{IHTB}	SDAB 和 SCLB 的高电平输入阈值		1.55	1.75	1.97	V
V _{HYSB}	输入阈值迟滞	V _{IHTB} - V _{ILTB}	0.30	0.42	0.54	V
V _{OLB}	低电平输出电压	0.5mA≤(I _{SDAA} 和 I _{SCLA})≤35mA			0.4	V
A和B两	牙侧					
1[SDAA, SDAB, SCLA, SCLB 输入漏电流	$V_{SDAA} = V_{SCLA} = V_{DDA}$			1	μА
וויון	SDAA, SDAB, SCLA, SCLB 相/气病 电机	$V_{SDAB} = V_{SCLB} = V_{DDB}$			1	μΑ
C_{I}	SDAA, SDAB, SCLA, SCLB 对地输入电容			3		pF
CMTI	共模瞬态抑制	见图 8-3	100	150	•	kV/μs
V _{DDUV}	欠压保护阈值电压 ³		1.95	2.24	2.53	V

注:

- 1. 本参数仅适用于 CA-IS3021 和 CA-IS3021 内部的双向传输通道。
- 2. ΔVoiti = Vola Viha, 该参数表示双向传输通道的低电平输出电压与高电平输入电压阈值的最小差值。
- 3. 芯片任何一个 V_{DD} 电源电压小于欠压保护的最小阈值,都将导致芯片进入欠压锁存模式。只有当两侧 V_{DD} 电源电压均大于欠压保护的最大阈值时,才能保证芯片恢复正常工作。



7.9. 电源电流

除非有另有说明,本表格数据均为推荐工作条件下的测试结果。详见测试电路图 8-1

参数	测试条件	电源电流	最小值	典型值	最大值	单位
$3 \text{ V} \leq \text{V}_{\text{DDA}}, \text{V}_{\text{DDB}} \leq 3.6 \text{ V}$						
	$V_{SDAA} = V_{SCLA} = GNDA; V_{SDAB} = V_{SCLB} = GNDB;$	I _{DDA}		4.9	5.7	
CA-IS3020	R1 = R2 = OPEN; C1 = C2 = OPEN	I _{DDB}		4.7	5.2	
CA-133020	$V_{SDAA} = V_{SCLA} = VDDA; V_{SDAB} = V_{SCLB} = VDDB;$	I _{DDA}		2.4	2.8	
	R1 = R2 = OPEN; C1 = C2 = OPEN	I _{DDB}		2.2	2.6	mA
	$V_{SDAA} = V_{SCLA} = GNDA; V_{SDAB} = V_{SCLB} = GNDB;$	I _{DDA}		2.9	4.4	IIIA
CA-IS3021	R1 = R2 = OPEN; C1 = C2 = OPEN	I _{DDB}		2.4	3.7	,
CA-153021	$V_{SDAA} = V_{SCLA} = VDDA$; $V_{SDAB} = V_{SCLB} = V_{DDB}$;	I _{DDA}		1.7	2.6	
	R1 = R2 = OPEN; C1 = C2 = OPEN	I _{DDB}		1.8	2.8	
$4.5 \text{ V} \leq \text{V}_{\text{DDA}}, \text{V}_{\text{DDB}} \leq 5.5 \text{V}$						
	$V_{SDAA} = V_{SCLA} = GNDA; V_{SDAB} = V_{SCLB} = GNDB;$	I _{DDA}		5.0	5.7	
CA-IS3020	R1 = R2 = OPEN; C1 = C2 = OPEN	I _{DDB}		4.7	5.2	
CA-133020	$V_{SDAA} = V_{SCLA} = VDDA; V_{SDAB} = V_{SCLB} = V_{DDB};$	I _{DDA}		2.4	2.8	
	R1 = R2 = OPEN; C1 = C2 = OPEN	I _{DDB}		2.2	2.6	mA
CA-IS3021	$V_{SDAA} = V_{SCLA} = GNDA; V_{SDAB} = V_{SCLB} = GNDB;$	I _{DDA}		3.0	4.5	IIIA
	R1 = R2 = OPEN; C1 = C2 = OPEN	I _{DDB}		2.5	3.8	
	$V_{SDAA} = V_{SCLA} = VDDA; V_{SDAB} = V_{SCLB} = V_{DDB};$	I _{DDA}		1.8	2.7	
	R1 = R2 = OPEN; C1 = C2 = OPEN	I _{DDB}		1.9	2.9	

7.10. 时序滤波特性

		最小值	典型值	最大值	単位
t _{SP}	输入信号尖峰抑制滤波	10	25		ns



上海川土微电子有限公司

7.11. 开关特性

除非有另有说明,本表格数据均为推荐工作条件下的测试结果。

	参数	V	训试条件	最小化	直 典型值 暈	大值	单位
3 V ≤ V _{DD/}	A, V _{DDB} ≤ 3.6 V						
_	於山岸是下欧时间(CDAA CCIA)	见图 8-2	0.7xV _{DDA} 到 0.3x V _{DDA}	18	23	28	
t _{f1}	输出信号下降时间(SDAA, SCLA)	R1 = 953Ω C1 = 40pF	0.9 xV _{DDA} 到 900mV	32	40	48	
	松山岸里工阪叶间 (CDAD CCID)	见图 8-2	0.7xV _{DDB} 到 0.3x V _{DDB}	12	16	20	
t _{f2}	输出信号下降时间 (SDAB, SCLB)	$R2 = 95.3\Omega$ C2 = 400pF	0.9x V _{DDB} 到 400mV		30	60]
t _{PLHA-B}	A 侧到 B 侧,信号上升沿传输时延		0.55V 到 0.7x V _{DDB}		100	135	
t _{PHLA-B}	A 侧到 B 侧,信号下降沿传输时延	── ── 见图 8-2	0.7V 到 0.4V		100	130	
PWD _{A-B}	脉宽失真, t _{PLHA-B} - t _{PHLA-B}	元 8-2 R1 = 953Ω			7	30	ns
t _{PLHB-A} 1	B 侧到 A 侧,信号上升沿传输时延	R2 = 95.3Ω	0.4xV _{DDB} 到 0.7x V _{DDA}		80	100	
t _{PHLB-A} 1	B 侧到 A 侧,信号下降沿传输时延	C1 = C2 = 10pF	0.4 x V _{DDB} 到 0.9V		90	120	
PWD _{B-A} 1	脉宽失真, t _{PLHA-B} - t _{PHLA-B}				5	20	
t _{LOOPA} 1	A 侧环路传输时延	见图 8-2 R1 = 953Ω C1 = 40pF R2 = 95.3Ω C2 = 400pF	0.4V 到 0.3 xV _{DDA}		200	220	
4.5 V ≤ V _□	$_{\rm DDA}$, $V_{\rm DDB} \le 5.5 \text{ V}$						
	输出信号下降时间(SDAA, SCLA)	见图 8-2 R1 = 1430Ω	0.7xV _{DDA} 到 0.3x V _{DDA}	10	12	14	
t _{f1}	制山市与下库时间(SDAA, SCLA)	C1 = 40pF	0.9 xV _{DDA} 到 900mV	40	50	60	
	拉山产口工版出 台(2012)	见图 8-2	0.7xV _{DDB} 到 0.3x V _{DDB}	8	10	12	
t _{f2}	输出信号下降时间 (SDAB, SCLB)	R2 = 143Ω C2 = 400pF	0.9x V _{DDB} 到 400mV	20	28	36	
t _{PLHA-B}	A 侧到 B 侧,信号上升沿传输时延		0.55V 到 0.7x V _{DDB}		100	120	
t _{PHLA-B}	A 侧到 B 侧,信号下降沿传输时延	— — 见图 8-2	0.7V 到 0.4V		70	90	
PWD _{A-B}	脉宽失真, t _{PLHA-B} - t _{PHLA-B}	R1 = 1430Ω			30	45	n:
t _{PLHB-A} 1	B侧到A侧,信号上升沿传输时延	$R2 = 143\Omega$	0.4xV _{DDB} 到 0.7x V _{DDA}		110	130]
t _{PHLB-A} 1	B侧到A侧,信号下降沿传输时延	C1 = C2 = 10pF	0.4 x V _{DDB} 到 0.9V		100	150	
PWD _{B-A} ¹	脉宽失真, t _{PLHA-B} - t _{PHLA-B}				8	20	
t _{loopa} 1	A侧环路传输时延	见图 8-2 R1 = 1430Ω C1 = 40pF R2 = 143Ω C2 = 400pF	0.4V 到 0.3 VDDA		210	230	

1. 本参数仅适用于 CA-IS3021 和 CA-IS3021 内部的双向传输通道。

8. 参数测试电路




图 8-1. 测试电路




图 8-2. tLOOPA 测试电路与波形




图 8-3. 共模瞬变抗扰度(CMTI)测试电路



9. 详细说明

9.1. 隔离 I²C

CA-IS302x 双通道数字隔离器提供完备的双向数字隔离方案,可承受高达 3.75kV_{RMS} (窄体封装)或 5kV_{RMS} (宽体封装)隔离电压,并具有±150kV/µs 典型 CMTI。这些双向数字隔离器不同于简单的两路单向隔离器并联方案,从根本上解决了低电平闭锁问题,且无需外部防死锁电路,有效节省尺寸和功耗。器件输入采用施密特触发器以提高抗干扰能力,数字通道的逻辑输入与输出之间采用电容隔离(SiO₂)。该系列产品中,CA-IS3020 提供两路双向传输、开漏输出的数字隔离,以满足多主机 I²C 总线的数据、时钟隔离需求; CA-IS3021 包含 1 路单向传输通道和 1 路双向传输通道,分别用于单主机 I²C 总线中的时钟(SCL)和数据(SDA)线隔离。所有器件支持高达 2.0MHz 的数据速率,隔离器两侧的逻辑电平分别由电源电压 V_{DDA}、V_{DDB}确定,供电范围为 3.0V 至 5.5V,表 9-1 列出了 CA-IS302x 的关键特性。

型号	传输方向	隔离耐压 1	最高频率
CA-IS3020	双向(SCL)		
CA-135020	双向(SDA)	窄体封装: 3750V _{RMS,} 5300 V _{PK}	2.00411-
CA 152024	单向(SCL)	宽体封装: 5000V _{RMS,} 7071 V _{PK}	2.0MHz
CA-IS3021	双向(SDA)		
注:	•		
1. 详细信息,请参考隔离特·	性表。		

表 9-1. CA-IS302x 关键特性

9.2. 功能框图

CA-IS302x 采用电容隔离技术,与电感隔离相比,可提供更低功耗、更小的传输延时与信号抖动,具有更好的电磁辐射抑制,进而支持更高的信号传输速率。为了构建双向传输通道,CA-IS302x 在每个双向通道集成了两个单向通道,双向通道的输出采用漏极开路输出,以满足标准 I²C 接口的要求。图 9-1 和图 9-2 分别给出了 CA-IS3020、CA-IS3021 的内部电路框图。其中,A 侧用于连接 I²C 节点的低电容负载,允许最大负载电容为 40pF; B 侧用于连接 I²C 总线节点的高电容负载,允许最大负载电容为 400 pF。




图 9-1. CA-IS3020 功能框图






图 9-2. CA-IS3021 功能框图

在双向传输隔离通道中,为了放置总线闭锁,A 侧输出采用一个特殊的缓冲器,将逻辑低电平输出电压调整在大约 700mV,而逻辑低电平输入的最高电压为 400mV。内部迟滞比较器通过检测 SDAA、SCLA 引脚的低电平电压,确定逻辑低电平是来自输入,还是隔离器的输出。通过比较器判断,可以避免将 A 侧输出的低电平错误地作为逻辑低电平输入而接受,并将其传送到 B 侧输出,由此规避了总线闭锁问题。隔离器 B 侧采用传统的缓冲器,不对逻辑低电平电压做任何调整。隔离器一侧的逻辑低电平输入将使另一侧对应引脚的电平拉低。

9.3. 工作模式

表 9-2 列出了 CA-IS302x 的工作模式,为了优化工作性能,确保隔离器 A 侧的负载电容(C_A) \leq 40pF,B 侧负载电容(C_B) \leq 400pF。A 侧的最大静态输出负载电流为 3.5mA,而 B 侧的最大静态输出负载电流为 35mA。器件内部对 V_{DDA} 和 V_{DDB} 电源电压进行监测,判断是否发生欠压条件,欠压检测门限的最小值为 1.95V,最大值为 2.53V。欠压故障可能发生在上电、断电、正常工作时的瞬态负载导致电源电压跌落等情形中。一旦在任何一路电源检测到欠压故障:即 $V_{DDA} \leq$ 1.95V 或/和 $V_{DDB} \leq$ 1.95V,所有输出将被置于高阻,由外部开漏输出的上拉电阻拉至高电平。

电源电压	输入	输出
V _{DDA} 或 V _{DDB} < 1.95V	X	Hi-Z
V _{DDA} 和 V _{DDB} > 2.53V	L	L
V _{DDA} 和 V _{DDB} > 2.53V	Н	Hi-Z
V _{DDA} 和 V _{DDB} > 2.53V	Hi-Z ²	不确定

表 9-2. 真值表 1

注:

- 1. X=无关; H=高电平; L=低电平; Hi-Z=高阻;
- 2. 由于 I²C 总线要求数据线和时钟线接上拉电阻至 V_{DD}, 高阻为无效输入。

10. 应用信息

10.1. 工作原理

I²C 总线通过 2 线接口实现不同 IC(系统控制器、远端传感器、激励器等电路)之间的数据通信,2 线接口包括一条数据线(SDA)和一条时钟线(SCL),允许多个从机器件连接在同一总线,且不需要片选信号。由于总线上只有一条数据线,需要工作在半双工模式,即在任意时间段只能发送数据或只能接收数据,数据线需要支持双向传输。而对于多主机系统,则要求数据线和时钟线均支持双向传输。CA-IS302x 系列数字隔离器可提供两路双向传输通道(CA-IS3020)或一路用于数据的双向传输通道和一路用于时钟的单向传输通道(CA-IS3021),以满足 I²C 总线的隔离要求。I²C 总线工作在标准



上海川土微电子有限公司

模式、快速模式或高速模式,最大速率分别对应于 100kbps、400kbps 和 1.7Mbps (C_{bus} = 400pF)。CA-IS302x 数字隔离器可支持最高 2.0MHz 的工作频率,满足绝大多数 I^2C 应用的需求。

10.2. 典型应用

CA-IS302x 隔离 IC 在两个不同的电源域提供完备的数字隔离,由于切断了接地环路,可以避免较高的共模干扰或故障电压损坏设备。这些器件不需要特殊的上电顺序,A、B两侧信号的逻辑电平分别由 V_{DDA}和 V_{DDB}确定。SDAA、SCLA、SDAB、SCLB 引脚为开漏输出,需要通过外部上拉电阻连接至相应电源,以确保正确的逻辑高电平输出。B 侧输出可在35mA 最大灌电流时确保正确的逻辑低电平;A 侧输出允许最大 3.5mA 的灌电流。由此,上拉电阻的最小值应确保 A 侧信号线输入电流≤ 3.5mA,B 侧信号线输入电流≤ 35mA。输入/输出线上拉电阻的最大值则取决于负载电阻和对上升时间的要求。

为了减小电源纹波、降低干扰,电路设计中需要在 VDDA 引脚与 GNDA 之间,VDDB 引脚与 GNDB 之间分别安装一个至少 0.1μF 的低 ESR 电容。旁路电容应紧靠器件的电源引脚放置。除此之外,建议 PCB 使用尽可能短的输入、输出信号线,不要在信号线上使用过孔,以尽可能减小信号线上的寄生电感。隔离器下方不要布设任何地线或信号线,介于 "A"侧和 "B"侧之间的任何电气或金属连线都会降低隔离耐压。PCB 设计工程师应遵循这些基本要求,以获得最佳的数字隔离性能。图 10-1 和图 10-2 分别给出了 CA-IS3020 和 CA-IS3021 的典型应用电路。






图 10-1. CA-IS3020 隔离 I²C 典型应用电路





图 10-2. CA-IS3021 隔离 I²C 典型应用电路





11. 封装信息


11.1. 8 引脚宽体 SOIC 封装

下图给出了 CA-IS302x 系列器件的 8 引脚宽体 SOIC 封装的尺寸图和建议焊盘尺寸图。尺寸以毫米为单位。












RECOMMENDED LAND PATTERN


11.2. 8 引脚窄体 SOIC 封装

下图给出了 CA-IS302x 系列器件的 8 引脚窄体 SOIC 封装的尺寸图和建议焊盘尺寸图。尺寸以毫米为单位。










RECOMMENDED LAND PATTERN




11.3. 16 引脚宽体 SOIC 封装


下图给出了 CA-IS302x 系列器件的 16 引脚宽体 SOIC 封装的尺寸图和建议焊盘尺寸图。尺寸以毫米为单位。








FRONT VIEW



RECOMMMENDED LAND PATTERN



LEFT SIDE VIEW

12. 焊接信息




图 12-1. 焊接温度曲线


表 12-2. 焊接温度参数

简要说明	无铅焊接
温升速率(T _L =217℃ 至峰值 T _P)	最大 3°C/s
T _{smin} =150°C 到 T _{smax} =200°C 预热时间 t _s	60~120 秒
温度保持 217℃ 以上时间 t _L	60~150 秒
峰值温度 T _P	260°C +5/-0°C
小于峰值温度 5℃ 以内时间 t _P	最长 30 秒
降温速率(峰值 T _P 至 T _L =217℃)	最大 6°C/s
常温 25℃ 到峰值温度 Tp时间	最长8分钟




13. 卷带信息

REEL DIMENSIONS




TAPE DIMENSIONS



Α0	Dimension designed to accommodate the component width
В0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CA-IS3020S	SOIC	S	8	2500	330	12.4	6.40	5.40	2.10	8.00	12.00	Q1
CA-IS3020G	SOIC	G	8	1000	330	16.4	11.95	6.15	3.20	16.00	16.00	Q1
CA-IS3021S	SOIC	S	8	2500	330	12.4	6.40	5.40	2.10	8.00	12.00	Q1
CA-IS3021G	SOIC	G	8	1000	330	16.4	11.95	6.15	3.20	16.00	16.00	Q1
CA-IS3020W	SOIC	W	16	1000	330	16.4	10.90	10.70	3.20	12.00	16.00	Q1
CA-IS3021W	SOIC	W	16	1000	330	16.4	10.90	10.70	3.20	12.00	16.00	Q1

CHIPANALOG

14. 重要声明

上述资料仅供参考使用,用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下,保留因技术革新而改变上述资料的权利。

Chipanalog 产品全部经过出厂测试。针对具体的实际应用,客户需负责自行评估,并确定是否适用。Chipanalog 对客户使用所述资源的授权仅限于开发所涉及 Chipanalog 产品的相关应用。除此之外不得复制或展示所述资源,如因使用所述资源而产生任何索赔、赔偿、成本、损失及债务等,Chipanalog 对此概不负责。

商标信息

Chipanalog Inc.®、Chipanalog®为 Chipanalog 的注册商标。



http://www.chipanalog.com