



VIVADO HLS TUTORIAL STEP BY STEP

用 C++ 做硬件设计的黑科技

Xilinx Vivado 2017.4

赵舞穹, LEADS

2022 年 4 月 19 日, 南京

前言

硬件设计好难，从 C++ 使用 Vivado 的高级综合（high level synthesis, HLS）工具也好难。我就将我一步一步的踩坑记录在这里。

目 录

前言	i
----	---

I

准备工作

1 理论知识	3
2 软件环境	5
2.1 软件版本	5
2.2 操作系统	5
2.2.1 Windows	5
2.2.2 Linux	5

II

快速入门

3 HELLO WORLD	9
3.1 案例目标	9
3.2 创建项目	9
3.3 使用 C++ 进行模块设计	11
3.4 CSim — C++ 仿真测试	12
3.5 Syn — 综合	13
3.6 CoSim — RTL/C 联合仿真	13
3.7 Exp — 导出 IP 核	15
3.8 测试导出的 IP 核	16
3.8.1 导入 IP 核	16
3.8.2 Test Bench 测试	16

4	FFT	19
----------	------------	-----------

I

准备工作

“磨刀不误砍柴工”，正式研究 HLS 设计之前应该有一定的理论知识。最直接的问题是软件及环境的配置需要准备完善，否则各种报错实在令人头秃。

理论知识 | 1

2.1 软件版本

出于统一的考虑，此处主要采用 Vivado 2017.4，不过之后我也将针对更新的 Vitis 2021.2 的不同点加以讨论。下载可以前往 Xilinx 网站下载，或者直接下载 Windows、Linux 全平台安装包，下载之前需要登陆。安装完成后可以导入对应的 License 完成激活。

2.2 操作系统

2.2.1 Windows

在 Windows 上运行 Vivado 2017.4 以及其 Vivado HLS 都是非常丝滑的，Vivado 支持 Windows 7 及以上版本。虽然官方文档没有指出对于 Windows 11 的支持性，但由于 Windows 11 与 Windows 10 的相似性，Windows 11 在我目前的测试下仍然没有问题。（不过 Vivado 非 100% 屏幕缩放会导致的模糊问题还没有得到解决，只能自己再忍一忍，或者跑路去 Linux，至少 Ubuntu 20 屏幕看上去就没有磨砂质感的界面了。Vivado HLS 的界面效果是都没有问题的。）

提示

我使用的版本是 Windows 11 Professional。

2.2.2 Linux

Linux 上使用 Vivado 和 Vivado HLS 相对 Windows 就会痛苦不少，主要体现在以下几个方面：

- 1) Linux 版本对于环境依赖性强，在安装和使用的过程中会使用到不少的包，例如 `libtinfo5` 等；
- 2) HLS 环境的 C 及 C++ 的 `include` 路径会包括用户系统中 C 或 C++ 编译器的默认路径，造成头文件和 HLS 提供的编译器版本不匹配；
- 3) Vivado 2017.4 支持的 Linux 系统版本较老，例如 Ubuntu 只正式支持到 16。



意识到了上述的几个问题之后，还是不建议使用 Linux 操作 HLS 相关工作，除非你对于 Linux 或 Unix 环境的配置绝对在行。

如果想要尝试使用 Linux 版本的 Vivado 的话，有如下几个技巧：

- 安装时缺包可以参考官方文章；

- HLS 工具选择 C 仿真编译器在 GCC 和 Clang 之间切换，可能其中的某一个可以成功。（Ubuntu 20 上 Clang 可以完成简单的 C 仿真，综合都是可以的。但是在 C 与 RTL 的联合仿真中两个编译器都失败了。）
- 如果仍然有问题，趁早投入微软爸爸的怀抱吧……

提示

我使用的发行版是 Ubuntu 20.04.3 LTS。

II

快速入门

“千里之行，始于足下”，首先从例子出发，完整的感受 HLS 设计的流程，在这之后我们再去深入探讨 HLS 中的众多技巧。

3.1 案例目标

在这个例子中，我们遵从 Hello World 的经典历史传承，使用 C++ 运用 HLS 工具设计一个 `helloworld` 模块并将其封装成 IP 核，再使用 Verilog 完成其波形测试。用 C++ 而不是纯 C 的原因是 C++ 在 C 的基础上增添了许多简便的操作，这将进一步简化我们硬件设计的难度。

在开始工作之前，先介绍 HLS 的官方文档，虽然官方文档的长度令人害怕，但是像是一本工具书，可以查看我们需要的一些设置。（不会吧，不会还有人不知道这个官方文档四个字其实带超链接的吧。）

定义 3.1 (HLS 操作步骤缩写定义) 为了描述简便，我们给出如下一些缩写定义：

- **CSim**: C 仿真（也包括 C++ 仿真），C Simulation；
- **Syn**: 综合，Synthesis；
- **CoSim**: C 与 RTL 联合仿真，C/RTL Co-Simulation；
- **Exp**: 导出（例如导出为 Verilog IP 核），export。

因此，整个 HLS 操作步骤可以被描述为

$$\text{CSim} \rightarrow \text{Syn} \rightarrow \text{CoSim} \rightarrow \text{Exp}.$$

以下例子使用 Vivado 2017.4，操作系统为 Windows 11 Professional。

提示

案例提供在 https://github.com/SEU-LEADS/HLS_Examples，C++ 代码在 `Basic/helloworld` 文件夹内，Verilog 测试文件在 `verilog/helloworld` 内。


3.2 创建项目

打开 HLS 工具，进入欢迎（Welcome）界面，如图 3.1 所示。在创建我们需要的 Hello World 之前可以选择 Open Example Project 查看并仿真、综合提供的示例代码。点击 Create New Project 创建新项目，可以看到如图 3.2a 所示的界面，设置项目的名称和路径，项目名称设置为 `helloworld` 即可。需要注意的是项目会创建一个路径下的新文件夹，因此不需要为项目单独创建一个文件夹。接下来两步分别要求添加源代码和测试（testbench）代码，按照要求添加即可。此处我们可以先不添加，在创建完项目后单独新建。添加源代码时需要设置 top 模块的名称，设置其为 `helloworld`（此设置后续仍然可以更改）。最后，需要设置解决方案（solution）的名称，默认为 `solution1`，我们也不对其进行修改。时钟周期（Clock Period）以及不确定



图 3.1: 欢迎界面

度 (Uncertainty) 可以自行设置, 不确定度可以空着使用默认值。在这个界面同时需要设置使用的芯片, 简单起见, 这里就选用了开发版 (Board) Virtex-7 VC709 Evaluation Platform, 这对于目前的例子影响不大, 如图 3.2b 所示。



(a) 创建新项目

(b) 设置解决方案等

图 3.2: 创建并设置新项目

3.3 使用 C++ 进行模块设计

接着，我们就可以进行 C++ 的 `helloworld` 模块设计，在左侧 Explorer 框的 Includes、Sources 和 Test Bench 中分别添加头文件（.h）、源文件（.cpp）和测试文件（包括 main 函数的 .cpp 以及其他测试中运用到文件，例如数据文件 .dat 等）。

此处建议使用其他的文本编辑器编辑代码，这能够提供更加丝滑的 coding 体验，例如




图 3.3: 使用 VS Code 编辑 C++ 代码

忽略文件信息注释，主要的三个文件代码及解释如下。

头文件 `helloworld.h` 申明了函数 `helloworld`，这个函数返回值为空（void），而是使用了类似 Verilog 的输入输出模式：输入为 `int` 类型的变量 `a`，采用传值的形式，对应 Verilog 中的 `input`；输出为 `int&` 类型的变量 `b`，采用引用可以对其值进行修改，对应 Verilog 中的 `output`。

！ 此处的函数及变量命名为了简便起见（且符合 C++ 命名习惯），没有按照 Verilog 规范进行。之后完整的示例中将会规范命名。

helloworld.h

```
1 #ifndef _HELLOWORLD_H_
2 #define _HELLOWORLD_H_
3
4 /**
5  * @brief helloworld module
6  * @details right shift a one bit
7  * @param a [in] integer
8  * @param b [out] the shifted value
9  */
10 void helloworld(int a, int& b);
11
12 #endif
```

`helloworld` 函数的实现则在 `helloworld.cpp` 中完成，内容非常简单，输出的 `b` 就是输入 `a` 逻辑右移一位的结果。

helloworld.cpp

```
1 #include "helloworld.h"
2
3 void helloworld(int a, int& b) {
4     b = a >> 1; // right shift one bit
5 }
```

函数功能的验证在 helloworld_tb.cpp 中完成，包括了 main 函数。

helloworld_tb.cpp

```
1 #include <iostream>
2 #include "helloworld.h"
3
4 int main() {
5     int x = 15;
6     int y = 0;
7     helloworld(x, y); // use the top module
8     std::cout << "Hello World!\nThe Result is y = " << y << std::endl;
9     return 0;
10 }
```

3.4 CSim – C++ 仿真测试

在上一个步骤完成 C++ 代码的书写，可以进行 C Simulation，其对应的按钮图标为“窗口框左下有一个绿三角”，即图 3.4 右上角的图标。




图 3.4: CSim 设置

点击后会弹出图 3.4 的设置，四个选项分别表示调试（Debug 模式）、仅编译、清理编译和优化编译（Release 模式）。此处我们选择优化编译。

LINUX 系统功能

如果在 Linux 系统上，还可以选择 C++ 编译器为 GCC 或 Clang。

Input Argument 是 C++ 编译时的命令行选项，例如增加 `-std=c++03` 可以设置 C++ 编译标准为 C++03。如果编译成功，我们会得到如图 3.5 中的结果，可以看到，输出结果 7 正是我们预期的。




图 3.5: CSim 结果

3.5 Syn — 综合

完成 C 仿真后，点击 CSim 右边绿箭头进行综合，可以得到图 3.6 中的结果。中间页面给出了综合报告，对于各项资源的利用给出了分析。另外，点击窗口右上角的 Analysis，可以查看其他例如时序的分析结果。

! Syn 时使用的逻辑与 CSim 和 CoSim 不一样，所以经常会出现 Syn 成功但是 CSim 和（尤其）CoSim 不成功的情况，因此不能过于相信 Syn 的正确性。

3.6 CoSim — RTL/C 联合仿真

在正式完成之前，还需要进行最后的验证——RTL 的结果和 C 仿真结果是否一致，因此，需要 RTL/C 联合仿真（CoSim）。其按钮图标为 Syn 右边一个“窗口中带一个钩”，即图 3.7 右上角的图标。

此处，我们选择基于 Verilog 的 RTL 综合（也可以选择 VHDL），并且勾选优化编译与之前 CSim 一致。类似地，这里也可以设置对应的 Input Arguments。

LINUX 系统功能

与 CSim 中类似，CoSim 也可以选择编译器为 GCC 或 Clang。（Ubuntu 20 上 CSim 可以通过，但是 CoSim 就会遇到 linker error。鉴于这些不确定性，不建议在 Linux 系统上展开这些工作，或严格按照 Vivado 支持的系统配置。）




图 3.6: Syn 结果




图 3.7: CoSim 设置

CoSim 的结果如图 3.8 所示，给出了 Verilog 测试的通过。如果代码更复杂，可以看到对应的 Latency 和 Interval 值。




图 3.8: CoSim 结果

3.7 Exp — 导出 IP 核

在通过 CoSim 后，基本可以认定设计正确了，此时可以导出 IP 核（当然可以在窗口中设置为其他形式），点击 CoSim 右侧“棕色上有十字”的图标，跳出图 3.9 窗口进行设置。




图 3.9: 导出设置

VIVADO HLS BUG

此处会提示导出失败。而错误的原因实际上是 Xilinx Vivado 的一个 bug。Bug 的主要原因是 HLS 定义的 `ip_version` 采用格式 `YYMMDDHHMM` 是一个有符号 32 位数，因此从 2022 年 1 月 1 日起均会导出失败。需要在 Xilinx 网站下载对应的补丁。然后根据要求运行对应的 Python 代码修复问题。

完成之后，我们就可以在 `impl/ip` 文件夹下找到生成的 `zip` 压缩的 IP 核。`impl` 文件夹下还会提供原始的 Verilog 代码，根据 Xilinx 官方描述，那些代码进攻测试使用，不代表最后导出的结果。

3.8 测试导出的 IP 核

3.8.1 导入 IP 核

现在已经完成了所有的 HLS 设计工作，不过仍然可以验证我们导出的 `helloworld` IP 核的效果。在 IP Catalog 中新增 Repository，文件夹中加入解压后的 IP 核，得到如图 3.10 的效果。




图 3.10: 管理 IP 核

双击使用 IP 核，并复制其中的 `template` 内容进入下一部分需要完成的 Test Bench 文件。

3.8.2 Test Bench 测试

增加 Test Bench 文件 `helloworld_ip_tb.v`，模块名为 `HELLOWORLD_IP_TB`。其中创建的 `HELLO_WORLD` instance 名为 `Uhelloworld`。

`helloworld_ip_tb.v`

```
1 `timescale 1ns / 1ps
2
3 module HELLOWORLD_IP_TB();
4
5     parameter    CYC          = 10;
6     parameter    DELAY        = 1;
7     parameter    START_TIME   = CYC;
8     parameter    FINISH_TIME  = 40 * CYC;
9     reg          Clk = 0;
```

```

10
11 // Input
12 reg          Start          = 0;
13 reg [31:0] Data_in          = 0;
14 // Output
15 wire         Vld;
16 wire [31:0] Data_out;
17
18 HELLO_WORLD Uhelloworld (
19     .b_ap_vld (Vld      ), // output wire b_ap_vld
20     .ap_start (Start    ), // input wire ap_start
21     .ap_done  (         ), // output wire ap_done
22     .ap_idle  (         ), // output wire ap_idle
23     .ap_ready (         ), // output wire ap_ready
24     .a        (Data_in  ), // input wire [31 : 0] a
25     .b        (Data_out)  // output wire [31 : 0] b
26 );
27
28 initial begin
29     #START_TIME Start <= 1'b1;
30     #FINISH_TIME $finish;
31 end
32
33 always #CYC Clk = ~Clk;
34
35 always @(posedge Clk) begin
36     #DELAY Data_in = Data_in + 1; // increment one each clock
37     #DELAY $display("Data Out: %b", Data_out); // display result
38 end
39
40 endmodule // of HELLOWORLD_IP_TB

```

行为测试的结果如图 3.11 所示。

我们也可以对其做 RTL 级分析，如图 3.12 所示。




图 3.11: 行为仿真测试




图 3.12: RTL 级电路

FFT 4