

## VITIS HLS TUTORIAL STEP BY STEP

用 C++ 做硬件设计的黑科技

Xilinx Vivado 2017.4 Xilinx Vitis 2021.2

赵舞穹, LEADS

2022年7月6日, 南京

# 前言

硬件设计好难,从 C++ 使用 Vivado 的高级综合(high level synthesis,HLS)工具也好难。我就将我一步一步的踩坑记录在这里。

记号 **123–456** 和 **123–456** 分别表示 Vitis High-Level Synthesis User Guide (UG1399, v2021.2) 和 Vivado Design Suite User Guide: High-Level Synthesis (UG902, v2017.4) 中对应的页码。

# 目录

別言	3 ' '		° 1
		I .	
		准备工作	
1	理论统		• 3
2	软件 <del>I</del>	- 境 · · · · · · · · · · · · · · · · · · ·	. 5
	2.1	软件版本 · · · · · · · · · · · · · · · · · · ·	
	2.2	操作系统 · · · · · · · · · · · · · · · · · · ·	
		2.2.1 Windows	
		2.2.2 Linux · · · · · · · · · · · · · · · · · · ·	
		II .	
		快速入门	
3	HELL	World	• 9
	3.1	案例目标 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	. 9
	3.2	<b>创建项目</b> ····································	. 9
	3.3	使用 C++ 进行模块设计 · · · · · · · · · · · · · · · · · · ·	. 11
	3.4	CSim — C++ <b>仿真测试</b> · · · · · · · · · · · · · · · · · · ·	. 12
	3.5	Syn — 综合 · · · · · · · · · · · · · · · · · ·	. 13
	3.6	CoSim — RTL/C <b>联合仿真</b>	. 13
	3.7	Exp — 导出 IP 核 · · · · · · · · · · · · · · · · · ·	. 15
	3.8	测试导出的 IP 核 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	. 16
		3.8.1 导入IP核 · · · · · · · · · · · · · · · · · · ·	. 16
		3.8.2 Test Bench 测试	. 16

	3.9	总结·																						٠													19
4	FFT-					۰		•	•	•	•	•	•			•	•	•	•	•	•	•			•		0				•		•	•			21
	4.1	案例目	际·				٠				٠		٠		٠	۰		٠		٠	۰	٠				٠		٠		٠							21
	4.2	FFT Nai	ve -																																		21
		4.2.1	设计	架构																																	21
		4.2.2	-	变量																																	
		4.2.3	变量	运算		٠	٠			٠	٠		٠	٠	٠	۰		٠	٠	٠	۰	٠	٠					٠		۰		٠				٠	24
											•	实	I 战	II 淳	貿约	东																					
5	均匀量	<b>是化有限</b> 值	位宽丁	的实	数	矩	车郭	走污	去岩		0	0	•	•	•	0	0	0	0	0	0	0	•	•	•	•	0	•	۰	•	0	0	0	۰	۰	•	27
索引						۰							٠																								29

# 准备工作

"磨刀不误砍柴工",正式研究 HLS 设计之前应该有一定的理论知识。最直接的问题是软件及环境的配置需要准备完善,否则各种报错实在令人头秃。

# 理论知识 1

#### 2.1 软件版本

我主要使用 Vitis 2021.2 版本进行工作,同时由于课题组之前常用 2017.4 并且其软件大小相对较小,我也将兼顾对 2017.4 版本的兼容。下载对应版本可以自行前往 Xilinx 官网。安装完成后可以导入对应的 License 完成激活。

**Vitis HLS 2021.2** Vivado HLS 2017.4 Vivado™ HLS Logo Windows 支持版本 10 & 11 7 & 10 & (11) 16 & 18 & 20 Ubuntu 支持版本 16 GCC 版本 6.2.0 4.6.3 C++ 标准 C++14C++98 套装软件大小 (Ubuntu) 120.1G 37.1G

表 2.1: 版本对比

两个版本 HLS 工具的主要区别在表 2.1 中给出,可以发现,总体来说 Vitis 2021.2 会提供更好的支持(例如可以使用更新的 C++ 语法),并且会有更快的速度。不过相较于 Vivado 2017.4 软件大小会大很多,如果之前已经有 Vivado 2017.4 也可以不需要使用 Vitis 2021.2。

#### 2.2 操作系统

#### 2.2.1 Windows

在 Windows 上运行 Vivado 2017.4 以及其 Vivado HLS 都是非常丝滑的, Vivado 支持 Windows 7 及以上版本。虽然官方文档没有指出对于 Windows 11 的支持性,但由于 Windows 11 与 Windows 10 的相似性,Windows 11 在我目前的测试下仍然没有问题。(不过 Vivado 2017.4 非 100% 屏幕缩放会导致的模糊问题还没有得到解决,只能自己再忍一忍,或者跑路去 Linux,至少 Ubuntu 20 屏幕看上去就没有磨砂质感的界面了。Vivado HLS 的界面效果是都没有问题的。)

如果使用 Vitis 2021.2 体验就会比 Vivado 2017.4 还要丝滑, Windows 上也解决了界面模糊的问题。

#### 提示

我使用的版本是 Windows 11 Professional。

#### 2.2.2 Linux

Linux 上使用 Vivado 2017.4 和 Vivado HLS 2017.4 相对 Windows 就会痛苦不少,主要体现在以下几个方面:

- 1) Linux 版本对于环境依赖性强,在安装和使用的过程中会使用到不少的包,例如 libtinfo5 等;
- 2) HLS 环境的 C 及 C++ 的 include 路径会包括用户系统中 C 或 C++ 编译器的默认路径,造成头文件和 HLS 提供的编译器版本不匹配;
- 3) Vivado 2017.4 支持的 Linux 系统版本较老,例如 Ubuntu 只正式支持 16。
- 意识到了上述的几个问题之后,还是不建议使用 Linux 使用 Vivado HLS 2017.4 相关工作,除非你对于 Linux 或 Unix 环境的配置绝对在行。

如果想要尝试使用 Linux 版本的 Vivado 2017.4 的话,有如下几个技巧:

- 安装时缺包可以参考官方文章;
- HLS 工具选择 C 仿真编译器在 GCC 和 Clang 之间切换,可能其中的某一个可以成功。 (Ubuntu 20 上 Clang 可以完成简单的 C 仿真,综合都是可以的。但是在 C 与 RTL 的联合仿真中两个编译器都失败了。)
- 如果仍然有问题,还是需要安装 Vitis 2021.2。硬盘空间不够甚至可以选择安装在移动硬内。

使用 Vitis 2021.2 体验就比较好,因为 Vitis 2021.2 支持 Ubuntu 18 和 Ubuntu 20。具体信息可以参考 Xilinx 网站。

#### 提示

我使用的发行版是 Ubuntu 20.04.3 LTS。

# 快速入门

"千里之行,始于足下",首先从例子出发,完整的感受 HLS 设计的流程,在这之后我们再 去深入探讨 HLS 中的众多技巧。

#### 3.1 案例目标

在这个例子中, 我们遵从 Hello World 的经典历史传承, 使用 C++ 运用 HLS 工具设计一个 helloworld 模块并将其封装成 IP 核, 再使用 Verilog 完成其波形测试。用 C++ 而不是纯 C 的原因是 C++ 在 C 的基础上增添了许多简便的操作, 这将进一步简化我们硬件设计的难度。

在开始工作之前, 先介绍 HLS 的官方文档, 虽然官方文档的长度令人害怕, 但是像是一本工具书, 可以查看我们所需要的一些设置。(不会吧, 不会还有人不知道这个官方文档四个字其实带超链接的吧。)

定义 3.1 (HLS 操作步骤缩写定义) 为了描述简便, 我们给出如下一些缩写定义:

- CSim: C 仿真(也包括 C++ 仿真), C Simulation;
- Syn: 综合, Synthesis;
- CoSim: C 与 RTL 联合仿真, C/RTL Co-Simulation;
- Exp: 导出 (例如导出为 Verilog IP 核), Export。

因此,整个HLS操作步骤可以被描述为

$$CSim \longrightarrow Syn \longrightarrow CoSim \longrightarrow Exp.$$

以下例子使用 Vivado 2017.4, Vitis 2021.2 类似,操作系统为 Windows 11 Professional。

#### 提示

案例提供在 https://github.com/SEU-LEADS/HLS\_Examples, C++ 代码在 Basic/helloworld 文件夹内, Verilog 测试文件在 verilog/helloworld 内。

#### 3.2 创建项目

打开 HLS 工具,进入欢迎(Welcome)界面,如图 3.1 所示。在创建我们需要的 Hello World 之前可以选择 Open Example Project 查看并仿真、综合提供的示例代码。点击 Create New Project 创建新项目,可以看到如图 3.2a 所示的界面,设置项目的名称和路径,项目名称设置为 helloworld 即可。需要注意的是项目会创建一个路径下的新文件夹,因此不需要为项目单独创建一个文件夹。

注意项目路径中不能包含空格。所以尽量也不要在路径中使用中文或其他特殊字符。

接下来两步分别要求添加源代码和测试(testbench)代码,按照要求添加即可。此处我们可以先不添加,在创建完项目后单独新建。添加源代码时需要设置top模块的名称,设置其为helloworld(此设置后续仍



图 3.1: 欢迎界面

然可以更改)。最后,需要设置解决方案(solution)的名称,默认为 solution1, 我们也不对其进行修改。 时钟周期(Clock Period)以及不确定度(Uncertainty)可以自行设置,不确定度可以空着使用默认值。在 这个界面同时需要设置使用的芯片,简单起见,这里就选用了开发版(Board)Virtex-7 VC709 Evaluation Platform,这对于目前的例子影响不大,如图 3.2b 所示。




图 3.2: 创建并设置新项目

#### 3.3 使用 C++ 进行模块设计

接着,我们就可以进行 C++ 的 helloworld 模块设计,在左侧 Explorer 框的 Includes、Sources 和 Test Bench 中分别添加头文件 (.h)、源文件 (.cpp) 和测试文件 (包括 main 函数的 .cpp 以及其他测试中运 用到的文件,例如数据文件 .dat 等)。

此处建议使用其他的文本编辑器编辑代码,这能够提供更加丝滑的 coding 体验,例如

```
helloworld_tb.cpp - HLS (Workspace) - Visual Studio Code
                                                                                                                                                                              ti II ..

✓ HLS (WORKSPACE)

                                                          #include <iostream>
#include "helloworld.h"
                                                           int main() {
                                                                 int x = 15;
int y = 0;
                                                                  int y = 0;
helloworld(x, y); // use the top module
std::cout << "Hello World!\nThe Result is y = " << y << std::endl;</pre>
            \Theta \otimes 0 \wedge 0
                                                                                                                             In 18. Col.1 Spaces: 4 UTF-8 CRIF C++ & [
```

图 3.3: 使用 VS Code 编辑 C++ 代码

忽略文件信息注释,主要的三个文件代码及解释如下。

头文件 helloworld.h 申明了函数 helloworld, 这个函数返回值为空 (void), 而是使用了类似 Verilog 的输入输出模式:输入为 int 类型的变量 a,采用传值的形式,对应 Verilog 中的 input;输出为 int& 类型 的变量 b, 采用引用可以对其值进行修改, 对应 Verilog 中的 output。

此处的函数及变量命名为了简便起见(且符合 C++ 命名习惯),没有按照 Verilog 规范进行。之后完整 的示例中将会规范命名。

#### helloworld.h

```
1 #ifndef _HELLOWORLD_H_
2 #define _HELLOWORLD_H_
4 /**
5 * @brief helloworld module
  * @details right shift a one bit
7 * @param a [in] integer
  * Oparam b [out] the shifted value
9 */
10 void helloworld(int a, int& b);
11
12 #endif
```

helloworld 函数的实现则在 helloworld.cpp 中完成, 内容非常简单, 输出的 b 就是输入 a 逻辑右 移一位的结果。

#### helloworld.cpp

```
#include "helloworld.h"

void helloworld(int a, int& b) {
   b = a >> 1; // right shift one bit
}
```

函数功能的验证在 helloworld\_tb.cpp 中完成,包括了 main 函数。

#### helloworld\_tb.cpp

```
#include <iostream>
#include "helloworld.h"

int main() {
   int x = 15;
   int y = 0;
   helloworld(x, y); // use the top module
   std::cout << "Hello World!\nThe Result is y = " << y << std::endl;
   return 0;
}</pre>
```

#### 3.4 CSim - C++ 仿真测试

在上一个步骤完成 C++ 代码的书写,可以进行 C Simulation,其对应的按钮图标为"窗口框左下有一个绿三角",即图 3.4 右上角的图标。(Vitis 2021.2 为绿色箭头下拉框 C Simulation。)




图 3.4: CSim 设置

点击后会弹出图 3.4 的设置,四个选项分别表示调试(Debug 模式)、仅编译、清理编译和优化编译 (Release 模式)。此处我们选择优化编译。

#### LINUX 系统功能(仅限 VIVADO 2017.4)

如果在 Linux 系统上,还可以选择 C++ 编译器为 GCC 或 Clang。

Input Argument 是 C++ 编译时的命令行选项, 例如增加 -std=c++03 可以设置 C++ 编译标准为 C++03。 如果编译成功,我们会得到如图 3.5 中的结果,可以看到,输出结果7正是我们预期的。




图 3.5: CSim 结果

#### 3.5 Syn — 综合

完成 C 仿真后,点击 CSim 右边绿箭头进行综合(Vitis 2021.2 为绿色箭头下拉框 C Synthesis),可以 得到图 3.6 中的结果。中间页面给出了综合报告,对于各项资源的利用给出了分析。另外,点击窗口右上角 的 Analysis, 可以查看其他例如时序的分析结果。

Syn 时使用的逻辑与 CSim 和 CoSim 不一样,所以经常会出现 Syn 成功但是 CSim 和(尤其)CoSim 不成功的情况,因此不能过于相信 Syn 的正确性。

### 3.6 CoSim - RTL/C 联合仿真

在正式完成之前,还需要进行最后的验证——RTL 的结果和 C 仿真结果是否一致,因此,需要 RTL/C 联合仿真(CoSim)。其按钮图标为Syn 右边一个"窗口中带一个钩",即图 3.7 右上角的图标(Vitis 2021.2 为绿色箭头下拉框 Co-Simulation)。

此处,我们选择基于 Verilog 的 RTL 综合(也可以选择 VHDL),并且勾选优化编译与之前 CSim 一致。 类似地,这里也可以设置对应的 Input Arguments。




图 3.6: Syn 结果




图 3.7: CoSim 设置

#### LINUX 系统功能(仅限 VIVADO 2017.4)

与 CSim 中类似, CoSim 也可以选择编译器为 GCC 或 Clang。(Ubuntu 20 上 CSim 可以通过, 但是 CoSim 就会遇到 linker error。鉴于这些不确定性,不建议在 Linux 系统上展开这些工作,或严格按 照 Vivado 支持的系统配置。)

CoSim 的结果如图 3.8 所示,给出了 Verilog 测试的通过。如果代码更复杂,可以看到对应的 Latency 和 Interval 值。




图 3.8: CoSim 结果

#### 3.7 Exp — 导出 IP 核

在通过 CoSim 后, 基本可以认定设计正确了, 此时可以导出 IP 核(当然可以在窗口中设置为其他形式), 点击 CoSim 右侧"棕色上有十字"的图标 (Vitis 2021.2 为绿色箭头下拉框 Export), 跳出图 3.9 窗口进行设置。




图 3.9: 导出设置

#### VIVADO HI S BUG

此处会提示导出失败。而错误的原因实际上是 Xilinx Vivado 的一个 bug。Bug 的主要原因是 HLS 定义的 ip\_version 采用格式 YYMMDDHHMM 是一个有符号 32 位数,因此从 2022 年 1 月 1 日起均会导出失败。需要在 Xilinx 网站下载对应的补丁,然后根据要求运行对应的 Python 代码修复问题。

完成之后,我们就可以在 impl/ip 文件夹下找到生成的 zip 压缩的 IP 核。impl 文件夹下还会提供原始的 Verilog 代码,根据 Xilinx 官方描述,那些代码进攻测试使用,不代表最后导出的结果。

#### 3.8 测试导出的 IP 核

#### 3.8.1 导入 IP 核

现在已经完成了所有的 HLS 设计工作,不过仍然可以验证我们导出的 helloworld IP 核的效果。在 IP Catalog 中新增 Repository,文件夹中加入解压后的 IP 核,得到如图 3.10 的效果。




图 3.10: 管理 IP 核

双击使用 IP 核,并复制其中的 template 内容进入下一部分需要完成的 Test Bench 文件。

#### 3.8.2 Test Bench 测试

增加 Test Bench 文件 helloworld\_ip\_tb.v, 模块名为 HELLOWORLD\_IP\_TB。其中创建的 HELLO\_WORLD instance 名为 Uhelloworld。展开 IP 内容可以看到 Insantiation Template, 其中 .veo 文件给出了实例化的模板。

```
helloworld_ip_tb.v
```

```
1 `timescale 1ns / 1ps
```

2

```
3 module HELLOWORLD_IP_TB();
      parameter
                   CYC
                                = 10;
5
      parameter
                   DELAY
                                = 1;
6
      parameter START_TIME
                               = CYC;
      parameter
                 FINISH_TIME = 40 * CYC;
      reg
                   Clk = 0;
9
10
      // Input
11
      reg
                                = 0;
12
                   Start
13
      reg
           [31:0] Data_in
                                = 0;
      // Output
14
      wire
                   Vld;
15
      wire [31:0] Data_out;
16
17
      HELLO_WORLD Uhelloworld (
18
          .b_ap_vld (Vld
                               ), // output wire b_ap_vld
19
          .ap_start (Start
                               ), // input wire ap_start
20
                               ), // output wire ap_done
21
          .ap_done
                    (
                               ), // output wire ap_idle
22
          .ap_idle
          .ap_ready (
                               ), // output wire ap_ready
23
                     (Data_in ), // input wire [31 : 0] a
24
                     (Data_out)
                                  // output wire [31 : 0] b
          .b
25
      );
26
27
      initial begin
28
          #START TIME Start <= 1'b1;
29
          #FINISH_TIME $finish;
30
31
      end
32
      always #CYC Clk = ~Clk;
33
34
      always @(posedge Clk) begin
35
                                             // increment one each clock
          #DELAY Data_in = Data_in + 1;
36
          #DELAY $display("Data Out: %b", Data_out); // display result
37
      end
38
40 endmodule // of HELLOWORLD_IP_TB
```

行为测试的结果如图 3.11 所示,这与我们设计的 helloworld 模块逻辑右移一位的目标相符合。 我们也可以对其做 RTL 级分析,如图 3.12 所示。




图 3.11: 行为仿真测试




图 3.12: RTL 级电路

### 3.9 总结

在这个 Hello World 示例中,我们完整走完了从 C++ 代码生成 Verilog IP 核再验证 IP 核的过程,不过目前我们会发现如下的几个问题和局限,将在之后详细介绍:

- 使用了 C++ 自带的数据类型, 其位数固定, 例如 int 变量为 32 位, 可能存在一定的浪费;
- 时序和并行度目前没有进行设计;
- 更加复杂的 C++ 不一定能够支持 (编译器标准问题和 Syn 支持的语法) 以及 HLS 工具额外提供的 C++ 库。

#### 4.1 案例目标

快速傅立叶变换(fast Fourier transform, FFT)可以算是硬件设计的入门模块,此处用这个经典例子探讨 HLS 设计中的众多细节。在这个例子中,我们将实现:

#### • [这里尚未完成 #1: 完成后添加 FFT 示例实现的内容]

#### 4.2 FFT Naive

#### 4.2.1 设计架构

此处我们首先实践一个简单的 FFT 例子, 其架构如图 4.1 所示。




图 4.1: 蝶形 8 点基 2 的 FFT 架构示意图 © [2022] Yangwenbo99 at Wikipedia

#### 4.2.2 基本变量

由于 Vivado 2017.4 中 HLS 编译器限制原因,无法使用最常用的 C++11 标准编写代码,此处我们会另外给出 C++98 的版本。此外代码的格式、标准库的使用均建议按照本文档的规范进行。

从这里开始,我们心中需要有一个目标,就是**尽可能优化硬件的实现效果**,而不是简单的写出一个正确的 C++ 代码。由于这不是正常的 C++ 代码写作,而是通过 HLS 工具,因此我们不是面向现代 C++ 编译器,而是面向 HLS 的高效综合,在许多习惯上我们要从一开始树立,这里给出了使用的 C++ 变量定义。

#### 例 4.2 (整数类型) 使用 HLS 定义的这些整数类型需要首先添加库。

```
#include <ap_int.h> // for type ap_int and ap_uint
```

然后,我们就可以给出如下定义的例子:

在上述例子中,我们可以看到不同的整数变量定义方法,其中比较推荐定义一个常量类型的整数代指位数,并且在整个设计中主要用到的类型使用 typedef 定义。这样两种方法都可以减少代码中的错误以及降低修改的成本,使得代码更加整洁有条理。

另外, 默认的最大宽度是 1024 比特, 如果需要更宽的数值 (例如 4096), 需要在 #include<ap\_int.h> 之前添加 AP\_INT\_MAX\_W

```
#define AP_INT_MAX_W 4096
```

Vitis/Vivado HLS 中非常重要的是其固定位宽的浮点数类型,这在硬件设计中是非常重要的一环。

例 4.4 (浮点类型) 首先,类似整数类型,需要添加对应的头文件

```
#include <ap_fixed.h> // for type ap_fixed and ap_ufixed
```

然后,我们给出简单的使用例子,其他更加复杂的运用可以参考 UG 上的介绍和例子。

下面我们通过这个简单的例子来了解这些基本变量类型的使用。

```
1 #include <iostream>
2 #include <ap_int.h>
3 #include <ap_fixed.h>
5 int main() {
      std::cout << "Compiler Version: " __VERSION__ << std::endl;</pre>
      /**** Integer ****/
      ap_int < 4 > i1 = 2;
      std::cout << "i1 = " << i1 << std::endl;
10
      i1 = 0b0101; // 5
11
      std::cout << "i1 = " << i1 << std::endl;
12
      i1 *= 2; // -6 (overflow)
      std::cout << "i1 = " << i1 << std::endl;
14
      i1 >>= 1; // -3 (right shift 1)
15
      std::cout << "i1 = " << i1 << std::endl;
16
      // convert to a binary string
17
      std::cout << "i1 = " << i1.to_string(2) << std::endl;
18
      // access the element at location 1
19
      std::cout << "i1[1] = " << i1[1] << std::endl;
21
      /**** Float ****/
22
      ap_fixed < 6, 4 > f1 = 3.1415926; // 3
23
      // 6 bits data, 4 bits before left of the binary point
24
      // therefore 1 sign, 3 int, 2
      std::cout << "f1 = " << f1 << std::endl;
26
      ap_fixed < 6, 4 > f2 = 5.99; // 5.75
27
      // the default behavior, truncation to minus infinity
28
      std::cout << "f2 = " << f2 << std::endl;
29
      ap_fixed < 6, 4, AP_RND > f3 = 5.99;
30
      // round to plus infinity
31
      std::cout << "f3 = " << f3 << std::endl;
32
      f3 += ap_fixed < 6, 4 > (3.3); // -6.75 (overflow)
33
      std::cout << "f3 = " << f3 << std::endl;
34
      ap\_ufixed < 6, 4 > f4 = 12.34; // 12.25
35
      std::cout << "f4 = " << f4 << std::endl;
36
      f4 += 4; // 0.25 (overflow)
      std::cout << "f4 = " << f4 << std::endl;
38
      return 0;
41 }
```

首先在第 6 行输出了编译器的版本,如果在 Vitis 2021.2 上我们可以看到 6.2.0 的输出。

第 9 行定义了有符号整数类型变量 i1,设定其初始值为 2。输出一个 ap\_(u) int 或 ap\_(u) fixed 变量可以直接使用 C++ 标准的输出流。第 11 行的赋值采用了 C++ 的标准方式,0b 表示二进制,0x 或 0X 表示十六进制等。第 13 行将数字乘二,由于四位有符号数范围为 -8 到 7,这里产生了 overflow,由于采用补码的形式,所以得到的结果是 -6。第 15 行对数值进行了右移操作,需要注意这里是**算数右移**,符合数学的运算规则和标准 C++ 的运算方式,因此输出结果为 -3。

#### C++ 常数前缀

需要注意,二进制数的常数 0b 前缀在 C++14 中才提供了支持,所以使用 Vivado 2017.4 的时候需要避免这样的运用。可以参考 integer literal 的介绍。

#### 4.2.3 变量运算



### 实战演练

在了解了 Vitis HLS 的基本使用方法和设计思路之后,我们继续从 LEADS 课题组中具体 HLS 设计项目来进一步体会 HLS Design 的艺术。

# 均匀量化有限位宽下的实数矩阵乘法器

# 索引

A	half 22
ap_fixed       22         ap_int       22         AP_INT_MAX_W       22         ap_ufixed       22         ap_uint       22	Half 22 Hello World 9
C           char         22           CoSim         9, 13           CSim         9, 12	int
D double 22	long
<b>E</b> Exp	short
<b>F</b> FFT 21	unsigned 22
float 22 浮点类型 22 ap_fixed 22 ap_ufixed 22 double 22 float 22	<b>Z</b> 整数类型 22 ap_int 22 ap_uint 22

char	long long	. 22
int	short	. 22
long	unsigned	. 22

以下是未完成事项列表, 括号内注明了对应的页码。

#1 〈21〉: 完成后添加 FFT 示例实现的内容