

# Оглавление

<b>4 Система PULPino</b>	
<b>Программирование и отладка СнК</b>	<b>2</b>
4.1 Система PULPino . . . . .	2
4.2 Интеграция контроллера в СнК и разработка программного драйвера . . . . .	4
4.2.1 Clock gating . . . . .	5
4.2.2 Подключение вычислительного блока в проект . . . . .	7
4.2.3 Связь аппаратной части проекта и программного обеспечения . . . . .	10
4.2.4 Реализация драйвера для вычислительного блока CRC . . . . .	12
4.2.5 Проектирование тестового ПО. Проверка результатов на моделировании	14
4.3 Контрольные вопросы . . . . .	17
4.4 Список литературы . . . . .	17

# Лабораторная работа 4

## Система PULPino

## Программирование и отладка СнК

### 4.1 Система PULPino

На данный момент существует несколько крупных платформ для проектирования и разработки систем на кристалле, основанных на архитектуре RISC-V. В данном курсе мы остановимся на платформе PULP (Parallel Ultra-Low Power), предоставляющей несколько вариаций процессоров, различные периферийные контроллеры и, самое главное, готовые решения систем. В частности, к таким готовым решениям относится PULPino.

PULPino – это открытая система на базе 32-битного одноядерного RISC-V микропроцессора. Одной из ключевых ее особенностей является простота, поэтому в целях упрощения системы и достижения легкости работы с ней в PULPino намерено не реализована часть функционала. Например, в системе не используется кэш-память и возможность прямого доступа к памяти (DMA). В то же время в системе имеются основные необходимые функциональные блоки, рассмотреть которые можно на Рисунке 4.1. Исходные файлы аппаратной части PULPino на SystemVerilog находятся в архиве `pulpino.zip`.




Рис. 4.1: Структурная схема системы PULPino.

В зависимости от конфигурации в качестве ядра могут использоваться ядра `zero-riscv` или

RI5CY. В zero-riscy применяется вычислительный конвейер с двумя стадиями, ядро полностью поддерживает работу с наборами инструкций RV32I и RV32C (обозначается как RV32IC). Оно также может быть сконфигурировано для использования RV32M и ограниченного количества инструкций RV32E. Основными преимуществами zero-riscy, помимо простоты, являются сниженное энергопотребление, а также малая занимаемая площадь на кристалле. Ядро RI5CY, в свою очередь, основано на четырехстадийном конвейере. Ядро может исполнять инструкции RV32IMC и, опционально, RV32F. Оно также обладает сниженными энергозатратами, однако обеспечивает большую функциональность и производительность, чем zero-riscy. В связи с этим в данном курсе мы используем систему PULPino с ядром RI5CY.

Как можно видеть из структурной схемы, в системе разделены память инструкций и данных. Также присутствует 512-байтовое ПЗУ, содержащее в себе инструкции загрузчика прошивки, который загружает программу из внешнего запоминающего устройства через интерфейс SPI (модуль SPI Master на схеме). При этом и ОЗУ с инструкциями и данными, и ПЗУ с загрузчиком находятся в едином адресном пространстве.

К шине APB подключены контроллеры интерфейсов, среди которых UART, I2C и ведущая сторона SPI, а также простой интерфейс GPIO, поддерживающий до 32 входных и выходных сигналов.

FLL Control (Frequency-locked loop control) – модуль управления автоподстройкой частоты, необходимый для поддержания тактовой частоты устройства на постоянном уровне при помощи цепи отрицательной обратной связи. В текущей реализации PULPino фактически не используется.

Помимо перечисленного, к шине подключен модуль обработчика событий и прерываний (Event unit). Модуль поддерживает векторные прерывания, количество как прерываний, так и событий ограничено 32 линиями.

Также на линии APB есть модуль счетчика времени (Timer). Количество таймеров внутри модуля определяется параметром при инициализации и по умолчанию равно двум. При переполнении или равенстве некоторому устанавливаемому значению, счетчик вызывает соответствующее прерывание.

Наконец, модуль SoC Control обеспечивает вспомогательный функционал для управления работой некоторых из блоков. К его возможностям относятся:

- установка начального адреса загрузчика прошивки;
- управление подачей тактового сигнала на контроллеры GPIO, UART, I2C, SPI, FLL, таймер и обработчик событий;
- чтение информации о версии системы, размере ОЗУ и ПЗУ и наличии кэша инструкций и данных;
- запись и чтение во вспомогательный статусный регистр, который может хранить результат верификации;
- мультиплексирование выходных сигналов, иначе говоря, использование одних и тех же выходных контактов схемы для передачи сигналов разного назначения.

Можно заметить, что на Рисунке 4.1, шина APB связана с портом отладки процессора. Отдельный модуль конвертирует транзакции по шине APB в команды отладочного интерфейса RI5CY. На схеме распределения адресов в памяти (memory map) отмечены зарезервированные адреса Debug Port – они и обеспечивают доступ к управлению процессором. В частности, таким образом можно изменить счетчик команд на необходимое значение. В системе PULPino интерфейс JTAG используется в аппаратном модуле отладки, основанном на Advanced Debug Interface (ADI – расширенный интерфейс отладки). ADI – это интерфейс между портом JTAG, системной

шиной AXI4 и отладочным интерфейсом ядра. Хотя в текущей реализации недоступен режим периферийного сканирования, модуль отладки предоставляет возможности для тестирования и программирования устройства.

## 4.2 Интеграция контроллера в СнК и разработка программного драйвера

В рамках прошлых лабораторных работ было рассказано про такие понятия как архитектура микропроцессора, СнК, системная шина, показано как, реализовывать вычислительные блоки, совершающие обмен данными по системной шине, писать Makefile. Также было рассказано про систему на кристалле PULPino (рис. 4.2), которую предлагается использовать для выполнения лабораторных работ.

В рамках данного курса будет рассмотрена та часть системы, которая совершает обмен данными по шине APB. Все периферийные устройства подключены к APB, за исключением контроллера SPI Slave, так как данный интерфейс может совершать обмен данными без участия процессорного ядра. Его целью является функционирование в качестве внешнего отладочного интерфейса, через который пользователь может получить доступ к внутренней памяти извне. Этот механизм может использоваться для предварительной загрузки программ в память, запуска системы, ожидания подтверждения завершения работы программы и проверки результатов.




Рис. 4.2: Блок-схема системы на кристалле PULPino.

После того, как был написан аппаратный вычислитель CRC или любой другой контроллер встает вопрос: Каким образом управлять вычислительным блоком, и как связаны аппаратная и программная часть проекта? По ходу данной лабораторной работы будут даны ответы на

эти важные вопросы, а также рассказано о том, как писать драйвера периферийных устройств, тестовое программное обеспечение и проводить моделирование работы системы с участием ПО.

### 4.2.1 Clock gating

Для подключения контроллера или вычислительного блока к системе PULPino необходимо разобраться с механизмом clock gating, который в ней используется. Clock gating — это методика отключения тактирования для определенного блока, когда он не нужен, и используется сегодня большинством конструкций SoC как эффективный метод для уменьшения энергопотребления.

Механизм используется для периферийных устройств, которые не будут использоваться постоянно. Вычислитель CRC как раз является таким из них, поэтому для экономии следует использовать этот механизм при подключении блока, а не подавать сигнал тактирования непосредственно на него.

Механизм clock gating реализован в архитектуре SoC и является частью функциональности RTL. Он останавливает тактирование отдельных блоков, когда эти блоки неактивны, эффективно отключая все функции этих блоков. Поскольку большая часть блоков логики в проекте может не переключаться в течение многих циклов, это значительно экономит энергопотребление. Самая простая и наиболее распространенная форма clock gating — это когда логическая функция “И” используется для выборочного отключения тактирования для отдельных блоков с помощью управляющего сигнала, как показано на рисунке 4.3.




Рис. 4.3: RTL Clock gating.

Рассмотрим реализацию механизма clock gating в PULPino. В файле `cluster_clock_gating.sv` описан механизм работы: на вход модуля поступают сигналы тактирования и разрешения на тактирование, а на выход формируется сигнал тактирования для периферийных устройств. Фрагмент кода приведен в Листинге 4.1.

---

```

1 module cluster_clock_gating
2 (
3     input  logic clk_i, //Входной сигнал тактирования
4     input  logic en_i, //Разрешение на тактирование
5     input  logic test_en_i,
6     output logic clk_o //Выходной сигнал тактирования
7 );
8 `ifdef PULP_FPGA_EMUL //Если не используем механизм clock gating
9 // no clock gates in FPGA flow
10 assign clk_o = clk_i;
11 `else
12 logic clk_en;
13
14 always_latch
15 begin
16     if (clk_i == 1'b0)
17         clk_en <= en_i | test_en_i;
18     end
19 assign clk_o = clk_i & clk_en; //Если сигнал разрешения есть - на выход подаем
20 ↳ сигнал тактирования
21 `endif
22 endmodule

```

---

Листинг кода 4.1: Реализация механизма clock gating в PUPLine.

Подключение модулей, реализующий механизм clock gating происходит в peripherals.sv. Подключается число экземпляров модуля clock gating равное количеству периферийных устройств. К каждому экземпляру подключается свой сигнал разрешения и на выход идет свой сигнал тактирования, который затем подключается к нужному периферийному устройству. Фрагмент кода приведен в Листинге 4.2.

---

```

1 generate
2     genvar i;
3     for (i = 0; i < APB_NUM_SLAVES; i = i + 1) begin //APB_NUM_SLAVES -
4         ↳ количество периферийных устройств
5         cluster_clock_gating core_clock_gate
6         (
7             .clk_o ( clk_int[i] ), //Выходной сигнал тактирования
8             .en_i ( peripheral_clock_gate_ctrl[i] ), //Разрешение на тактирование
9             .test_en_i ( testmode_i ),
10            .clk_i ( clk_i ) //Входной сигнал тактирования
11        );
12    end
13 endgenerate

```

---

Листинг кода 4.2: Подключение модулей, реализующих механизм clock gating.

Управление механизмом происходит аналогичным образом, как и управление периферий-

ными устройствами – при помощи ПО и системной шины в модуле `apb_pulpino.sv`. Фрагмент кода приведен в Листинге 4.3.

---

```
1 // Address offset: bit [4:2]
2 `define REG_PAD_MUX      4'b0000
3 `define REG_CLK_GATE     4'b0001
4 ...
5 // register write logic
6     always_comb
7     begin
8         ...
9         clk_gate_n = clk_gate_q;
10        ...
11        if (PSEL && PENABLE && PWRITE)
12        begin
13            case (register_adr)
14                `REG_PAD_MUX:
15                    pad_mux_n      = PWDATA;
16                `REG_CLK_GATE:
17                    clk_gate_n     = PWDATA;
```

---

Листинг кода 4.3: Запись данных в регистры по системной шине для механизма clock gating.

Включение тактирования модулей происходит в функциях инициализации драйверов, которые будут рассмотрены в одном из следующих параграфов.

## 4.2.2 Подключение вычислительного блока в проект

Далее будет рассмотрено подключение устройств на шину APB на примере вычислительного блока CRC. Блок CRC обладает схожей структурой с другими блоками, которые могут быть даны в рамках учебных курсов (например, шифрование по алгоритму "Кузнечик").

Для того чтобы подключить вычислитель CRC в проект необходимо выполнить ряд инструкций. Обратимся к рисунку 4.4, на котором показана схема организации адресного пространства системы на кристалле PULPino. Под периферийные устройства, находящиеся на шине APB выделено адресное пространство с адресами от 0x1A100000 до 0x1A11FFFF.




Рис. 4.4: Структурная схема адресного пространства PULPino.

Для подключения нового периферийного устройства в систему необходимо выделить ему адресное пространство – диапазон адресов, который принадлежит диапазону, выделенному для контроллеров на АБП, а также не перекрывает адрес других контроллеров, подключенных к системной шине. Для этого в файле `rtl/includes/apb_bus.sv` нужно объявить константы на адреса начала и конца диапазона адресного пространства, выделяемого под данное периферийное устройство и увеличить на единицу константу количества периферийных устройств. Фрагмент кода приведен в Листинге 4.4.

```

1 // SOC PERIPHERALS APB BUS PARAMETRES
2 `define NB_MASTER 10
3 ...
4 // MASTER PORT TO CRC
5 `define CRC_START_ADDR 32'h1A10_8000
6 `define CRC_END_ADDR 32'h1A10_8FFF
7 ...

```

Листинг кода 4.4: define на количество периферийных устройств и define на адреса вычислителя CRC.

Обычно количество адресов диапазона равно числу регистров для записи и чтения данных контроллера. Однако можно брать диапазон больше, с запасом, для дальнейшего расширения функциональности блока вместе с сохранением программной совместимости. Далее необходимо объявить интерфейс АРБ для ведомого устройства – вычислителя CRC и объявить его адреса начала конца диапазона в файле `rtl/periph_bus_wrap.sv`. Фрагмент кода приведен в Листинге 4.5.



---

```

1  ...
2  APB_BUS.Master    debug_master,
3  APB_BUS.Master    crc_master
4  ...
5  `APB_ASSIGN_MASTER(s_masters[8], debug_master);
6  assign s_start_addr[8] = `DEBUG_START_ADDR;
7  assign s_end_addr[8]   = `DEBUG_END_ADDR;
8  `APB_ASSIGN_MASTER(s_masters[9], crc_master);
9  assign s_start_addr[9] = `CRC_START_ADDR;
10 assign s_end_addr[9]   = `CRC_END_ADDR;
11 ...

```

---

Листинг кода 4.5: Объявление интерфейса APB для вычислителя CRC и его адресов начала и конца диапазона адресного пространства.

Следующий шаг - объявление экземпляра структуры интерфейса для CRC вычислителя и подключение самого вычислителя. Про механизм интерфейсов можно почитать в спецификации на язык SystemVerilog [1]. Также для механизма clock gating указать, что число периферийных устройств увеличилось на 1 в файле rtl/peripherals.sv. Фрагмент кода приведен в Листинге 4.6.

---

```

1  ...
2  localparam APB_NUM_SLAVES = 9;
3  ...
4  APB_BUS s_soc_ctrl_bus();
5  APB_BUS s_debug_bus();
6  APB_BUS s_crc_bus();
7  ...
8  wrapper_crc8
9  wrapper_crc8_i
10 (
11  .p_clk_i    ( clk_int[8]    ), //На вычислитель CRC подается тактирование с 9
    ↪ gate
12  .p_rst_i    ( rst_n          ),
13  .p_adr_i    ( s_crc_bus.paddr[31:0] ),
14  .p_dat_i    ( s_crc_bus.pwdata      ),
15  .p_we_i    ( s_crc_bus.pwrite      ),
16  .p_sel_i    ( s_crc_bus.psel       ),
17  .p_enable_i ( s_crc_bus.penable    ),
18  .p_dat_o    ( s_crc_bus.prdata     ),
19  .p_ready    ( s_crc_bus.pready     ),
20  .p_slverr   ( s_crc_bus.pslverr    )
21 );

```

---

Листинг кода 4.6: Объявление экземпляра структуры интерфейса для CRC и подключение вычислителя.

### 4.2.3 Связь аппаратной части проекта и программного обеспечения

В данном параграфе описано, каким образом связаны аппаратные контроллеры и вычислительные блоки с программным обеспечением, которое исполняется процессором. После подключения нового блока в систему, необходимо чтобы ПО, которое управляет контроллером, знало об этом.

В файле `pulpino/rtl/includes/apb_bus.sv` прописаны адрес начала и конца диапазона адресов, выделенного каждому периферийному устройству, а также указано количество периферийных устройств на шине APB. Фрагмент кода приведен в Листинге 4.7.

---

```

1  // SOC PERIPHERALS APB BUS PARAMETRES
2  `define NB_MASTER 9 //Количество периферийных устройств
3
4  // MASTER PORT TO CVP
5  `define UART_START_ADDR 32'h1A10_0000 //Адрес начала диапазона
6  `define UART_END_ADDR 32'h1A10_0FFF //Адрес конца диапазона
7
8  // MASTER PORT TO GPIO
9  `define GPIO_START_ADDR 32'h1A10_1000
10 `define GPIO_END_ADDR 32'h1A10_1FFF
11
12 // MASTER PORT TO SPI MASTER
13 `define SPI_START_ADDR 32'h1A10_2000
14 `define SPI_END_ADDR 32'h1A10_2FFF
15
16 // MASTER PORT TO TIMER
17 `define TIMER_START_ADDR 32'h1A10_3000

```

---

Листинг кода 4.7: Объявление `define` на адреса начала и конца диапазонов для каждого периферийного устройства.

Кроме того базовые (начальные) адреса указаны в библиотечном файле системы PULPino `pulpino/sw/libs/sys_lib/inc/pulpino.h`. Фрагмент кода приведен в Листинге 4.8.

---

```

1  #define PULPINO_BASE_ADDR          0x10000000 //Базовый адрес системы
2
3  /** SOC PERIPHERALS */
4  #define SOC_PERIPHERALS_BASE_ADDR ( PULPINO_BASE_ADDR + 0xA100000 ) //Базовый
   ↪ адрес контроллеров на APB
5
6  #define UART_BASE_ADDR ( SOC_PERIPHERALS_BASE_ADDR + 0x0000 ) //Базовый адрес
   ↪ контроллера UART
7  #define GPIO_BASE_ADDR ( SOC_PERIPHERALS_BASE_ADDR + 0x1000 )
8  #define SPI_BASE_ADDR ( SOC_PERIPHERALS_BASE_ADDR + 0x2000 )
9  #define TIMER_BASE_ADDR ( SOC_PERIPHERALS_BASE_ADDR + 0x3000 )
10 #define EVENT_UNIT_BASE_ADDR ( SOC_PERIPHERALS_BASE_ADDR + 0x4000 )
11 #define I2C_BASE_ADDR ( SOC_PERIPHERALS_BASE_ADDR + 0x5000 )
12 #define FLL_BASE_ADDR ( SOC_PERIPHERALS_BASE_ADDR + 0x6000 )
13 #define SOC_CTRL_BASE_ADDR ( SOC_PERIPHERALS_BASE_ADDR + 0x7000 )

```

---

Листинг кода 4.8: define на базовые адреса системы, контроллеров.

Адреса смещений указаны в специальных библиотеках, в которых описаны функции для чтения и записи в регистры контроллеров, такие библиотека называются - драйверами. Фрагмент кода с описание адресов регистров контроллера UART приведен в Листинге 4.9.

---

```

1  #include "pulpino.h" //Подключение библиотечного файла pulpino.h
2  #include <stdint.h>
3  // UART_BASE_ADDR - базовый адрес UART, 0x00 -адрес смещения регистра
   ↪ UART_REG_RBR
4  #define UART_REG_RBR ( UART_BASE_ADDR + 0x00) // Receiver Buffer Register
   ↪ (Read Only)
5  #define UART_REG_DLL ( UART_BASE_ADDR + 0x00) // Divisor Latch (LS)
6  #define UART_REG_THR ( UART_BASE_ADDR + 0x00) // Transmitter Holding Register
   ↪ (Write Only)
7  #define UART_REG_DLM ( UART_BASE_ADDR + 0x04) // Divisor Latch (MS)
8  #define UART_REG_IER ( UART_BASE_ADDR + 0x04) // Interrupt Enable Register
9  #define UART_REG_IIR ( UART_BASE_ADDR + 0x08) // Interrupt Identity Register
   ↪ (Read Only)
10 #define UART_REG_FCR ( UART_BASE_ADDR + 0x08) // FIFO Control Register (Write
   ↪ Only)
11 #define UART_REG_LCR ( UART_BASE_ADDR + 0x0C) // Line Control Register
12 #define UART_REG_MCR ( UART_BASE_ADDR + 0x10) // MODEM Control Register
13 #define UART_REG_LSR ( UART_BASE_ADDR + 0x14) // Line Status Register
14 #define UART_REG_MSR ( UART_BASE_ADDR + 0x18) // MODEM Status Register
15 #define UART_REG_SCR ( UART_BASE_ADDR + 0x1C) // Scratch Register

```

---

Листинг кода 4.9: Адреса регистров контроллера UART.

Таким образом, при вызове функций драйвера происходит обмен данными с контроллером конкретного периферийного устройства по системной шине APB. На линии адреса будет выставлен адрес, находящийся в выделенном данному контроллеру адресном пространстве.

#### 4.2.4 Реализация драйвера для вычислительного блока CRC

Драйвер – это программная библиотека, функции которой управляют контроллерами периферийных устройств. Существует несколько подходов к написанию драйверов. Предлагается использовать подход, основанный на структурах. Данный метод позволяет использовать один драйвер для множества одинаковых устройств (например, в системе есть несколько контроллеров интерфейса UART).

Первое, что необходимо сделать – добавить в заголовочный файл `pulpino/sw/libs/sys_lib/inc/pulpino.h` define на базовый адрес вычислителя CRC:

---

```
#define CRC_BASE_ADDR      ( SOC_PERIPHERALS_BASE_ADDR + 0x8000 ) //Базовый
↪ адрес вычислителя CRC
```

---

Написание заголовочного файла драйвера. В заголовочный файл необходимо подключить h-файл с базовыми адресами периферийных устройств:

---

```
#include <pulpino.h> //Подключение библиотечного файла pulpino.h
```

---

Далее приступим к описанию самой структуры в заголовочном файле драйвера. Структура содержит поля, соответствующие регистрам контроллера. В случае контроллера CRC из лабораторной работы 3, содержащего регистры данных, crc и статуса в структуре будет соответственно 3 поля. Фрагмент кода приведен в Листинге 4.10.

---

```
1 __attribute__((packed)) struct CRC_APB {
2     uint32_t CRC_REG_WRITE_DATA; //Поле данных
3     uint32_t CRC_REG_READ_CRC;   //Поле CRC
4     uint32_t CRC_REG_READ_STATUS; //Поле статуса
5 };
```

---

Листинг кода 4.10: Структура для вычислителя CRC.

Также часто требуется прописывать define на константы, которые могут использоваться, например, в функциях драйвера. Использование таких констант удобно тем, что при изменении аппаратной части необходимо исправить только значения констант, объявленных в этом файле. Фрагмент кода приведен в Листинге 4.11.

---

```
1 #define CRC_STATUS_IDLE 0x00 //Состояние бездействия
2 #define CRC_STATUS_BUSY 0x01 //Состояние вычисления
3 #define CRC_STATUS_READ 0x02 //Состояние чтения CRC
```

---

Листинг кода 4.11: define на адреса регистров вычислителя CRC.

Далее прописываем заголовки функций драйвера. Функции драйвера делятся на 3 типа – функция инициализации структуры, функция чтения данных из регистра, функция записи данных в регистр. Фрагмент кода приведен в Листинге 4.12.

---

```

1 void crc_init(void); //Инициализация структуры
2 void crc_write_data(int data); //Запись данных
3 int crc_read_status(void); //Чтение регистра состояния
4 int crc_read_idle_status(void); //Чтение состояния бездействия
5 int crc_read_busy_status(void); //Чтение состояния вычисления
6 int crc_read_read_status(void); //Чтение состояния чтения
7 int crc_read_crc(void); //Чтения значения CRC

```

---

Листинг кода 4.12: Заголовки функций для вычислителя CRC.

Приступим к написанию с-файла - подключаем заголовочный файл:

---

```
#include <crc.h>
```

---

Объявляем экземпляр структуры CRC\_APB:

---

```
volatile struct CRC_APB *crc8;
```

---

Функция инициализации структуры присваивает экземпляру структуры указатель на базовый адрес вычислителя CRC. Фрагмент кода приведен в Листинге 4.13.

---

```

1 void crc_init(){
2     crc8 = (volatile struct CRC_APB *)CRC_BASE_ADDR;
3 }

```

---

Листинг кода 4.13: Функция инициализация структуры для вычислителя CRC.

В качестве примера функции записи данных в регистр в Листинге 4.14 приведена функция записи данных.

---

```

1 void crc_write_data(int data){
2     crc8-> CRC_REG_WRITE_DATA = data;
3 }

```

---

Листинг кода 4.14: Функция записи данных для вычислителя CRC.

Функция чтения статуса приведена в Листинге 4.15.

---

```

1 int  crc_read_status(){
2     return crc8->CRC_REG_READ_STATUS;
3 }

```

---

Листинг кода 4.15: Функция чтения статуса для вычислителя CRC.

Некоторые функции драйвера часто используют другие функции драйвера. Например, в данном случае это может быть функция чтения состояния “Бездействие”. Фрагмент кода приведен в Листинге 4.16.

---

```
1 int crc_read_idle_status(){
2     volatile int status = crc_read_status();
3     if(status == CRC_STATUS_IDLE) return 1;
4     else return 0;
5 }
```

---

Листинг кода 4.16: Функция чтения состояния “Бездействие” для вычислителя CRC.

После того, как написаны оба файла драйвер можно считать завершенным и приступить к следующему действию – реализации тестового ПО и проверке результатов при помощи моделирования.

#### 4.2.5 Проектирование тестового ПО. Проверка результатов на моделировании

Написание тестового программного обеспечения очень важный этап, при проверке вычислительного блока и драйвера. Такое ПО должно покрывать как можно больше случаев и сценариев, чтобы убедиться в том, что все работает верно, и не допустить возникновения ошибок в драйвере, ПО и вычислителе. Первым шагом, при написании тестового ПО является разработка алгоритма. Для вычислителя контрольной суммы из прошлой лабораторной работы предлагается следующий алгоритм:




Рис. 4.5: Алгоритм проверки вычислительного блока CRC.

Алгоритм представляет собой вычисление контрольной суммы для одного байта данных – происходит запись одного байта с последующим считыванием результата. После получения результата вычисления контрольной суммы происходит запись следующего байта данных, на единицу большего предыдущего. Первый записываемый байт равен нулю. Таким образом, проверяются все возможные входные данные при вычисления CRC от одного байта. Кроме того, необходимо не забывать про механизм clock gating, используемый в системе. Помимо управление вычислительным блоком при помощи ПО, необходимо так же управлять механизмом clock gating. При подключении вычислителя в проект мы указывали, с какого gate будет подаваться тактирование на вычислитель. Для того, чтобы управлять механизмом следует указать номер этого gate в заголовочном файле `pulpino/sw/libs/sys_lib/inc/pulpino.h` :

---

```
#define CGCRC      0x08 //Константа для механизма clock gate вычислителя CRC
```

---

Управление clock gating происходит путем записи в регистр CGREG единиц в разряды, равные номерам модулей, который мы хотим тактировать. Фрагмент кода приведен в Листинге 4.17.

```

1  #include <crc.h>
2
3  void main(){
4      CGREG |= (1 << CGCRC); //Разрешение на тактирование вычислителя clock gate
        ↳ - запись 1 в 8 разряд
5      int data = 0;
6      int crc = 0;
7      int state = 0;
8      crc_init(); //Инициализация структуры
9      while(1){
10         crc_write_data(int data); //Запись данных
11         do{
12             state = crc_read_busy_status(); //Чтение статуса
13         }while (state == 1);
14         crc = crc_read_crc(); //Чтение CRC8
15         data = data + 1;
16     }
17 }

```

Листинг кода 4.17: Тестовое ПО для проверки вычислителя CRC.

После того, как написано ПО нужно выполнить компиляцию и линковку. В системе PULPino управление сборкой происходит посредством Makefile. В Makefile указывается список используемых библиотек, архитектура используемого процессора, имя собираемого файла, путь до настроек компоновщика, имена выходных файлов и указания к сборке для определенных target. Подробнее про Makefile было рассказано в лабораторной работе 3. Когда dat-файлы с прошивкой скомпилированы можно приступить к моделированию вычислителя совместно с написанным ПО.

На рисунке 4.6 приведена временная диаграмма записи данных (32'h4), которая соответствует вызову функции `crc_write_data(int data);`




Рис. 4.6: Запись данных.

На рисунке 4.7 происходит считывание регистра состояния (32'h0), которое соответствует вызову функции `crc_read_busy_status();`






Рис. 4.7: Чтение состояния конечного автомата.

На рисунке 4.8 считываем результат контрольной суммы CRC8, которое соответствует вызову функции `crc_read_crc()`;




Рис. 4.8: Чтение значения CRC.

### 4.3 Контрольные вопросы

1. Что такое драйвер? Назначение драйверов.
2. Почему при написании драйвера удобно использовать структуры?
3. Механизм clock gating. Назначение.
4. Как реализован clock gating в систему PULPino?
5. Как связаны аппаратная и программная часть проекта?
6. Какие блоки подключаются к шине APB, а какие к AXI4?

### 4.4 Список литературы

1. Спецификация SystemVerilog. URL: <http://www.ece.uah.edu/~gaede/cpe526/2012%20System%20Verilog%20Language%20Reference%20Manual.pdf>