当前 TODO：

- Hspice test 出结果（重点-通过 contact 识别，RC 提取到电路）Output【部分完成】**【进行中】**
- Design Rules（全部手绘时考虑 or 全部参数检查）**【还没做】**
- IV 校准（等功函数参数）**【下月初找 wt 核对参数 @wt 可以把现在所有的修改过的参数的初始值和修改后的值列个 md 文件/txt 文件的 readme】**
- sram 的测试如何受 rc 影响**【还没做】**

Hspice 重定义全局命名【迭代了几个版本，已完成】：

- 需要预先设置一套明确的 contact 命名规则**【已完成】**
- gds 中的命名需要进行统一规范**【已完成】**
- gds 中的命名和提取 rc 的命名进行统一**【已完成】**

其他归档的 todo：

- 尝试全自动脚本运行 sde，rapheal**【失败，不再尝试了，可以按照黄老师的意思改成模块化的，或者跳过 sde 过程的 Flow】**
- 框图（参数）**【已完成，后续更新 flow 后同步更新】**

阶段性进展：

【个人观点和收获】写脚本的时候要同时遵循“对人类友好”和“对机器友好”两个目的。


例如我们之前的对端口的命名方式，采用顺序编号的方法，这对机器的鲁棒性需求很低，也是非常**机器友好**的命名方式。但是我们人类要从浩如烟海的金属分块中找到对应的金属端子难如登天，是**对人类不友好**的命名方式。

FLOW > test > SDE > test_c_cMatrix.spi


```
1   * SPICE Models for Entire
2   * Capacitance Matrix (F)
3   R_0_1                   region_5   region_14    0.0000e+00
4   C_0_2                   region_5   region_23    1.2191e-20
5   C_0_3                   region_5   region_32    8.2282e-23
6   C_0_4                   region_5   region_6     1.2766e-21
7   C_0_5                   region_5   region_15    2.1571e-20
8   C_0_6                   region_5   region_24    1.6674e-19
9   C_0_7                   region_5   region_33    3.6453e-22
10  C_0_8                   region_5   region_7     2.9563e-21
11  C_0_9                   region_5   region_16    3.2848e-20
12  C_0_10                  region_5   region_25    5.4888e-20
13  C_0_11                  region_5   region_34    1.2783e-20
14  C_0_12                  region_5   region_8     1.3350e-19
15  C_0_13                  region_5   region_17    1.9150e-19
16  C_0_14                  region_5   region_26    5.8815e-22
17  C_0_15                  region_5   region_35    1.6468e-22
18  C_0_16                  region_5   region_9     4.9624e-18
```


图 1 修改之前的命名

因此我想到了通过电路的方式对端子进行命名，而电路中最直观地会把端口命名为某个端口的 S 端，G 端或 D 端，但是这**对人和机器都是不友好的。**




因为人在观察电路的时候很难通过 S 端，G 端或 D 端本身了解互联关系（1），而对于机器识别电路/电位，S 端，G 端或 D 端本身也是没有信息量（2）的，同时对于有 SD 公用的前提下，contact 如何不冲突（3）且能被检索到（4）是脚本编写的难点。






为了改进这种对人和机器都不友好的命名方式，我们可以逐个解决上述提到的难点：

对于问题（1），这个问题的解决需要观察并得出几个重要的端子特点。a 端子本身是电路有效连接的一部分，例如 PU1 的三个端子分别在 SRAM 中为 VDD，QB，Q（这个特点在其他电路的非关键路径中可能会失效，但仍然有解决办法）。b 端子本身的 SD 是等价的。不需要区分 S 还是 D 端（我们只需要关注 S 和 D 在版图中的位置拓扑信息）。因此我们可以将这两者进行结合，就可以产生一套能够实现对**人类友好**的命名系统。如下图所示：



在上页的图片中，我们巧妙地将端子位置和连接关系进行结合。解决了人类无法从中获取互联信息的难点。对于问题（2）同时机器在识别端子所在的金属连接关系过程中，可以通过识别尾缀的方式直接读到所在的电路信息，对**机器友好。**


对于问题（3），在实际 contact 的过程中，可以直接组合对应相同的电位点得到 gds 的版图信息，这对于人类，可以直接通过读电路的方式对 gds 加 contact，**对人类友好。**同时也可以机器识别时，直接检索字符串，而无需判断该电位的物理/电路信息，应对问题（4），**对机器友好。**



除此以外，上述的电位命名中，还顺带解决了一个问题，是不同电路拓扑中，共用的 SD 可能不同的情况，这套命名系统很好适配了这一点。对于不同共用 SD 的情形，可以通过拼接的方式得到版图和后续的仿真信息。

进阶一点，这套命名系统也可以作为标准单元的标注命名，可以创建一个检查文件，检查是否全部的电位被记录，是否有错误连接（有点像没办法和电路直接对应 LVS，能够后续扩展成一个小插件检查版图的问题）。并且这个模板文件可以作为 Hspice 的直接 RC 命名，可扩展性极强，后续优化 Hspice 相关的 Flow 设计时能够起到关键作

用。


Hspice > SRAM_figure > sram.txt
(R){WL,PG1_G_WL,PG2_G_WL,BL,PG1_SD_BL,BLB,PG2_SD_BLB,VDD,PU1_SD_VDD,PU2_SD_VDD,VSS,PD1_SD_VSS,
PD2_SD_VSS,PG1_SD_Q,PU1_SD_Q,PD1_SD_Q,PU2_G_Q,PD2_G_Q,PG2_SD_QB,PU2_SD_QB,PD2_SD_QB,PU1_G_QB,
PD1_G_QB}
R_WL_PG1_G_WL
R_WL_PG2_G_WL
R_BL_PG1_SD_BL
R_BLB_PG2_SD_BLB
R_VDD_PU1_SD_VDD
R_VDD_PU2_SD_VDD
R_VSS_PD1_SD_VSS
R_VSS_PD2_SD_VSS
R_PG1_SD_Q_PU1_SD_Q
R_PG1_SD_Q_PD1_SD_Q
R_PG1_SD_Q_PU2_G_Q
R_PG1_SD_Q_PD2_G_Q
R_PG2_SD_QB_PU2_SD_QB
R_PG2_SD_QB_PD2_SD_QB
R_PG2_SD_QB_PU1_G_QB
R_PG2_SD_QB_PD1_G_QB
(C){VDD,VSS,BL,BLB,WL,Q,QB}
C_VDD_VSS
C_VDD_BL
C_VDD_BLB
C_VDD_WL
C_VDD_Q
C_VDD_QB
C_VSS_BL
C_VSS_BLB
C_VSS_WL
C_VSS_Q
C_VSS_QB
C_BL_BLB
C_BL_WL
C_BL_Q
记录全部contact信息
记录全部内部电位及引出电位信息