degli Elaboratori Elettronici

Architettura

ARGOMENTI DELLA LEZIONE

- ☐ Miglioramenti Macchina di Von Neumann
 - ☐ Interruzione
 - ☐ Canalizzazione o pipeline
 - ☐ Cache
 - ☐ Multi core (*cenni*)

Multi core

Cache

Canalizzazione (pipeline)

Interruzioni

Canalizzazione (pipeline)

Macchina senza pipeline

In una architettura che segue il modello della MdVN le istruzioni sono eseguite una dopo l'altra

									Ese	cuzi	one	seq	uen	ziale	•										
Δt																									
Istruzione 1	F	D	Е	М	WB																				
Istruzione 2						F	D	E	М	WB															
Istruzione 3											F	D	E	М	WB										
Istruzione 4																F	D	E	М	WB					
Istruzione 5																					F	D	E	М	WB

Generalità

- □ Il pipeline, o canalizzazione, è una tecnica che consiste nella scomporre una rete logica (combinatoria) in una serie di reti logiche più semplici mediante l'inserimento di opportuni registri di disaccoppiamento (interlock)
- ☐ Questo accorgimento permette di aumentare la frequenza di clock e svolgere **più fasi in parallelo**

Generalità

- ☐ L'esecuzione di una istruzione, in una macchina RISC (es.: MIPS), è di solito suddivisa in cinque **fasi** (o **sezioni** o **stage**):
 - ❖ F Fetch: prelievo istruzione (con incremento del Program Counter)
 - ❖ **D Decode**: decodifica/riconoscimento istruzione
 - **E Execution**: esecuzione istruzione
 - **❖ M Memory**: accesso in memoria per scrittura o lettura (*load* o *store*)
 - ❖ WB Write Back: quando il risultato dell'ALU (o durante una operazione di load) viene messo nel registro destinazione

Macchina senza pipeline

In ogni momento **solo una unità funzionale è attiva** e le altre non sono impegnate:

□ Fetch: Memoria

Istruzioni (e

aggiornamento PC) •

□Decode: Blocco


registri (e CU) •

☐ Execute: ALU •

□MEM: Memoria dati •

☐ Write Back: Blocco

registri •



Macchina con pipeline

In una macchina canalizzata, cioè con pipeline, ogni unità funzionale elabora la fase che gli corrisponde e poi passa all'istruzione successiva.

							Esc	ecuz	ione	sequ	ıenzi	ale							
Δt																20			
Istruzione 1																			
Istruzione 2																			
Istruzione 3			F	D	Е	М	WB												
Istruzione 4				F	D	E	М	WB											
Istruzione 5					F	D	E	М	WB										

In questo modo una volta che la canalizzazione arriva **a regime**, cioè quando tutte le unità funzionali sono occupate e cioè si svolgono fino a *n* istruzioni contemporaneamente in *n* fasi diverse, alla fine di una fase si completa una istruzione

Generalità

- □ Poiché ciascuna fase deve poter essere svolta contemporaneamente a quelle delle altre istruzioni, è necessario imporre che tutte quante abbiano la stessa durata (stabilita valutando la fase più lenta durante la progettazione dell'architettura con test temporali)
- Questo determina un **clock totale più lungo** (si attribuisce a tutte le classi di istruzione il tempo della classe di istruzione più dispendiosa temporalmente; c'è un periodo più lungo); ma il tempo complessivo di esecuzione del programma si migliora (si ha una frequenza di elaborazione maggiore una volta che la canalizzazione è a regime)

Calcolo del periodo di clock

- Per determinare il **periodo di clock uniforme** che permette di svolgere le fasi in modo da poterle sovrapporre si deve individuare l'istruzione o meglio la classe di istruzione più lenta
- ☐ In pratica si progetta la CPU in modo che le fasi abbiano tempi simili


Classe Istruzione	Fetch dell'istruzione	Lettura registri	ALU	Accesso in memoria	Scrittura nel registro	TOTALE
LOAD	200ps	100ps	200ps	200ps	100ps	800ps
STORE	200ps	100ps	200ps	200ps		700ps
FORMATO R	200ps	100ps	200ps		100ps	600ps
SALTO CONDIZIONATO	200ps	100ps	200ps			500ps

In questo esempio, grazie alla canalizzazione si può ridurre il periodo di clock da 800ps (durata massima di una istruzione) a 200ps (durata massima di una fase), ovvero quadruplicare la velocità del clock

Applicazione e guadagno

☐ Il guadagno offerto da una canalizzazione è, una volta "a regime", dato del numero delle fasi elementari legate alla esecuzione dell'istruzione (in un caso con cinque fasi il guadagno è di cinque volte) ☐ In alcune macchine c'è una canalizzazione fino a 20 fasi che consente uno sfruttamento completo di tutte le unità funzionali in gioco (es.: l'accesso a delle memorie ausiliare come la cache) L'Intel Core 2 Duo ha 14 fasi di canalizzazione per singolo core ☐ Il **compilatore** assume un ruolo fondamentale: deve infatti presiedere alla suddivisione delle istruzioni complesse in gruppi di istruzioni semplici ed ottimizzare la sequenza di esecuzione, sfruttando appieno i vantaggi della pipeline ☐ La canalizzazione infatti è un accorgimento **trasparente** al programmatore

Esempio dell'applicazione e del guadagno



200 ps 200 ps

200 ps 200 ps 200 ps

Patterson et al., STRUTTURA E PROGETTO DEI CALCOLATORI, 3/E, Zanichelli editore S.p.A. Copyright © 2010

Compilatore in macchine canalizzate

- ☐ Il **compilatore** assume un ruolo fondamentale: deve infatti presiedere alla suddivisione delle istruzioni complesse in gruppi di istruzioni semplici ed ottimizzare la sequenza di esecuzione, sfruttando appieno i vantaggi della pipeline
- ☐ La canalizzazione, infatti, è un accorgimento **trasparente** al programmatore

Canalizzazione nelle macchine CISC

- ☐ L'implementazione di pipeline su **elaboratori CISC** risulta difficoltosa a causa della intrinseca complessità delle istruzioni
- L'esecuzione di una istruzione, nelle macchine CISC, è di solito suddivisa in sei fasi (o sezioni) la cui durata è molto variabile:
 - ❖ F Fetch: prelievo istruzione (con incremento del Program Counter)
 - ❖ **D Decode**: decodifica/riconoscimento istruzione
 - ❖ L Load: prelievo operandi dalla memoria (tipico delle istruzioni con modi di indirizzamento complesso)
 - **E Execution**: esecuzione istruzione
 - ❖ M Memory: accesso in memoria per scrittura o lettura (load o store)
 - ❖ WB Write Back: quando il risultato dell'ALU o quello letto dalla memoria viene messo nel registro destinazione

Canalizzazione nelle macchine CISC

- ☐ La fase Fetch può sovrapporsi alla fase Decode nelle macchine CISC solamente se l'istruzione ha dimensione fissa e quindi è possibile calcolare il prossimo valore del Program Counter senza sapere la classe di istruzione
- □ Altrimenti nelle architetture CISC con istruzioni a dimensione variabile, oltre alla presenza di una eventuale fase di Load (recupero degli operandi), la fase di decodifica è variabile così come quelle di esecuzione e di scrittura dei dati
- L'alternativa è commisurare il tempo più lungo di ciascuna fase delle diverse classi di istruzioni ed uniformare ogni fase di tutte le classi di istruzioni a quelle più lunghe (esattamente come avviene per le macchine RISC); con un dispendio temporale più lungo per le istruzioni "meno complesse"

Canalizzazione nelle macchine CISC

								Ese	cuzio	one F	RISC										
Δt	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
Istruzione 1	F	D	Ε	М	WB																
Istruzione 2																					
Istruzione 3			F	D	E	М	WB														
Istruzione 4				F	D	E	М	WB													
Istruzione 5					F	D	E	М	WB												

								Ese	cuzio	one C	CISC										
Δt																					
Istruzione 1	F	D	D	L	L	L	E	E	M	WB											
Istruzione 2				F	D	D	L	L	L	E	M	WB									
Istruzione 3						F	D	D	D	D	L	L	E	М	М	WB					
Istruzione 4										F	F	D	L		L	E	Μ	WB			
Istruzione 5												F	F	D	D	L	L	L	Е	М	WB

Canalizzazione nelle macchine CISC

- Seppur fattibile, la canalizzazione nelle macchine CISC è molto più complicata da realizzare
- Nel contempo una istruzione CISC compie funzioni più "articolate" che in una macchina RISC richiederebbero più istruzioni
- Malgrado questi due punti, uno sfavorevole ma fattibile e l'altro estremamente vantaggioso, si predilige l'uso di Macchine RISC perché, da analisi statistiche, il 90% dei programmi utilizza istruzioni semplici mentre l'impiego di istruzioni complesse è riservato a pochi applicativi specifici

ADD #300,#100,#200

ISTRUZIONE SEMPLICE AFFINE lw \$t1,100 lw \$t2,200 add \$t0,\$t1,\$t2 sw \$t0,300 Condizioni svantaggiose per il Pipeline Criticità della canalizzazione o hazard

Degrado delle prestazioni: hazard

- La regolarità delle istruzioni permette di utilizzare e ottimizzare il funzionamento della pipeline, fino a quando non si verifica una criticità nella esecuzione (hazard)
- Ad esempio nel caso di un salto è necessario svuotare il pipe per far si che siano caricate le istruzioni che fanno riferimento al punto di arrivo del salto e le successive

			Es	seci	ızio	ne			
	Δt								
	I1								
	12								
)	13								
	14								
	BRANCH 110								
)[16								
	17								
Ī	18								
	19								

HAZARD

- Le criticità nella esecuzione (hazard) possono essere:
 - SUL CONTROLLO (control hazard): un salto cambia il flusso sequenziale di esecuzione delle istruzioni (jump/beq ma anche una interruzione o un salto a subroutine)
 - SUI DATI (data hazard): quando un dato (istruzione o operando) che deve essere elaborato in una istruzione non è ancora pronto perché in corso di calcolo nell'istruzione precedente.
 - STRUTTURALI: le risorse HW non sono sufficienti (es.: l'ALU sta ancora svolgendo una operazione precedente e quindi non è libera)

Esempio data hazard sul registro \$s0: add \$s0, \$t0, \$t1 sub \$t2, \$s0, \$t3

Δt	0	1	2	3	4	5	6	7
I1	F	D	E	M	WB			
12		Stallo1	Stallo2	F	D	Ε	М	WB


La seconda istruzione non può eseguire la lettura degli argomenti se la prima non fa WB (le due fasi **WB** e **D** potrebbero essere sovrapposte se **WB** avviene nella prima metà e **D** nella seconda metà del periodo di clock). Per questo si ricorre ad uno/due Stallo

Patterson et al., STRUTTURA E PROGETTO DEI CALCOLATORI, 3/E, Zanichelli editore S.p.A. Copyright © 2010

PIPELINE

Soluzioni alle criticità: propagazione (forwarding)

- ☐ In alcuni casi l'informazione utile all'istruzione successiva è già presente nella pipeline ben prima del **WB**
- ☐ Si inseriscono nel datapath delle "scorciatoie" che recapitano il dato all'unità funzionale che ne ha bisogno senza aspettare la fase di **WB**



Soluzioni alle criticità: propagazione (forwarding)

- ☐ L'adozione del forwarding evita i problemi correlati ad una canalizzazione con solo interlocked block.
- Una canalizzazione interlocked block le fasi della pipeline NON sono interconnesse in modo tale che l'esecuzione di un'istruzione può dipendere dal completamento di un'altra istruzione nella pipeline. Questo tipo di organizzazione può introdurre ritardi e complicazioni nel design del processore
- Con il termine "without Interlocked Pipeline Stages" si indica che il design del processore MIPS è stato sviluppato senza questa caratteristica, adottando un approccio più semplice e diretto alla progettazione della pipeline. Questo ha contribuito a rendere il MIPS più efficiente e più facile da implementare rispetto ad altre architetture di processore che utilizzano l'interlocking delle fasi della pipeline.

Soluzioni alle criticità: propagazione (stallo)

☐ Se la fase che ha bisogno del dato si trova prima (nel tempo) di quella che lo produce, il forwarding non è possibile e quindi è necessario inserire un tempo di attesa (stallo o bolla)

Δt	0	1	2	3	4	5
lw <u>\$t0</u> ,20(\$s0)	F	D	Е	М	WB	
add \$t1, <u>\$t0</u> ,\$t2		F	D	Е	M	WB

Δt	0	1	2	3	4	5	6	7
lw <u>\$t0</u> ,20(\$s0)	F	D	Е	М	WB			
add \$t1, <mark>\$t0</mark> ,\$t2		•	>	F	D	Е	М	WB

Soluzioni alle criticità: propagazione (stallo)

☐ Possibile implementazione di una bolla: uso dell'istruzione NOP (fa perdere due fasi: F e D)

lw <u>\$t0</u> ,20(\$s0)	F	D	Е	М	WB	
add \$t1, <u>\$t0</u> ,\$t2		F	D	Е	M	WB

lw \$t0,20(\$s0)	F	D	Ε	М	WB					
NOP		F	D							
NOP			F	D						
add \$t1,\$t0,\$t2				F	D	Е	М	WB		

Degrado delle prestazioni: eliminazione stalli

☐ Una ulteriore soluzione ai dati hazard (e in parte ai control hazard) si ottiene **riordinando le istruzioni** (ed evitando gli stalli). La condizione da rispettare è mantenere la stessa semantica

A=B+E e C=B+F	Δt	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
I1: lw \$t1, 0(\$t0)	I1	F	D	E	М	WB											
l2: lw <u>\$t2</u> , 4(\$t0)	12		F	D	E	М	WB										
l3: add \$t3, \$t1, <u>\$t2</u>	13			0	O O	F	D	E	М	WB							
14: sw \$t3, 12(\$t0)	14						F	D	E	М	WB						
I5: lw <u>\$t4</u> , 8(\$t0)	15							F	D	E	М	WB					
I6: add \$t5, \$t1, \$t4	16								၁	၁	F	D	E	М	WB		
17: sw \$t5 16(\$t0)	17											F	D	E	М	WB	

Degrado delle prestazioni: eliminazione stalli

☐ Riordino delle istruzioni con assenza di stalli e semantica corretta

A=B+E e C=B+F

11: lw \$t1, 0(\$t0)

12: lw \$t2, 4(\$t0)

13: lw \$t4, 8(\$t0)

14: add \$t3, \$t1, \$t2

I5: sw \$t3, 12(\$t0)

16: add \$t5, \$t1, \$t4


17: sw \$t5, 16(\$t0)

Δt	0	1	2	3	4	5	6	7	8	9	10
I1	F	D	E	М	WB						
12		F	D	E	М	WB					
13			F	D	E	М	WB				
14				F	D	E	М	WB			
15					F	D	E	М	WB		
16						F	D	E	М	WB	
17							F	D	E	М	WB

Degrado delle prestazioni: mitigare i control hazard

Anticipare la decisione:
□ se il salto condizionato è calcolato dall'ALU nella fase E ci saranno <u>due</u> istruzio da «scartare» perché si deve aspettata la fine della terza fase; se invece il salto condizionato è deciso nella fase D è sufficiente «scartare» <u>una</u> istruzione
Branch prediction (previsione del salto):
☐ la CPU osserva i salti eseguiti e cerca di pre-caricare l'istruzione (seguente o d destinazione) che deve essere eseguita
Ritardare il salto:
se è possibile anticipare l'istruzione che segue il salto condizionato senza conseguenze semantiche e logiche si elimina lo stallo

PAUSA



CPU IMIPS con Pipeline

PIPELINE MIPS

Generalità

- La canalizzazione per funzionare adegautamente richiede che le varie unità siano sincronizzate e che i dati delle varie istruzioni non si sovrappongano, quindi all'interno delle pipeline sono posti dei blocchi (interlock) che sorvegliano il completamento delle varie istruzioni e fanno procedere il pipeline solamente quando tutti gli stadi sono pronti. Questo meccanismo garantisce la corretta esecuzione del programma ma introduce spesso stalli nella CPU che deprimono le prestazioni
- ☐ La caratteristica distintiva del progetto MIPS è che tutte le istruzioni sono completate dagli stadi della pipeline in un solo ciclo di clock in modo da non introdurre ritardi e stalli nella pipeline

PIPELINE MIPS


Generalità

CPU MIPS con pipeline (senza gestione hazard)
Obiettivo:
☐ fasi veloci (periodo di clock = durata della fase più lenta)
Ciascuna fase realizza un solo compito (o più compiti ma in parallelo)
☐ Ciascuna fase riceve informazioni e segnali di controllo
☐ Ciascuna fase passa alla successiva le informazioni e segnali di controllo
☐ I segnali necessari devono restare stabili durante tutta la fase. Per rendere stabili dei segnali si usano LATCH oppure registri che cambiano solo alla transizione del clock
Soluzione: separare ciascuna fase dalla successiva con un registro (<i>interblock</i>) che riceve informazioni e segnali di controllo dalla fase precedente e li mette a disposizione alla fase successiva
MIPS <i>microprocessor without interlocked pipeline stages</i> (microprocessore senza fasi bloccanti nel pipeline)

Patterson et al., STRUTTURA E PROGETTO DEI CALCOLATORI, 3/E, Zanichelli editore S.p.A. Copyright © 2010

PIPELINE MIPS


Struttura di base



Patterson et al., STRUTTURA E PROGETTO DEI CALCOLATORI, 3/E, Zanichelli editore S.p.A. Copyright © 2010


PIPELINE MIPS

Componenti coinvolte nel fetch




PIPELINE MIPS

Componenti coinvolte nella decodifica e lettura registri



PIPELINE MIPS


Componenti coinvolte nell'esecuzione o calcolo indirizzo



Patterson et al., STRUTTURA E PROGETTO DEI CALCOLATORI, 3/E, Zanichelli editore S.p.A. Copyright © 2010


PIPELINE MIPS

Componenti coinvolte nell'accesso alla memoria




PIPELINE MIPS

Componenti coinvolte nella scrittura registri (WB)



PIPELINE MIPS


Pipeline con WB corretto e Salti



PIPELINE MIPS


I registri del pipeline IMIPS

Ad ogni fase nei **registri** del pipeline sono presenti i **dati** (letti dai registri o dalla parte immediata) e i **comandi** (generati dalla CU)



PIPELINE MIPS

CPU MIPS



Considerazioni sugli hazard

CPU IMIPS: una considerazione sui data hazard

- ☐ Un Data hazard si verifica quando una istruzione dà il valore ad una delle due istruzioni successive (prima di WB) ovvero: il registro destinazione della istruzione precedente è uguale ad uno dei due registri argomenti delle due istruzioni successive ed inoltre: la istruzione precedente ha RegWrite = true
 - ☐ Problema: stallo
 - ☐ Soluzione: FORWARDING o eliminazione stallo

PIPELINE MIPS

Soluzioni alle criticità: propagazione (forwarding)

- ☐ Nel MIPS, per fermare l'istruzione con uno stallo, si deve (nella fase di Decodifica):
 - ☐ Annullare l'istruzione che deve attendere (una bolla che continuerà senza fare nulla) ovvero azzerare i segnali di controllo MemWrite e RegWrite e bloccare il registro F/D
 - ☐ Ripetere l'istruzione che è stata letta e deve entrare nella fase Decodifica ovvero impedire l'aggiornamento del registro F/D della pipeline
 - ☐ Rileggere la stessa istruzione di nuovo perché possa essere rieseguita un clock dopo, ovvero impedire che il PC si aggiorni

☐ Salto incondizionato:
□ Anticipo: si costruisce una circuiteria che analizza l'opcode dell'istruzione e se è un salto incondizionato si aggiorna il Program Counter dopo il fetch senza decodificare l'istruzione saltando alla parte di codice indicato dal salto (non si scarta nessuna istruzione perchè la successiva è quella corretta)
☐ Salto condizionato:
☐ Predizione
☐ Ritardo del salto (delay slot)


PIPELINE MIPS

- Ad ogni istruzione di salto si possono associare alcuni bit che «predicono» (rispetto alla storia dei salti già fatti) contando se è più probabile che il salto sia fatto oppure no
 - con un solo bit si può rappresentare l'informazione «l'ultima volta il salto è stato fatto». Nel realizzare un ciclo la previsione sarà sbagliata 2 volte: entrando e uscendo
 - con due bit si può realizzare la macchina a stati finiti (figura laterale), che ha bisogno di due sbagli consecutivi per cambiare previsione e quindi sbaglia meno nei cicli a forte prevalenza di uno specifico tipo di scelta (fa una sola predizione errata)



- ☐ Per recuperare il tempo perso dallo stallo si può **ritardare il salto** (**delay slot**) ovvero eseguire in ogni caso l'istruzione che segue il salto condizionato Questo richiede una scrittura del codice assembly diversa, oppure l'uso di un compilatore capace di automatizzare le necessarie modifiche al codice macchina prodotto ☐ Nel delay slot è possibile copiare una delle istruzioni che vanno sempre eseguite: **Caso 1**: una istruzione precedente che non abbia dipendenze (anche indirette) con il salto condizionato NOTA: l'istruzione viene copiata perché potrebbe far parte di altri flussi di controllo ☐ Se non ci sono istruzioni precedenti senza dipendenze: Caso 2: si copia l'istruzione alla destinazione del salto NOTA: quando il salto NON viene fatto l'istruzione scelta (che viene sempre eseguita) però non deve creare problemi:
 - ad esempio può calcolare un valore non più necessario nel codice seguente (l'importante è che non sia dannosa per l'esecuzione successiva)


PIPELINE MIPS



PIPELINE MIPS

CPU MIPS: una considerazione sul control hazard

a. Da prima



Δt	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
I1	F	D	Ε	M	W														
12		F	D	Ε	M	W													
13			F	D	Ε	М	W												
14				F	D	Ε	M	W											
B10					F	D	Ε	M	W										
16						F	D	E	M										
17							F	D	Е										
18								F	D								4	4 istrı	uzior
19									F									cario	
I10										F	D	Е	M	W				ma ir	hutil

Δt	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	lot
l1	F	D	Е	M	W															Delay slot
12		F	D	Ε	M	W														Del
13			F	D	Е	M	W													
B10				F	D	Ε	M	W												
14					F	D	Ε	М	W											
16						F	D	Ε	M											
17							F	D	Ε											
18								F	D										istruzi	
I10									F	D	Е	М	W						caricat na inut	

orwarding

PIPELINE MIPS

CPU MIPS: una considerazione sul control hazard

Δt					4		6		8	9			14	16	18
l1	F	D	Ε	M	W										
12		F	D	Ε	М	W									
13			F	D	Ε	М	W								
B10				F	D	Ε	M	W							
14					F	D	Ε	M	W						
16						F	D								
I10							F	D	Е	М	W				

1 istruzione caricata ma inutile

redizione

PIPELINE MIPS

CPU IMIPS: una considerazione sul control hazard


Δt	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
11	F	D	Ε	M	W														
12		F	D	Ε	M	W													
13			F	D	Ε	M	W												
B10				F	D	Ε	M	W											
14					F	D	Ε	M	W										
110						F	D	Ε	M	W									

nessuna
istruzione
caricata
Inutilmente
se predizione
confermata

PIPELINE MIPS

CPU MIPS: una considerazione sul control hazard

b. Dall'indirizzo di salto



Δt	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17 18	
l1	F	D	E	M	W														
12		F	D	E	M	W													
13			F	D	E	М	W												
14				F	D	E	M	W											
15					F	D	E	M	W										
16						F	D	E	M	W									
17							F	D	E	M	w								
B(I4)								F	D	E	M	w							
19									F	D	E	M							
I10										F	D	E						4 istruzio	r
l11											F	D						caricate	5
l12												F						ma inut	li
14													F	D	E	M	w		

Δt	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	ot
I1	F	D	E	M	W															Delay slot
12		F	D	E	M	W														<u>ө</u>
13			F	D	E	M	W													
15				F	D	Ε	M	W												
16					F	D	E	M	W											
17						F	D	E	M	W										
B(I4)							F	D	E	M	W									
14								F	D	E	M	W								
19									F	D	E							2 :	-t	oni
I10										F	D								struzi arica	
l11											F							V	a inu	
15											F	D	E	M	W					

																			8
l1	F	D	E	M	W														Forwarding
12		F	D	E	M	W													ĕ
13			F	D	E	M	W												For
15				F	D	E	M	W											
16					F	D	E	M	W										
17						F	D	E	M	W									
B(I4)							F	D	E	M	W								
14								F	D	E	M	W							
19									F								1:0		
15										F	D	E	M	W				truzio ricato	
16											F	D	E	M	W			inut	
17												F	D	E	M	W			

redizione

PIPELINE MIPS


CPU MIPS: una considerazione sul control hazard

Δt	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
11	F	D	E	M	W													
12		F	D	E	М	W												
13			F	D	E	М	W											
15				F	D	E	M	W										
16					F	D	E	M	W									
17						F	D	E	M	W								
B(I4)							F	D	E	M	W							
14								F	D	E	M	W						
15									F	D	E	М	W					r
16										F	D	E	M	W		1		is (

nessuna istruzione caricata nutilmente

se predizione confermata

PIPELINE MIPS



Δt	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
I1	F	D	E	M	W														
12		F	D	E	M	W													
13			F	D	E	M	w												
14				F	D	E	M	W											
B(I11)					F	D	E	М	w										
16						F	D	E	M	W									
17							F	D	E	M	w								
18								F	D	E	M	w							
19									F	D	E	M	w						
I10										F	D	E	M	w					
l11											F	D	E	M	W				
l12												F	D	E	М	W			
I13													F	D	E	M	W		

Δt	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	lot
I1	F	D	E	M	W															Delay slot
12		F	D	E	M	W														els
13			F	D	E	М	W													
14				F	D	E	М	W												
B(I11)					F	D	E	М	w											
l11						F	D	E	M	W										
17							F	D	E											
18								F	D											
19									F											
l12										F	D	E	M	w				3 is	struzi	oni
I13											F	D	E	M	W				aricat	
																		m	a inu	tili

CPU IMIPS: una considerazione sul control hazard

l1	F	D	E	M	W											
12		F	D	E	M	w										
13			F	D	E	М	w									
14				F	D	E	M	w								
B(I11)					F	D	E	M	W							
l11						F	D	E	M	W						
17							F	D	Ε							
l12								F	D	E	M	w				
l13									F	D	E	M	W			1 istr

l istruzione caricate ma inutile

orwarding

CPU MIPS: una considerazione sul control hazard

Δt	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	
l1	F	D	E	M	W															
12		F	D	E	M	W														
13			F	D	E	M	W													
14				F	D	E	M	W												
B(I11)					F	D	Ε	M	W											
l11						F	D	E	M	W										
l12							F	D	E	М	W									
l13								F	D	E	М	W								
																		ness	una	

istruzione caricata Inutilmente se predizione confermata redizione

