

Projeto RTL - Interface de Barramento

Téo Mendes Araújo - 2024015454
Giovana Nunes Fioravante - 2024103850
Turma PN5

10 de Outubro de 2025

Sumário

1	Introdução	3
2	Definição e Arquitetura de Barramento	3
2.1	Protocolo de Comunicação	3
3	Diagrama de Blocos	4
4	Diagrama de Fases	5
5	Caminho de Dados (Datapath)	6
5.1	Unidade Lógica e Aritmética (ALU)	7
6	Netlist e Esquemáticos RTL	7
7	Funcionamento e Pipeline	9
7.1	Estágios do Pipeline	9
7.2	Considerações de Implementação	9
8	Conclusão	9
9	Referências Bibliográficas	10
10	Apêndices	10

1 Introdução

O presente projeto¹ fundamenta-se na criação de uma interface de Barramento utilizando a linguagem de descrição de hardware VHDL. O objetivo principal é aprimorar a capacidade de manipulação e tráfego de dados entre módulos digitais, consolidando os conhecimentos na metodologia RTL (*Register Transfer Level*).

2 Definição e Arquitetura de Barramento

Para alcançar os objetivos propostos, desenvolveu-se uma interface de barramento baseada na troca de informações entre o processador (Mestre) e seus módulos periféricos (Escravos/Memórias). Teoricamente, o barramento é um conjunto de condutores paralelos subdivididos em três vias distintas:

- **Barramento de Endereço (ADDR):** Define a localização exata do módulo a ser acessado.
- **Barramento de Dados (DATA):** Via de transporte bidirecional de informação.
- **Barramento de Controle (READW):** Responsável pela temporização e especificação da operação (sinal lógico para *READ* ou *WRITE*).




Figura 1: Esquemático da Interface de Barramento

O projeto da interface, conforme ilustrado na metodologia RTL, resolve o problema de controle de acesso ao meio compartilhado. A implementação requer uma lógica de controle que gerencia a transição entre os estados operacionais, garantindo que o módulo periférico só participe da comunicação quando especificamente endereçado.

2.1 Protocolo de Comunicação

O processador decide qual periférico (ex: memória) deseja acessar posicionando o endereço único deste no **Barramento de Endereços**. Todos os periféricos leem esse endereço, mas apenas aquele cujo identificador interno corresponde ao transmitido é ativado. Em seguida, o processador envia um comando pelo **Barramento de Controle** (ex: $readW = 0$ para leitura ou $readW = 1$ para escrita), definindo a direção do fluxo:

- **Leitura:** O periférico ativado insere seu dado no Barramento de Dados. O processador copia a informação e o periférico desconecta-se (estado de alta impedância) para liberar a via.
- **Escrita:** O processador insere o novo dado diretamente no Barramento de Dados e o periférico ativado armazena a informação em seu registrador interno.

¹Palavras-chave: Barramento, Processador, Dados, Endereço, Von Neumann

Em suma, a interface estrutura-se na relação mestre-escravo entre o processador, suas memórias e outros dispositivos de I/O.

3 Diagrama de Blocos

O sistema consiste em um processador com 8 bits de memória interna, uma Unidade Lógica e Aritmética (ALU) e uma unidade de controle.






Figura 2: Diagrama de Blocos de Alto Nível

4 Diagrama de Fases

Abaixo, apresentam-se os diagramas temporais e de estados das fases de operação da CPU e dos periféricos.



(a) Fases da CPU



(b) Estados dos Periféricos

Figura 3: Diagramas de Fases do Sistema

5 Caminho de Dados (Datapath)

O processador utiliza uma **pseudo-arquitetura de Von Neumann**. A formatação da instrução é determinada pela entrada *opcode*:

- 000: Dado → Endereço
- 001: Endereço → *Don't care*
- Demais: Endereço → Endereço




Figura 4: Esquemático do Caminho de Dados

Parte das saídas do comparador é direcionada ao DEMUX, que atua no chaveamento da entrada, podendo roteá-la diretamente ao barramento de DADOS ou para os endereços. Através do *clock*, o MUX seleciona o dado de retorno do endereço com uma latência de 2 ciclos.

5.1 Unidade Lógica e Aritmética (ALU)

A ALU é implementada via multiplexador e executa instruções baseadas no *opcode*.

Opcode	Mnemônico	Descrição
000	WRITE	Escrita na memória
001	READ	Leitura da memória
010	NOT	Inversão lógica (Complemento de 1)
011	AND	AND Bitwise
100	ADD	Adição
101	SUB	Subtração
110	SLL	Shift Left Logical
111	SRL	Shift Right Logical

Tabela 1: Tabela de Operações da ALU

Apesar de não haver instruções explícitas para *OR bitwise*, multiplicação ou divisão, é possível executá-las via software através da repetição de operações básicas, similar à arquitetura de processadores RISC simplificados (como alguns núcleos ARM Cortex-M0 que não possuem hardware dedicado para divisão).

6 Netlist e Esquemáticos RTL

Esta seção apresenta a síntese dos componentes principais gerada pela ferramenta de CAD.




Figura 5: Visão Geral da CPU (RTL Viewer)






Figura 6: Lógica de Controle e Decodificação



7 Funcionamento e Pipeline

O sistema utiliza um modelo de **pipeline de dois estágios**, priorizando o paralelismo de instruções. A representação numérica adotada é o **Complemento de 1**.

7.1 Estágios do Pipeline

1. **Busca/Decodificação:** No primeiro ciclo, o *Opcode* é analisado. Instruções de escrita (000) ou leitura roteiam os operandos para a ALU.
2. **Execução:**
 - **Latência:** Devido à estrutura do pipeline, o resultado da operação estará disponível na saída após 2 ciclos de *clock*. Isso permite que, enquanto uma instrução é calculada, a próxima seja decodificada.
 - **Conflitos (Hazards):** Em ciclos ímpares, operações de escrita podem sofrer conflitos de dados (sobrescrita) devido à seleção do MUX de operandos. Recomenda-se a inserção de um ciclo de espera (*stall*).

7.2 Considerações de Implementação

Há a possibilidade de executar operações com operandos intercalados. Por exemplo, se temos $A = 1$ e $B = 2$ na ALU e o operando muda, o sistema permite a execução do cálculo com o novo valor mantendo o anterior no barramento. Caso o resultado da conta original seja o pretendido, é necessário aguardar 2 ciclos de *clock* para estabilização.

Nota sobre FSM: Inicialmente, considerou-se uma Máquina de Estados Finitos (FSM) para controle global. Entretanto, no contexto deste pipeline, a FSM introduziu complexidade temporal excessiva, sendo removida em favor de uma lógica de controle distribuída.

8 Conclusão

A implementação de um processador sem o uso de arquiteturas pré-fabricadas demonstrou-se um excelente exercício de fixação da linguagem VHDL e técnicas RTL. A ausência de alicerces rígidos exigiu a tomada de decisões de design críticas, resultando em soluções criativas para o gerenciamento de *hazards* e controle de barramento. O projeto cumpriu o objetivo de solidificar o conhecimento prático em Sistemas Digitais.

9 Referências Bibliográficas

Referências

- [1] GEEKSFORGEES. **Computer Organization | Von Neumann architecture**. Disponível em: <https://www.geeksforgeeks.org/computer-organization-architecture/computer-organization-von-neumann-architecture/>. Acesso em: 10 out. 2025.
- [2] SARANYA, S. **Bus Structures**. LinkedIn Pulse, 2018. Disponível em: <https://www.linkedin.com/pulse/bus-structres-saranya-s/>. Acesso em: 10 out. 2025.
- [3] GEEKSFORGEES. **Difference between Von Neumann and Harvard Architecture**. Disponível em: <https://www.geeksforgeeks.org/computer-organization-architecture/difference-between-von-neumann-and-harvard-architecture/>. Acesso em: 10 out. 2025.
- [4] TAPPERO, Fabrizio; MEALY, Bryan. **Free Range VHDL**. Disponível em: <https://github.com/fabriziotappero/Free-Range-VHDL-book>. Acesso em: 10 out. 2025.
- [5] GEEKSFORGEES. **Computer Organization | Instruction Formats**. Disponível em: <https://www.geeksforgeeks.org/computer-organization-architecture/computer-organization-instruction-formats-zero-one-two-three-address-instruction/>. Acesso em: 10 out. 2025.

10 Apêndices

Todo o código fonte, arquivos de simulação e *testbenches* relativos a este trabalho encontram-se disponíveis no repositório:

<https://github.com/TeoMAraujo/Laboratorio-de-Sistemas-Digitais/tree/main/TP>