

UNIVERSIDADE FEDERAL DO RIO GRANDE DO NORTE DEPARTAMENTO DE ENGENHARIA DE COMPUTAÇÃO E AUTOMAÇÃO DCA0212.1 – CIRCUITOS DIGITAIS – LABORATÓRIO

PROJETO MÁQUINA DE SORVETE

DISCENTES: EFRAIN MARCELO PULGAR PANTALEON FERNANDO LUCAS SOUSA SILVA MATHEUS GOMES DINIZ ANDRADE TEÓPHILO VITOR DE CARVALHO CLEMENTE

> DOCENTE: TIAGO BARROS

1. Introdução

A máquina produtora de sorvete consiste em uma importante ferramenta utilizada para produzir comercialmente sorvetes de massa, picolés, gelatos e entre outros tipos. Em seu interior, os materiais serão ao mesmo tempo batidos e congelados, o que lhes dará a consistência adequada para serem vendidos. Como nosso projeto final da disciplina de Circuitos Digitais DCA0212.1, iremos apresentar o controlador utilizado no projeto de uma máquina de sorvete expresso, aqui mostraremos a descrição dele em VHDL e sua respectiva simulação.

2. Controlador

Aqui descreveremos as etapas para obter o controlador do projeto e como foi seu desenvolvimento em VHDL.

2.1. Projeto da Máquina de Estados Finitos (FSM)

Na FSM temos a substituição das operações que envolvem dados por sinais de controle do tipo booleano. Assim, após a obtenção da FSM é possível criar a lógica combinacional que de acordo com equações da obtidas na tabela verdade que veremos posteriormente, e com isso o bloco de controle que irá gerir o funcionamento da máquina de sorvete.




Figura 1 - Máquina de estados (FSM).

2.2. Tabela Verdade

Aqui foi construída uma tabela verdade que descreve o comportamento do sistema, obtivemos uma tabela de 32 (2^5) linhas, porém foi notado os casos que não dependiam de todas e as variáveis, assim foi realizada a simplificação e obtida uma tabela verdade de melhor compreensão. Com isso, analisando os sinais de entrada e saída, percebe-se que para alguns casos os sinais: T_lt_negative6, end_count e B, não fazem diferença para o valor resultante das saídas: n0 e n1, já para outros casos um único deles ou um par é a responsável pela mudança de n0 e n1. Desse modo, a tabela resultante é mostrada na figura 2.

	Inputs					Outputs							
	T_lt_negative6	end_count	В	s0	s1	n0	n1	TempReg_clr	TempReg_ld	start_count	LED	Refrigerador	D
INIT	x	x	X	0	0	0	1	1	0	0	0	0	0
WAIT_T	0	x	X	0	1	0	1	0	1	0	0	1	0
	1	x	X	0	1	1	0	0	1	0	0	1	0
WAIT_B	x	0	0	1	0	1	0	0	0	1	1	0	0
	x	x	1	1	0	1	1	0	0	1	1	0	0
	x	1	0	1	0	0	1	0	0	1	1	0	0
DISP	x	x	0	1	1	1	0	0	0	0	1	0	1
	x	x	1	1	1	1	1	0	0	0	1	0	1

Figura 2 – Tabela verdade dos estados simplificada.

2.3. Lógica Combinacional

Mediante a criação da tabela verdade podemos extrair as equações lógicas de cada estado. Para isso, são utilizados os minitermos que permitem retirar informações da tabela verdade e representar em forma de equações.

```
\begin{split} &n0 = (t\_et\_n6 \cdot s0' \cdot s1) + (end\_count' \cdot B' \cdot s0 \cdot s1') + (B \cdot s0 \cdot s1') + (B' \cdot s0 \cdot s1) + (B \cdot s0 \cdot s1) \\ &n1 = (s0' \cdot s1') + (t\_lt\_n6' \cdot s0' \cdot s1') + (B \cdot s0 \cdot s1') + (end\_count \cdot B' \cdot s0 \cdot s1') + (B \cdot s0 \cdot s1) \\ &TempReg\_clr = s0' \cdot s1 \\ &TempReg\_ld = (t\_lt\_n6' \cdot s0' \cdot s1) + (t\_lt\_n6 \cdot s0' \cdot s1) \\ &start\_count = (end\_count' \cdot B' \cdot s0 \cdot s1') + (B \cdot s0 \cdot s1') + (end\_count \cdot B' \cdot s0 \cdot s1') \\ &LED = (end\_count' \cdot B' \cdot s0 \cdot s1') + (B \cdot s0 \cdot s1') + (end\_count \cdot B' \cdot s0 \cdot s1') + (B' \cdot s0 \cdot s1) \\ &Refrigerador = (t\_lt\_n6' \cdot s0' \cdot s1) + (t\_lt\_n6 \cdot s0' \cdot s1) \\ &D = s0 \cdot s1 \end{split}
```

Após isso, foi constatado que as equações eram passíveis de simplificações e assim foi feito e com isso obtemos o seguinte resultado:

```
\begin{split} &n0 = s1 \cdot s0' \cdot t\_et\_n6 + s0 \cdot (end\_count' + B + s1) \\ &n1 = s0' \cdot (s1' + t\_lt\_n6') + s0 \cdot (B + s1'end\_count) \\ &TempReg\_clr = s0' \cdot s1 \\ &TempReg\_ld = s0' \cdot s1' \\ &start\_count = s0 \cdot s1' \\ &LED = s0 \\ &Refrigerador = s0' \cdot s1 \\ &D = s0 \cdot s1 \end{split}
```

Com isso, projetamos os circuitos lógicos seguindo cada equação obtida, como mostrado nas imagens a seguir:




Figura 3 - Circuitos lógicos de n0 e n1.




Figura 4 - Circuitos lógicos de start_count, TempReg_Id e TempReg_clr.




Figura 5 - Circuito lógico refrigerador, D e LED.

2.4. Descrição do controlador em VHDL

Aqui apresentaremos os códigos em VHDL para a construção do controlador, para tal foram criados os devidos componentes e após isso unidos para a formação do controlador, assim apresentaremos os respectivos códigos e o resultado da simulação final.

```
⊟entity Refrigerador is
 2
         port(
3
            s0_Refrigerador: in bit;
4
            s1_Refrigerador: in bit;
5
            Refrigerador: out bit
6
         );
7
      end;
8
9
    ⊟architecture behav of Refrigerador is
10
    ⊟begin
11
         Refrigerador <= not(s0_Refrigerador) and s1_Refrigerador;
12
      end;
```

Figura 6 - Código VHDL para o refrigerador.

```
⊟entity D is
1
    ⊟entity LED is
                                         1
2
         port(
                                         2
                                                 port(
    3
                                         3
            s0_LED: in bit;
                                                     s0_D, s1_D: in bit;
4
            LED: out bit
                                         4
                                                     saida_D: out bit
5
                                         5
                                                 );
         );
6
      end;
                                         6
                                              end;
                                         7
7
8
    ⊟architecture behav of LED is
                                        8
                                            ⊟architecture behav of D is
                                        9
9
                                            ⊟begin
    ⊟begin
                                        10
         LED <= s0_LED;
                                                 saida_D <= s0_D and s1_D;
10
                                        11
                                              end;
11
      end;
```

Figura 7 - Código VHDL para o LED e para o D respectivamente.

```
□entity TempReg_clr is
 2
    port(
 3
             s0_TempReg_clr: in bit;
 4
             s1_TempReg_clr: in bit;
 5
             TempReg_clr: out bit
 6
         );
 7
      end;
 8
 9
    ⊟architecture behav of TempReg_clr is
10
    ⊟begin
         tempReg_clr <= not(s0_TempReg_clr) and not(s1_TempReg_clr);</pre>
11
12
      end;
```

Figura 8 - Código VHDL para o clear do registrador de temperaturas.

```
1
    ⊟entity TempReg_ld is
 2
    port(
 3
             s0_TempReg_ld: in bit;
 4
             s1_TempReg_ld: in bit;
 5
             TempReg_ld: out bit
 6
         );
 7
      end;
 8
 9
    ⊟architecture behav of TempReg_ld is
10
    ⊟begin
11
         tempReg_ld <= not(s0_TempReg_ld) and s1_TempReg_ld;</pre>
12
      end;
```

Figura 9 - Código VHDL para o load do registrador de temperaturas.

```
⊟entity start_count is
 2
         port(
    3
            s0_start_count: in bit;
 4
            s1_start_count: in bit;
 5
            start_count: out bit
 6
         );
 7
      end;
 8
 9
    ⊟architecture behav of start_count is
10
    ⊟begin
11
         start_count <= s0_start_count and not(s1_start_count);
12
      end;
```

Figura 10 - Código VHDL para a contagem do temporizador.

```
⊟entity flipflop is
2
    port(
3
            d_ff: in bit;
 4
            clk_ff: in bit;
 5
            q_ff: out bit
 6
         );
 7
      end;
 8
9
    ⊟architecture behav of flipflop is
10
    ⊟begin
11
         process(d_ff, clk_ff)
    12
            begin
13
               if(clk_ff ' event and clk_ff = '1' and d_ff = '0') then
    q_ff <= '0';
14
               elsif(clk_ff ' event and clk_ff = '1' and d_ff = '1') then
15
    16
                  q_ff <= '1';
17
               end if;
18
         end process;
19
     end;
```

Figura 11 - Código VHDL para a construção dos Flip-flops.

```
⊟entity registrador is
2
    port(
3
            clk_reg: in bit;
            in_n0, in_n1: in bit;
 5
            out_s0, out_s1: out bit
 6
         );
7
     end;
8
9
    ⊟architecture behav of registrador is
10
         component flipflop is
    11
    port(
12
               d_ff: in bit;
13
               clk_ff: in bit;
14
               q_ff: out bit
15
            );
16
         end component;
17
18
      begin
19
         u1: flipflop port map(d_ff => in_n0, clk_ff => clk_reg, q_ff => out_s0);
20
         u2: flipflop port map(d_ff => in_n1, clk_ff => clk_reg, q_ff => out_s1);
21
      end;
```

Figura 12 - Código VHDL para a construção do Registrador de 2 bits a partir dos Flip-flops.

```
⊟entity Controlador is
                                               31
2
    port(
                                               32
                                                    component n0 is
3
            t_lt_negative6: in bit;
                                               33
                                                    port(
            end_count: in bit;
4
                                                                t_lt_negative6_n0: in bit:
                                               34
5
            B: in bit;
                                               35
                                                               end_count_n0: in bit;
            clk: in bit;
6
                                                               B_n0: in bit;
                                               36
7
                                               37
                                                               s0_n0: in bit;
8
            TempReq_clr_c: out bit;
                                                               s1_n0: in bit;
                                               38
9
            TempReg_ld_c: out bit;
                                                               saida_n0: out bit
                                               39
10
            start_count_c: out bit;
                                               40
                                                            );
            LED_c: out bit;
11
                                                         end component;
                                               41
12
            Refrigerador_c: out bit
                                               42
13
         );
                                                         component n1 is
                                               43
                                                    14
      end;
                                               44
                                                    15
                                                            port(
                                               45
                                                                t_lt_negative6_n1: in bit;
    ⊟architecture behav of Controlador is
16
                                                               end_count_n1: in bit;
17
         signal s0_c: bit;
                                               46
                                               47
                                                               B_n1: in bit;
18
         signal s1_c: bit;
19
                                               48
                                                               s0_n1: in bit;
20
         signal n0_c: bit;
                                               49
                                                               s1_n1: in bit;
21
         signal n1_c: bit;
                                               50
                                                               saida_n1: out bit
22
                                                            );
                                               51
23
                                               52
                                                         end component;
         component registrador is
24
    53
25
    port(
                                               54
                                                         component LED is
                                                    clk_reg: in bit;
26
                                               55
                                                    port(
27
               in_n0, in_n1: in bit;
                                               56
                                                               s0_LED: in bit;
28
               out_s0, out_s1: out bit
                                                               saida_LED: out bit
                                               57
29
            );
                                               58
30
         end component;
                                               59
                                                         end component;
31
```

Figura 13 - Junção dos componentes e código final em VHDL.

```
61
         component Refrigerador is
62
    63
    port(
               s0_Refrigerador: in bit;
64
65
               s1_Refrigerador: in bit;
66
               saida_Refrigerador: out bit
67
            ):
         end component;
68
69
70
    component start_count is
                                                    85
71
    port(
                                                    86
                                                        component TempReg_ld is
72
               s0_start_count: in bit;
                                                    87
                                                        port(
73
               s1_start_count: in bit;
                                                    88
                                                                   s0_TempReg_ld: in bit;
74
               saida_start_count: out bit
                                                    89
                                                                   s1_TempReg_ld: in bit;
75
            ):
                                                    90
                                                                   saida_TempReg_ld: out bit
76
         end component;
                                                    91
                                                                );
77
                                                    92
                                                             end component;
         component TempReg_clr is
78
    93
79
    port(
                                                    94
                                                        component D is
80
               s0_TempReg_clr: in bit;
                                                    95
                                                        port(
81
               s1_TempReg_clr: in bit;
                                                    96
                                                                   s0_D, s1_D: in bit;
               saida_TempReg_clr: out bit
                                                                   saida_D: out bit
82
                                                    97
            ):
83
                                                    98
                                                                ):
84
         end component;
                                                    99
                                                             end component;
```

Figura 14 - Junção dos componentes e código final em VHDL.

```
begin
 93
                                                         120
                                                                    u4: LED port map(
                                                               94
                                                         121
                                                                          s0_LED => s0_c.
 95
     u1: n0 port map(
                                                         122
                                                                          saida_LED => LED_c
 96
                t_lt_negative6_n0 => t_lt_negative6,
                                                         123
 97
                end_count_n0 => end_count,
                                                         124
                                                               u5: Refrigerador port map(
                B_n0 => B,
 98
                                                         125
                                                                          s0_Refrigerador => s0_c,
 99
                s0_n0 => s0_c,
                                                         126
                                                                          s1_Refrigerador => s1_c,
100
                s1_n0 => s1_c,
                                                         127
                                                                          saida_Refrigerador => Refrigerador_c
101
                saida_n0 => n0_c
                                                         128
                                                                        ) .
102
              ):
                                                         129
                                                               u6: start_count port map(
103
     u2: n1 port map(
                                                         130
                                                                          s0_start_count => s0_c,
104
                t_lt_negative6_n1 => t_lt_negative6,
                                                         131
                                                                          s1_start_count => s1_c,
105
                end_count_n1 => end_count,
                                                         132
                                                                          saida_start_count => start_count_c
                B_n1 => B,
106
                                                         133
                s0_n1 => s0_c,
107
                                                         134
                                                               u7: TempReg_clr port map(
108
                s1_n1 => s1_c.
                                                         135
                                                                          s0_TempReg_clr => s0_c,
109
                saida_n1 => n1_c
                                                         136
                                                                          s1_TempReg_clr => s1_c,
110
                                                         137
                                                                          saida_TempReg_clr => TempReg_clr_c
111
                                                         138
                                                                        );
112
          u3: registrador port map(
                                                         139
                                                               u8: TempReg_ld port map(
                                                                          s0_TempReg_ld => s0_c,
113
                clk_reg => clk,
                                                         140
                in_n0 => n0_c,
                                                         141
                                                                          s1_TempReg_ld => s1_c,
114
                in_n1 => n1_c,
                                                         142
                                                                          saida_TempReg_ld => TempReg_ld_c
115
                out_s0 => s0_c,
                                                         143
116
117
                out_s1 => s1_c
                                                         144
                                                         145
                                                                 end;
118
              ):
```

Figura 15 - Junção dos componentes e código final em VHDL.

Figura 16 - Junção dos componentes e código final em VHDL.




Figura 17 - Resultado da simulação para o controlador em VHDL.

4. Conclusões

A realização do projeto da máquina de sorvete permitiu a aplicação da teoria vista em sala de aula em um modelo real e utilizado no cenário comercial em larga escala, para tal foi de grande importância a compreensão dos elementos que compõem a estrutura da máquina e como seria implementada a FSM no seu contexto. Além disso, também utilizamos da simplificação na tabela verdade e manipulação de equações lógicas através de minitermos para reduzi-las a um tamanho menor. Outrossim, vemos que a implementação do bloco de controle se mostrou satisfatória sendo possível a elaboração do código VHDL e sua simulação, atestando seu funcionamento.

5. Referências

Vahid, Frank. Digital Design with RTL Design, VHDL, and Verilog Solution Manual. 2° Edição.2010.

Quartus II. Software de simulação.