Міністерство освіти і науки України НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»



Звіт

3 лабораторної роботи № 1

З дисципліни « моделювання компютерних систем »

Ha тему: « Інсталяція та ознайомлення з середовищем розробки Xilinx ISE »

Варіант 21

Виконав: ст. гр. КІ-201

Терлецький А.А.

Прийняв:

Козак Н.Б.

Мета роботи: Побудувати дешифратор 3->7 за допомогою ISE WebPACK Schematic Capture та моделювання його роботи за допомогою симулятора ISim.


Завдання:

- 1. Створення облікового запису на www.xilinx.com
- 2. Інсталяція Xilinx ISE та отримання ліцензії.
- 3. Побудова пристрою «3 в 7» за допомогою ISE Webpack Schematic Capture та моделювання його роботи за допомогою симулятора ISim.
- 4. Генерування Bit файла та тестування за допомогою стенда Elbert V2 Spartan 3A FPGA.

Хід роботи

1. Використовуючи компоненти з бібліотеки, реалізовую схему згідно із завданням.

Схема дешифратора 3->7 на логічних елементах бібліотеки Xilinx ISE.



2. Додав до проєкту User Constraint файл та призначив виводам схеми виводи цільової FPGA.

```
# Clock 12 MHz
13
     # NET "Clk"
                                  LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
16
17
18
20
    21
                                             LED
    22
23
        NET "OUT_0"
                                                                                       DRIVE = 12;
                                 LOC = P46
                                             | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
                                             | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
25
        NET "OUT_1"
                                 LOC = P47
                                                                                       DRIVE = 12:
        NET "OUT 2"
                                 LOC = P48 | IOSTANDARD = LVCMOS33 | SLEW = SLOW
                                                                                       DRIVE = 12;
26
                                 LOC = P49
                                            | IOSTANDARD = LVCMOS33 | SLEW = SLOW
                                                                                       DRIVE
27
                                 LOC = P50 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;


LOC = P51 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P54 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;


LOC = P55 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
        NET "OUT
28
       NET "OUT 5"
       NET "OUT
30
                                               | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
        NET "LED[7]"
31
32
33
    DP Switches
34
   35
36
                                      | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
37
                                  69 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P64 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
        NET "IN_1"
                           LOC = P69
38
        NET "IN 2"
                          TOC = P68
39
         NET "DPSwitch[3]"
40
                                                         | IOSTANDARD = LVCMOS33 | SLEW = SLOW
         NET "DPSwitch[4]"
                                   LOC = P63
                                               PULLUP
                                                                                                   DRIVE = 12;
41 #
                                LOC = P60 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P59 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P58 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
         NET "DPSwitch[5]"
42
         NET "DPSwitch[6]"
        NET "DPSwitch[7]"
```


Рис. .ucf файл

3. Для кожного вхідного сигналу викликаю контекстне меню і встановлюю значення (0 або 1). Проводжу симуляцію роботи схеми для наборів вхідних значень. В результаті отримую певну діаграму.




4. У параметрах процесу Generate Programming File активував опцію Create Binary Configuration File, послідовно запустив процеси Synthesize-XST, Implement Design, Generate Programming File та переконався, що вони виконалися успішно.







- 5. Запрограмував лабораторний стенд отриманим файлом:
- Запустив утиліту ElbertV2Config.exe.
- Встановив номер СОМ порта який використовується для підключення лабораторного стенда.
- Натиснув кнопку Open File.



• Перейшов в папку проекту вибрати згенерований .BIN файл і натиснув Ореп



• Натиснув Program. Дочекавшись закінчення процесу переконався що програмування відбулось успішно.



Висновок: під час виконання даної лабораторної роботи я ознайомився з середовищем розробки Xilinx ISE, стендом Elbert V2 - Spartan 3A FPGA, реалізував схему дешифратора 3 на 7 та провів моделювання його роботи в симуляторі Іsim та згенерував файли прошиття.