

III. Процессорные устройства

- Классификация процессорных устройств.
- Обобщенная структура универсального процессорного устройства.
- Архитектура конвейерного суперскалярного процессора Р6.
- Современные суперскалярные микропроцессоры

Литература

- Цилькер Б.Я., Орлов С.А. Организация ЭВМ и систем: Учебник для вузов. – СПб.: Питер, 2004. – 668 с.
- IA-32 Intel Architecture Software Developer's Manual, September 2005, (www.intel.com)
- Intel 64 and IA-32 Architecture Optimization Reference Manual, Order Number 248966-016, November 2007 (www.intel.com)
- Darrell Boggs, Aravindh Baktha, Jason Hawkins, et al, The Microarchitecture of the Intel Pentium 4 Processor on 90nm Technology, Intel Technology Journal, Volume 8, Issue 1, 2004 (<http://developer.intel.com/technology/itj/index.htm>)
- Glenn Hinton, Dave Sager, Mike Upton, Darrell Boggs, et al, The Microarchitecture of the Pentium 4 Processor, Intel Technology Journal Q1, 2001
- P6 Family of Processors Hardware Developer's Manual, Order No: 244001-001, September 1998
- Шагурин И.И., Бердышев Е.М. Процессоры семейства Intel P6. Архитектура, программирование, интерфейс. – М.: Горячая линия – Телеком, 2000. – 248 с.
- AMD64 Architecture Programmer's Manual, Volume 1, Volume 2, Volume 3, Advanced Micro Devices, September 2007 (www.amd.com)
- AMD Athlon Processor x86 Code Optimization Guide, Publication No. 22007, February 2002 (www.amd.com)
- Software Optimization Guide for AMD Family 10h Processors, Publication 40546, December 2007 (www.amd.com)
- Бессонов О. Обзор микроархитектур современных десктопных процессоров, Июль 2006 (www.ixbt.com)
- J. M. Tendler, J. S. Dodson, J. S. Fields, Jr., H. Le and B. Sinharoy, POWER4 system microarchitecture, IBM J. RES. & DEV. VOL. 46 NO. 1 JANUARY 2002, pp. 5-25
- An Overview of UltraSPARC III Cu. UltraSPARC III Moves to Copper Technology, A White Paper, Sun Microsystems, Version 1.1, September 2003 (www.sun.com)
- K.R. Kishore, Vidya Rajagopalan, Georgi Beloev, and Radhika Thekkath, Architectural Strengths of the MIPS32 74K Core Family, MIPS Technologies, Inc., December 2007
- MIPS32 74Kc Processor Core Datasheet, MIPS Technologies, Inc., December 14, 2007


Процессором или процессорным ядром называется устройство ЭВМ, непосредственно осуществляющее процесс переработки информации и управление им в соответствии с заданным алгоритмом, который, как правило, представлен программой.

ЭВМ может содержать несколько процессоров. Процессор, управляющий вычислительным процессом, называется центральным.

Микропроцессором называется функционально законченное устройство, представляющее собой вариант процессора или нескольких процессорных ядер современной ЭВМ и реализованное в виде одной или нескольких СБИС.

Микропроцессорный комплект представляет собой совокупность микропроцессора и специализированных ИС, совместимых по временным, электрическим и конструктивным параметрам, совместное использование которых позволяет реализовать основные функции ЭВМ.

Классификация процессорных устройств



Обобщенная структура универсального процессорного устройства

Архитектурные особенности:

- Конвейерное исполнение команд.


- Внутренняя КЭШ-память.

- Целочисленное АЛУ.


- Устройство выполнения операций над числами с плавающей запятой.

- Обработка прерываний от ПУ.

- Поддержка мультипроцессорной обработки.



Сравнение способов организации параллельных вычислений



Конфликты в конвейере (риски)

1. Структурный риск

Команды одновременно обращаются к одному и тому же ресурсу (например, к ОП).

2. Риск по данным

Команды имеют зависимость по данным.

$O(i)$ – множество ячеек, изменяемых командой i ;

$I(j)$ – множество ячеек, читаемых командой j .

А) Чтение после записи (ЧПЗ).

Б) Запись после чтения (ЗПЧ).



$$O(i) \cap I(j) \neq \emptyset$$



$$I(i) \cap O(j) \neq \emptyset$$

В) Запись после записи (ЗПЗ).



$$O(i) \cap O(j) \neq \emptyset$$

3. Риск по управлению.

Из-за наличия команд перехода (10-20% потока команд) возможна неоднозначность при выборе очередной инструкции.

Потери в лучшем случае: сброс всех поступивших команд за время декодирования команды ветвления.

Потери в худшем случае: сброс всех поступивших команд за время декодирования, выборки операндов и исполнения команды ветвления.



Временные потери при обработке команд переходов



Способы устранения конфликтов по данным, находящихся в регистрах

Пример 1:



```
MUL BX      ; (DX:AX = AX * BX)
ADD AX,BX   ; (AX = AX + BX)
SUB BX,2    ; (BX = BX - 2)
```



Правило:

Каждый новый результат записывается в новый регистр замещения.

```
MUL BX      ; (DX':AX' = AX * BX)
ADD AX,BX   ; (AX'' = AX' + BX)
SUB BX,2    ; (BX' = BX - 2)
```



Конфликт типа ЧПЗ по данным, находящимся в регистрах, может быть устранен с помощью бита достоверности

Способы устранения конфликтов по данным, находящихся в памяти


Пример 2:

```

MUL A      ; (DX:AX = AX * A)
ADD A,BX   ; (A = A + BX)
SUB A,2    ; (A = A - 2)
    
```

Diagram illustrating data conflicts in memory for the example code. Arrows indicate dependencies:

- Orange arrows labeled "3ПЧ" (3rd stage of execution) point from the `MUL A` instruction to the `ADD A,BX` and `SUB A,2` instructions, indicating that `ADD` and `SUB` depend on the result of `MUL`.
- A yellow arrow labeled "3ПЗ" (3rd stage of execution) points from the `ADD A,BX` instruction to the `SUB A,2` instruction, indicating that `SUB` depends on the result of `ADD`.
- A blue arrow labeled "4ПЗ" (4th stage of execution) points from the `SUB A,2` instruction back to the `ADD A,BX` instruction, indicating a write-back dependency.



Очередь запросов к памяти




Правило:


При обнаружении конфликтов по данным, находящимся в ОП, запросы на запись результатов в память выполняется упорядочено.

```

MUL A      ; (DX:AX = AX * A)
ADD A,BX   ; (A = A + BX)
SUB A,2    ; (A = A - 2)
    
```



Очередь запросов к памяти



Способы устранения конфликтов по управлению

- Дублирование ступеней конвейера для обработки обеих ветвей
- Оптимизация кода на этапе компиляции с целью увеличения полезной нагрузки на дублированные ступени конвейера.
- Предсказание переходов.

Способы предсказания переходов


Точность предсказания: отношение числа правильно предсказанных переходов к их общему количеству.

Эффективность алгоритмов предсказания зависит от использования статистических данных, накопленных:

- заранее при компиляции и тестовых прогонах (статическое предсказание переходов);
- полученных в процессе исполнения программы (динамическое предсказание переходов).
- На основе статического и динамического подходов.

Стратегии статического предсказания переходов

- Переход происходит всегда (60-70%).
- Переход не происходит никогда (50%).
- Переход выполняется по результатам профилирования (75%).
- Переход определяется по коду операции (75%).
- Переход выполняется исходя из направления (85%).
- При первом выполнении переход имеет место всегда (90%).



Стратегии динамического предсказания переходов

- Одноуровневое предсказание: использует Шаблонную Таблицы Истории (Pattern History Table) или Branch Target Buffer (Буфер меток перехода).


Выборка информации может происходить: по адресу команды перехода; по истории всех команд перехода; по истории исполнения только предсказываемой команды перехода.

Алгоритм предсказания зависит от размера строк РНТ. При хранении одного бита переход предсказывается в соответствии с предыдущим итогом выполнения команды (точность ~78%).

При хранении двух бит учитывается переход для двух последних исполнений команды (точность ~90%).

- Двухуровневое предсказание (динамическое и статическое).
- Гибридное предсказание (РНТ и ВТВ)

Обобщенная схема суперскалярного суперконвейерного процессора



Структура процессора P6

История процессоров с архитектурой IA32

Модель	Годы выпуска	Функциональность
8086	1978	16 разрядный микропроцессор. Сегментация. 20-разрядная шина адреса (до 1 Мб).
80286	1982	Защищенный режим с использованием дескрипторного регистра (четыре уровня привилегий, поддержка сегментов только для чтения и только для исполнения, ограничение прав доступа). Поддержка виртуальной памяти. 24-разрядная шина адреса (16 Мб)
80386	1985	32 разрядный микропроцессор. Поддержка 16 разрядного кода. Режим Virtual-8086. Сегментная и непрерывная модель памяти. Страничная организация виртуальной памяти (4 Кб страницы). 32-разрядная шина адреса (4 Гб). Совмещение исполнения команд с обращением к памяти.
80486	1989	Конвейер команд (5 стадий). 8 Кб кэш первого уровня. Интегрированный FPU. Режим энергосбережения.


История процессоров с архитектурой IA32 (продолжение)

Модель	Годы выпуска	Функциональность
Pentium	1993	Двухконвейерная архитектура (возможность суперскалярной обработки). Раздельные кэш первого уровня команд и данных (по 8 Кб, протокол MESI Write Back). Предсказание ветвления. 4Кб и 4Мб страницы. 64 разрядная внешняя шина данных. Поддержка пакетного режима. Поддержка построения многопроцессорных ВС. MMX SIMD обработка (64 разряда).
Семейство P6 (Pentium Pro, Celeron, Pentium II, Pentium III)	1995	Суперскалярная обработка на основе техники переупорядочивания (до трех операций за такт). Динамическое исполнение команд (анализ зависимостей по данным, неупорядоченное и спекулятивное исполнение, предсказание ветвления). Интегрированный смешанный кэш второго уровня (до 2 Мб). SSE (128 разрядов)
Семейство NetBurst (Pentium 4)	2000	Быстрое исполнение на удвоенной скорости. Гиперконвейерная суперскалярная организация. Глубокая предвыборка. Кэш трасс. SSE2 и SSE3

История процессоров с архитектурой IA32 (окончание)

Модель	Годы выпуска	Функциональность
Семейство Pentium M	2003	Низкое энергопотребление, Сбалансированная производительность
Семейство Intel Core (Intel Xeon 5100, 5300, Intel Pentium Dual-Core, Intel Core 2, Intel Core 2 Quad	2006	Многоядерная архитектура, Intel 64 Architecture, Intelligent Power Capability
Семейство Intel Atom (Intel Atom)	2008	Сверхнизкое энергопотребление, Dual Pipeline In-order Execution, Dynamic Cache Sizing
Семейство Intel Nehalem (Intel Core i7, Intel Xeon 5500, 7500)	2008	Выделенный блок управления энергопотреблением, До 8 ядер. SSE4
Семейство Intel Westmere (Intel Core i3,i5,i7, Intel Xeon 5600)	2010	Усовершенствованный блок управления энергопотреблением, Интегрированное графическое ядро, Интегрированный контроллер памяти DDR3

Обобщенная схема процессора P6



Организация ЭВМ

ИУ6


18

Устройство шинного интерфейса

ОП

AGP

DMA




Двойная независимая шина


Системная шина (FSB)

Шина второго плана (BSB)

64 133 МГц





256



Команды

Данные



Обращение к ОП выполняется через L2. Разделение системной магистрали на две независимые шины снижает нагрузку на системную магистраль до 10% от максимальной.

Кэш память второго уровня (L2)

Тип: Наборно-ассоциативная неблокируемая

Размер: до 2 МБ


Размер линейки: 32 байта.

Ассоциативность: 4

Политика записи: Write Back

Алгоритм замещения: LRU

Протокол: MESI




Проблема алиасинга

$$H * L = (\text{Размер кэш}) / (\text{Ассоциативность})$$

При размещении в кэш данных по адресам с шагом $H * L$ они размещаются в одном и том же наборе.

Проблема выборки по физическому адресу

Выборка из кэш-памяти осуществляется по физическому адресу. Для ускорения доступа используют часть логического адреса.




При обнаружении логического адреса в команде с учетом того, что $(C \geq H * L)$ уже известен набор, а возможно и часть тега.

Тогда можно заранее определить наличие кандидатов на выборку из кэш или заранее обнаружить кэш промах.

Блок выборки команд

Блок выборки команд получает физический адрес очередной команды из Блока вычисления адреса следующей команды. По этому адресу сначала происходит обращение в L1I. Если указанного блока команд (линейки) там нет, то запрос передается в BIU.



Блок вычисления адреса следующей команды реализует механизм статического и динамического предсказания с использованием наборно-ассоц. BTB (Branch Target Buffer). BTB в P6 состоит из 512 элементов (4-х ассоциативный).

Для преобразования логического адреса в физический используется ITLB (Instruction Translation Lookaside Buffer) и DTLB (Data Translation Lookaside Buffer).

Структура TLB

Номер лог. страницы	V	R	M	A	Номер физ. страницы


Информация, записываемая в TLB, не подлежит кэшированию.

При доступе к данным или командам по адресу, для преобразования которого информация в TLB отсутствует, необходимо обратиться в оперативную память дважды: сначала за информацией из таблицы страниц, и после преобразования за самими данными или командами.

Этот можно устранить с помощью предвыборки. Команды предвыборки:

Команда	Pentium III (32 байта)	Pentium 4 (128 байт)	Примечание для P6
prefetchNTA	Загрузка только в L1D. В L2 не загружаются	Загрузка в L2. В L1D не загружаются	Загрузка в ближайший кэш для немедленного использования
Prefetch0	Загрузка в L1D и L2	Загрузка только в L2. В L1D не загружается	Загрузка в кэш всех уровней
Prefetch1	Загрузка только в L2. В L1D не загружается	Загрузка в L2. В L1D не загружаются	Загрузка в кэш кроме нулевого (только L2)
Prefetch2	Загрузка только в L2. В L1D не загружается	Загрузка в L2. В L1D не загружаются	Загрузка в кэш кроме нулевого и первого (только L2)

Декодеры



Команды поступают из L1I блоками по 16 байт. В предекодере определяются границы команд и наличие префиксов.

Декодер состоит из трех параллельных каналов: два канала для декодирования простых команд, порождающих одну микрооперацию; один декодер обрабатывает любые инструкции и генерирует по 4 МОП за такт.


Для загрузки операндов и исполнения операций порождаются различные микрооперации. Для вычисления адреса также порождается МОП.

Буфер переупорядочивания микрокоманд

- Микрооперации помещаются в ROB в исходном порядке.
- Исполнение МОП происходит неупорядочено по мере готовности операндов.
- Удаление (отставка) МОП происходит упорядочено из-за: прерываний, исключений, точек останова, неправильно предсказанных переходов.


Микрокоманды в ROB могут находиться в одном из следующих состояний:

1. Не готова к исполнению;
2. Готова к исполнению;
3. Исполняется;
4. Исполнена и ожидает отставки;
5. Находится в процессе отставки.



Команда	Поле операции	Поле результата	Поле операнда1	Д1	Поле операнда2	Д2
---------	---------------	-----------------	----------------	----	----------------	----

Порты запуска и исполнительные устройства



В процессорах P6 пять портов запуска.

В RS в каждом такте могут быть помещены три микрооперации из ROB и пять микроопераций могут быть направлены в порты запуска. Если претендентов на исполнительное устройство несколько, то выбор Производится по алгоритму «псевдо-FIFO».

Загрузка и выгрузка

Выгрузка в память (store) происходит в соответствии с порядком отставки (в исходном порядке). Только после отставки возможно незначительное переупорядочивание для оптимизации работы BIU.

Загрузка (load) может происходить неупорядоченно в случае отсутствия зависимостей по данным.

Для ускорения выполнения микроопераций загрузки выполняется поиск требуемых данных в микрооперациях выгрузки (forwarding of data from stores to dependent loads).

Однако возможны приложения, в которых процессор не может обнаружить зависимость по данным (I/O operations).

Команды управления загрузкой и выгрузкой

Команда	Назначение	Примечание
lfence	Упорядочивание загрузки	Команда позволяет управлять загрузкой, запрещая переупорядочивать микрооперации загрузки до данной команды с микрооперациями после данной команды.
sfence	Упорядочивание выгрузки	Команда позволяет управлять выгрузкой, запрещая переупорядочивать микрооперации выгрузки до данной команды с микрооперациями после данной команды.
mfence	Упорядочивание загрузки и выгрузки	Команда позволяет управлять загрузкой и выгрузкой, запрещая переупорядочивать микрооперации загрузки и выгрузки до данной команды с микрооперациями после данной команды.

Достоинства Р6

- Суперскалярная обработка.
- Интегрированная кэш-память.
- Сбалансированность фаз конвейера.

Недостатки Р6


- Длительное декодирование сложных команд.
- Отсутствие слияния микроопераций загрузки/выгрузки и обработки.
- Малое количество входов ROB.
- Наличие медленных команд.

Отличие архитектуры NetBurst от P6


- Использование кэш-памяти первого уровня для хранения декодированных команд (кэш трасс, 12 КМОП). Это позволяет разворачивать циклы, ускоряет декодирование за счет выборки уже декодированных команд.
- Использование BTB и TLB для определения адресов в кэш трасс.
- Механизм ранней спекулятивной диспетчеризации, заключающийся в продвижении на исполнение МОПов, ожидающих операнды уже обрабатываемых МОПов.
- Разделение МОПов на медленные и быстрые.
- Работа АЛУ на удвоенной частоте.
- Увеличение длины ROB до 126 входов.
- Увеличение размеров регистров замещения.
- Увеличение размеров других буферов (BTB до 4096 и т.д.)
- Слияние микроопераций загрузки/выгрузки и обработки.

Особенности микроархитектуры NetBurst

Системная шина (3.2 ГБ/сек.)




Планировщик в NetBurst



Конвейеры микропроцессоров Intel

Микроархитектура	Количество стадий конвейера
486 (80486)	3
P5 (Pentium)	5
P6 (Pentium Pro/II)	14 (17 с загрузкой-выгрузкой и отставкой)
P6 (Pentium 3)	8 (11 с загрузкой-выгрузкой и отставкой)
P6 (Pentium M, Yonah)	10 (12 с выборкой и отставкой)
NetBurst (Willamette)	20
NetBurst (Northwood)	20
NetBurst (Prescott)	31
NetBurst (Cedar Mill)	31
Core (Merom/Conroe/Woodcrest)	12 (14 с выборкой и отставкой)
Nehalem	20
Sandy Bridge	14 (16 с выборкой и отставкой)
Haswell	14 (16 с выборкой и отставкой)
Bonnell	16 (19 с загрузкой-выгрузкой и отставкой)


Микроархитектуры процессоров Intel



<http://www.ixbt.com/cpu/sandy-bridge.shtml>

https://en.wikipedia.org/wiki/List_of_Intel_CPU_microarchitectures
https://ru.wikipedia.org/wiki/Sandy_Bridge

Микроархитектура Core (P6+)




Intel Core 2 Architecture

Микроархитектура Nehalem

Особенности микроархитектуры Nehalem:


- 32 KB data + 32 KB L1I (4 clocks) и 256 KB L2 кэш (11 clocks) на одно ядро.
- Разделяемая L3 кэш-память, доступная для графического ядра.
- 64-байта размер кэш-линейки.
- Выполнение до двух команд загрузки/выгрузки за один такт для каждого канала памяти
- Кэш для хранения декодированных микрокоманд (uop cache) и более совершенный блок предсказания направления ветвления.
- Повышенная производительность для математических функций, AES кодирования (AES instruction set), и SHA-1 хеширования.
- 256-битная шина с топологией кольца для связи между ядрами, графическим ядром, кэш и System Agent Domain (Advanced Vector Extensions).
- Advanced Vector Extensions (AVX) длина вектора расширена до 256 бит, добавлены новые команды и расширен синтаксис.
- Intel Quick Sync Video - аппаратная поддержка кодирования/декодирования видео.
- До 8 физических ядер (16 логических ядер при Hyper-threading) на кристалл.
- Интеграция GMCH (integrated graphics and memory controller) и процессоров на одном кристалле.
- От 14 до 19 ступеней конвейеров команд (в зависимости от промахов в кэш).

Intel Nehalem microarchitecture



GT/s: gigatransfers per second

Микроархитектура AMD64




Микроархитектура AMD K10


AMD K10 Architecture

Red: Difference between K8 and K10 Architecture


(Die Änderungen zwischen der K8- und K10-Architektur sind rot markiert)



Многоядерный чип AMD Bulldozer




Микроархитектура ядра AMD Bulldozer




Микроархитектура суперскалярных процессоров IBM


POWER4




Структура процессорного ядра IBM POWER4




Серверная платформа IBM POWER8






Структура процессорного ядра IBM POWER8

Микросхема POWER8




Микропроцессорное ядро




Структура процессорного ядра IBM POWER8


Конвейер




Микроархитектура суперскалярных процессоров Sun UltraSPARC III




Архитектура синтезируемых суперскалярных процессорных ядер MIPS32 74K



Микроархитектура Cortex-A7



Микроархитектура Cortex-A15




Greenhalgh P. Big.LITTLE processing with ARM Cortex-A15 & Cortex-A7//www.eetimes.com.

big.LITTLE




Одним из ключевых элементов является система межсоединений CCI-400, которая обеспечивает полную согласованность между Cortex-A15 и Cortex-A7, а также устройствами ввода-вывода. Контроллер прерываний GIC-400 способен распределить до 480 прерываний, причем прерывания могут направляться в любое ядро в кластере Cortex-A15 или Cortex-A7. big.LITTLE распределяет задачи операционной системы (ОС) и приложений так, чтобы они выполнялись только на одном процессоре в каждый момент времени





<http://www.russianelectronics.ru/leader-r/review/2192/doc/58808/>

Архитектура системы на кристалле Cortex-A72


CoreLink™ CCI-500



Микропроцессор Cortex-A72



Микроархитектура Cortex-A72



Exynos M1 CPU (Samsung, 1.6GHz ARM Cortex-A53)


Microarchitecture Overview

- Advanced Branch Prediction
- Quad instruction decode
 - Most instructions map directly to a single uop
- Quad uOP dispatch and retire
- Full Out-of-Order instruction execution
 - Full OoO loads and stores
- Multistride / multistream prefetcher
- Low latency / low power caches

SAMSUNG

3

Exynos M1 CPU (Samsung, 1.6GHz ARM Cortex-A53)




Exynos M1 CPU (Samsung, 1.6GHz ARM Cortex-A53)



Микроархитектура IBM System z13

Конвейер



Микроархитектура IBM System z13

Стадии обработки команд

