

Организация ЭВМ и систем

(7 семестр)

Цель дисциплины:

•получить знания и навыки, необходимые для проектирования и эффективного использования современных аппаратных вычислительных средств.

Задачами дисциплины является изучение:

- принципов организации ЭВМ;
- методики проектирования ЭВМ и устройств, их составляющих.

ОСНОВНАЯ ЛИТЕРАТУРА

1. Цилькер Б.Я., Орлов С.А. Организация ЭВМ и систем: Учебник для вузов. – СПб.: Питер, 2004. – 668 с.: ил.
2. Угрюмов Е. П. Цифровая схемотехника: Учеб. Пособие для вузов. – 2-е изд., перераб. и доп. – СПб.: БХВ-Петербург, 2004. – 800 с.: ил.
3. Каган Б.М. Электронные вычислительные машины и системы. - М.: Энергоатомиздат, 1991.

План проведения теоретических и практических занятий:

| Семестр | Теоретические занятия | Лабораторные работы | Самостоятельная работа | Вид отчетности |
|---------|--|---|---|----------------|
| 8 | <p>Принципы построения и архитектура ЭВМ</p> <p>Устройства управления ЭВМ</p> <p>Операционные устройства ЭВМ</p> <p>Процессорные устройства</p> <p>Организация шин</p> <p>Организация ввода-вывода</p> | <p>Разработка радиоэлектронной аппаратуры на основе микроконтроллеров ARM7 TDMI в интегрированной среде Keil uVISION</p> <p>Изучение средств ввода и вывода алфавитно-цифровой информации и индикации с использованием микроконтроллеров ARM7</p> <p>Изучение принципов работы цифровых осциллографов</p> <p>Синхронизация микроконтроллера и управление таймерами</p> <p>Система прерываний микроконтроллера и управление интерфейсом RS232</p> <p>Интерфейс CAN</p> <p>Реализация технологии тонкого клиента на платформе RaspberryPi</p> <p>Свободная тема (Система мониторинга сети на RaspberryPi)</p> | <p>Домашнее задание. Проектирование СнК</p> | <p>экзамен</p> |

I. Принципы построения и архитектура ЭВМ


- Общие принципы построения современных ЭВМ.
- Основные тенденции развития ЭВМ.
- Классификация архитектур системы команд (СК).
- RISC, CISC, VLIW архитектура.
- Типы команд.
- Форматы команд.
- Способы адресации.

Общие принципы построения современных ЭВМ

Принципы Фон-Неймана


- Двоичное кодирование информации
- Программное управление
- Адресность памяти
- Однородность памяти

ОКОД, SISD



- Гарвардская архитектура (ОП для хранения команд и ОП для хранения данных)
- Принстонская архитектура (ОП для хранения команд и данных)

Принципы микропрограммного управления




Любое цифровое устройство можно рассматривать, как совокупность операционного и управляющего блока.

Любая команда или последовательность команд реализуется в операционном блоке за несколько тактов

Последовательность сигналов управления должна выдаваться устройством управления в соответствии с поступающей на вход командой и текущим состоянием операционного блока

Состояние линий управления в каждом такте задает микрокоманду. Совокупность микрокоманд, необходимых для реализации команды называется микропрограммой.

Принцип конвейерной обработки



Конвейерная обработка представляет собой процесс, при котором сложные действия разделяются на более короткие стадии. Их параллельное выполнение для последовательности действий позволяет более полно использовать обрабатывающие ресурсы конвейера.

Структура современных ЭВМ с архитектурой Фон-Неймана

- Центральное процессорное устройство (ЦПУ).
 - Арифметико-логическое устройство (АЛУ)
 - Устройство управления (УУ)
 - Регистры общего назначения (РОН)
- Основная память
- Система ввода-вывода
- Внешние устройства
- Внешняя память
- Система передачи информации
- Система синхронизации
- Система прерываний
- Система прямого доступа к памяти
- Система подвода питания/земли и система энергосбережения
- Система повышения отказоустойчивости

Компьютеры с «не Фон-Неймовской» архитектурой

Нейрокомпьютеры — устройство переработки информации на основе принципов работы естественных нейронных систем.

Когнитивный компьютеринг — вычислительная технология, основанная на имитации процесса познания на нейросинаптических структурах

Компьютеры, управляются потоком данных - выполнение каждой операции производится при готовности всех её операндов, при этом последовательность выполнения команд заранее не задаётся

Квантовые компьютеры - вычислительное устройство, работающее на основе квантовой механики. Квантовый компьютер принципиально отличается от классических компьютеров, работающих на основе классической механики.


TrueNorth neurosynaptic computer chip



TrueNorth chip (08.2014):


- Не Фон-Неймановская архитектура
- 5.4 миллиарда транзисторов
- 4,096 нейросинаптических ядра
- Миллион нейронов и 256 миллионов синапсов (связей между нейронами)
- Произведен по технологии 28nm
- Потребляет 70mW

Система с аппаратной поддержкой операций дискретной математики (Discrete mathematics Instructions Set Computer)




- ускорения задач оптимизации на графах в научных и инженерных расчетах;
- планирование траектории движения роботизированных систем;
- ускорение сетевой маршрутизации и планирование выделения ресурсов пр QoS;
- аппаратная поддержка реляционных СУБД;
- ускорение поиска информации в системах хранения данных;
- ускорение работы операционных систем;
- ускорители САПР и аналитических систем;
- повышение скорости разработки программного обеспечения.

Вариант реализации DISC системы с распределенной памятью



Микроархитектура процессора Leonhard



Набор команд Leonhard

- **Search** key in the specified data structure.
- **Insert** key and value into the data structure.
- **Delete** key and removes it from the data structure.
- **Smaller and Greater Neighbors** help to find neighbor keys and return its value.
- **Maximum and Minimum** instructions find the first or last key in the data structure.
- **Cardinality** instruction helps to understand keys count in the data structure.
- **AND, OR, NOT** instructions perform union, intersection, and complement operations on two data structures.
- **Slices LS, GR, LSEQ, GREQ** perform extraction the subset of one data structure into another.
- **Search next and previous** exactly find next (or previous key) in the data structure from the stored key.
- **Delete all structure** clears all resources used by the given structure.
- **Squeeze** instruction compresses the memory blocks used by the data structure.
- **Jump** instruction branches the SPU code in order to give the CPU control.

Способы хранения графов в SPU Leonhard

1) Список смежных вершин

| <i>G.KEY</i> | <i>G.VALUE</i> |
|-------------------|-----------------------|
| $u, 0$ | count |
| $u, 1$ | v_1, c |
| ... | ... |
| u, count | v_{count}, c |

2) Список инцидентных ребер


| <i>G.KEY</i> | <i>G.VALUE</i> |
|--------------|----------------|
| $u, 0$ | 0 |
| u, v | c |

3) Упорядоченный список инцидентных ребер

| <i>G.KEY</i> | <i>G.VALUE</i> |
|--------------|----------------|
| c, u, v | |

Пример повышения эффективности в гетерогенной системе

Исследование производительности MISD системы при работе алгоритма Дейкстры




Количество транзисторов в MISD системе - 1 млн (800:1).

Рассеиваемая мощность MISD системы - 1 Вт (35:1).


Performance experiments

| Experiment | Acceleration |
|--|--------------|
| Delete (MISD with Embedded Microblaze Single Core) | 164.4 |
| Insert (MISD with Embedded Microblaze Single Core) | 42.7 |
| Search (MISD with Embedded Microblaze Single Core) | 31.4 |
| Delete (MISD with Intel Pentium Single Core) | 22.8 |
| Dijkstra's Algorithm (MISD with Intel Pentium Single Core) | 19.4 |
| Search (MISD with Intel Pentium Single Core) | 15.3 |
| Depth-First Search (MISD with ARM11 Single Core) | 12.9 |
| Dijkstra's Algorithm (MISD with e2k Eight Cores) | 12.7 |
| Breadth-First Search (MISD with ARM11 Single Core) | 12.3 |
| Delete (MISD with Intel Quad Core) | 11.8 |
| Prim's Algorithm (MISD with ARM11 Single Core) | 10.3 |
| Search (MISD with Intel Core Quad Core) | 9.8 |
| Dijkstra's Algorithm (MISD with Intel Core Quad Core) | 7.6 |
| Kruskal's Algorithm (MISD with ARM11 Single Core) | 7.8 |
| Insert (MISD with Pentium Single Core) | 5.7 |
| Insert (MISD with Intel Core Quad Core) | 3.2 |
| Depth-First Search (MISD with Intel Quad Core) | 3.2 |
| Breadth-First Search (MISD with Intel Quad Core) | 3.0 |


Сравнение аппаратной эффективности на примере алгоритма на графах



Сравнение аппаратной эффективности на примере алгоритма на графах



ЭВМ с непосредственными связями



Организация
ЭВМ

ИУ6


(+) При построении оптимальных линий связи вычислительная машина обладает максимальным быстродействием.

(-) Ограничение на количество выводов микросхем не позволяет организовать широкие шины.

(-) Канал между ОП и ЦПУ является узким местом.

(-) Реконфигурация системы требует изменения характеристик линий связи.

ЭВМ с магистральной структурой





(+) Общая шина позволяет легко реконфигурировать систему.

(-) Шина является узким местом.


- Шина, используемая всеми устройствами системы для передачи данных называется системной.
- Для разгрузки системной шины используют иерархию шин.
- По назначению, разделяют шины адреса, шины данных и шины управления.

Примеры построения ЭВМ с иерархией шин



Основные тенденции развития ЭВМ

- Повышение степени интеграции элементной базы
 - Увеличение набора команд
 - Увеличение степени аппаратной поддержки.
- Наличие семантического разрыва




Проблема семантического разрыва

Технология программирования непрерывно развивается, что позволяет увеличивать функциональность программ и сокращать время их разработки. Создание проблемно-ориентированных языков высокого уровня усугубляет принципиальное отличие языка машинных команд, реализуемого компьютером, от языков, используемых при написании программ. Данная проблема носит название "семантического разрыва" и выражается в неоправданном падении производительности вычислительной системы.

Архитектура системы команд

В команде указывается, какую операцию выполнять (КОП), над какими операндами выполнять операцию, а также куда поместить операнд.

Классификация архитектур системы команд




RISC – Reduced Instruction Set Computer; CISC – Complex Instruction Set Computer; VLIW – Very Long Instruction Word; ROSC - Removed Operand Set Computer

Сравнение CISC, RISC и VLIW архитектур СК

| Характеристика | CISC | RISC | VLIW |
|------------------------------------|---|-------------------------------------|------------------------------------|
| Длина команды | Различная | Одинаковая | Одинаковая |
| Расположение полей в командах | Различное | Одинаковое | Одинаковое |
| Количество архитектурных регистров | Малое. Регистры специализированные | Большое. Регистры универсальные | Большое. Регистры универсальные |
| Доступ к памяти | Кодируется в команде. Выполняется по микрокоманде | Выполняется по специальной команде | Выполняется по специальной команде |
| Длительность выполнения команд | Различная | Одинаковая (для большинства команд) | Различная |

Стековая архитектура СК

(+) При размещении операндов в стековой памяти (LIFO) архитектура команд упрощается (большое количество действий выполняется аппаратно)



Операции:

- занесение в стек (PUSH);
- извлечение из стека (POP);
- выполнение действий над стеком (извлечение операндов из вершины стека, выполнение действий, помещение результата в вершину стека)

Для выполнения арифметических операций их преобразуют к постфиксной форме (Польской записи).

Пример: $a = a + b * (c - d)$; Постфиксная форма: $abcd-*+;$


Действия: PUSH a; PUSH b; PUSH c; PUSH d; SUB; MUL; ADD; POP a.

(-) Отсутствие прямого доступа к памяти ограничивает область применения.

(-) Сложность организации параллельной обработки.

Стековые процессоры (Форт-процессоры)

Блок-схема микропроцессора IGNITE



Сравнение выполнения программы на
RISC-процессоре и на стековом
микропроцессоре


| Номер команды | RISC MPU | IGNITE |
|---------------|------------------|---------------|
| 1 | add #1, g2, g5 | push g1 |
| | | push g2 |
| | | inc #1 |
| 2 | sub g1, g5, g5 | sub |
| 3 | add g5, g3, g5 | push g3 |
| | | add |
| 4 | shl g4, #1, temp | push g4 |
| | | shl #1 |
| 5 | sub g5, temp, g5 | sub |
| | | pop g5 |
| | Всего 20 байт | Всего 10 байт |

Набор микросхем **TDS9092 FORTH CHIPS**



Аккумуляторная архитектура СК

Один из операндов должен обязательно находиться в специальном регистре-аккумуляторе. Результат также сохраняется в аккумуляторе.



Операции:

- занесение в аккумулятор (LOAD);
- извлечение из аккумулятора (STORE);
- выполнение действий над операндами (извлечение первого операнда из аккумулятора, извлечение второго операнда из ОП и помещение во временный теневой регистр TMP, выполнение действий, помещение результата в аккумулятор).

Пример: $a = a + b * (c - d)$; Определение троек: $T1 = c - d$; $T2 = b * T1$; $T3 = a + T2$;
Действия: LOAD c; SUB D; MUL b; ADD a; STORE a.


(+) В команде необходимо указывать только адрес второго операнда.

(+) Ускоряются длинные вычисления $(a * b / c + d - e)$.

(-) Наличие одного аккумулятора является узким местом, т.к. временно ненужный результат необходимо перезаписывать в другой регистр или ОП.

Регистровая архитектура СК

В состав процессора входит большое количество однотипных регистров. В команде необходимо указать номера регистров, хранящих операнды, а также номер регистра операнда.



Для данной архитектуры возможны варианты размещения операндов: оба операнда в памяти; один операнд в памяти и один в РОН; оба операнда в РОН.

Для уменьшения размерности команд и для упрощения декодирования накладывают ограничения на размещение операндов.



Архитектура VLIW – Very Long Instruction Word

В процессорах VLIW задача распределения решается во время компиляции и в инструкциях явно указано, какое вычислительное устройство должно выполнять какую команду.

Эльбрус-3 и его микропроцессорное исполнение Эльбрус 2000 (E2K) также являются VLIW процессорами.

Микропроцессор Intel Itanium имеет как традиционную систему команд IA-32, так и систему команд «с явным параллелизмом» (англ. Explicitly Parallel Instruction Computing, EPIC), исполняемую VLIW-ядром


ПРИМЕР




| Вариант | (+) | (-) |
|--|---|--|
| Оба операнда находятся в регистрах | Простота аппаратной реализации. Простота параллельной обработки. | Избыточность в команде из-за сложности кодирования с кратностью 8 бит |
| Один операнд находится в регистре, а один в памяти | Код компактен. Данные поступают в ALU без промежуточного хранения в РОН | Наличие адреса в команде усложняет дешифрацию и сокращает возможное кол-во РОН, адресуемых в команде. |
| Оба операнда находятся в памяти | Код наиболее компактен. Возможность выполнения простых действий без занесения в РОН | Выполняется дольше других вариантов размещения. Команды имеют максимальную длину. Из-за наличия коротких и длинных команд трудно оптимизировать тракты передачи данных и декодеры инструкций |

Статистические данные для x86 команд


Top 20 instructions of x86 architecture




Distribution by length




Instruction formats



Number of operands



Operand types in x86 architecture



Типы команд.

- Команды пересылки данных.
 - регистр-регистр
 - регистр-память
 - память-память
- Команды арифметической и логической обработки (сложение, вычитание, умножение, деление, инкремент, декремент, сравнение, операции над ЧПЗ, логические операции, операции сдвига).
Сдвиг: логический, арифметический, циклический, циклический через дополнительный разряд.
- Команды работы со строками (могут быть реализованы набором других команд, однако удобны при работе с символьной информацией).
- Команды векторной обработки (позволяет выполнять однотипные действия над большим количеством однородных данных). Пример арифметики с насыщением:
1011 0111 1010
+ 0001 1001 1000
1100 1111 1111
- Команды преобразования: служат для табличного преобразования данных из одной системы кодов в другую (2-10 <-> 2)

- Команды ввода/вывода. Служат для управления, проверки состояния и обмена данными с периферийными устройствами.

- Команды вывода в порт

- Команды ввода из порта.

- Команды управления потоком команд. Данные команды служат для указания очередности выполняемых команд.

Вычисление адреса очередной команды может выполняться несколькими способами:

- увеличением адреса на длину исполненной (естественный порядок).

- изменением адреса на длину следующей (перешагивание)

- изменением адреса на значение, указанное в текущей команде (короткий переход).

- непосредственное указание следующей команды (длинный переход).

Перечисленные команды могут выполняться лишь по некоторому условию (уловные переходы).

Команды условного перехода составляют (до 80%) команд управления.

Команды безусловного перехода: вызовы и возвраты из процедур, и.т.д.

Форматы команд.

Операционная часть

Адресная часть

1. Четырехадресная команда.

| | | | | |
|-----|-----------|-----------|-----------|---------------|
| КОП | 1 операнд | 2 операнд | результат | Адр след ком. |
|-----|-----------|-----------|-----------|---------------|

2. Трехадресная команда

| | | | |
|-----|-----------|-----------|-----------|
| КОП | 1 операнд | 2 операнд | результат |
|-----|-----------|-----------|-----------|

3. Двухадресная команда.

| | | |
|-----|-----------|------------------|
| КОП | 1 операнд | 2 оп-д/результат |
|-----|-----------|------------------|

Характерна для CISC-архитектуры

4. Аккумуляторная архитектура


| | |
|-----|-----------|
| КОП | 1 операнд |
|-----|-----------|

Второй операнд хранится в аккумуляторе.
Данный формат команд характерен для RISC-архитектур.

5. Нульоперандная команда.

| |
|-----|
| КОП |
|-----|

Способы адресации



Адрес в команде является адресом операнда

(+) если операнд находится в памяти, то это самый быстрый способ указать на него

(-) заранее определенный адрес влияет на переносимость программы.

(-) Адрес занимает много места

Неявная адресация

| | |
|-----|----|
| КОП | СА |
|-----|----|

Операнд подразумевается (следует из КОП).

(+) Команда занимает мало места

(-) только такие команды нельзя использовать для построения всей системы команд.

Регистровая адресация

Адрес в команде указывает не на ячейку ОП, а на регистр.

(+) Быстрее прямой адресации

(-) Количество регистров ограничено


Косвенная адресация

| | | |
|-----|----|----------------|
| КОП | СА | Адрес операнда |
|-----|----|----------------|

Адрес в команде указывает на ячейку памяти, в которой находится адрес операнда.

(+) удобна для обработки структурных типов данных.


(-) приходится осуществлять много обращений к ОП.



Косвенная регистровая адресация

В команде содержится номер регистра,
в котором содержится адрес операнда.


- (+) быстрее косвенной адресации
- (-) для перемещения по ОП нужно
менять содержимое регистра



Относительная адресация

Адрес вычисляется относительно счётчика команд

- (+) Код переносим, команды занимают мало места
- (-) Может понадобиться длинный адрес





Базовая регистровая адресация

Адрес в команде представляет собой смещение, которое складывается со значением в базовом регистре для получения адреса операнда

(+) Удобна для работы со структурами данных, размещаемых динамически.

(-) Переносимость меньше, чем у относительной адресации





Индексная регистровая адресация

В поле адреса команды содержится базовый адрес, складываемый со значением смещения в индексном регистре.

(+) Удобна для работы со структурами данных, размещаемых динамически.

(-) Переносимость меньше, чем у относительной адресации



Автоинкрементная/автодекрементная адресация

Разновидность регистровой индексной или базовой адресации. До или после выполнения команды значение базового или индексного регистра увеличивается/уменьшается на единицу.

(+) Способ адресации удобен для команд обработки строк.



(-) Автоматическое изменение часто требуется выполнять на величину, большую единицы.

Индексная адресация с масштабированием

Индексный регистр умножается на масштаб M и суммируется с базовым адресом из команды.

(+) Удобен для модификации адреса на величину M .

(-) Вычисление адреса замедляется, т.к. требуется выполнять умножение.



Базовая индексная адресация с масштабированием

Адрес определяется по формуле $\text{Адрес} = \text{Индекс} * \text{Масштаб} + \text{База} + \text{Смещение}$.

(+) Базовая индексная адресация с масштабированием часто используется при обращении к системным таблицам, находящимся в ОП (таблица дескрипторов, таблицы страниц, таблица векторов прерываний и т.д.)

(-) Ограниченное на величину М ($M=1,2,4,8$).

