

Universidade Tecnológica Federal do Paraná
Curso de Engenharia Eletrônica

Victor Hugo de Oliveira Carvalho

**Construção de um Analisador de Impedância
Portátil**

Toledo
2025

Victor Hugo de Oliveira Carvalho

Construção de um Analisador de Impedância Portátil

Development of a Portable Impedance Analyser

Trabalho de Conclusão de Curso apresentado à disciplina de Trabalho de Conclusão de Curso 2 do Curso de Engenharia Eletrônica da Universidade Tecnológica Federal do Paraná - UTFPR Campus Toledo, como requisito parcial para a obtenção do título de Bacharel em Engenharia Eletrônica.

Orientador(a) Prof. Douglas José Coutinho

Toledo

2025

Esta licença permite que outros remixem, adaptem e criem a partir do trabalho licenciado para fins não comerciais, com crédito atribuído ao autor. Os usuários não têm que licenciar os trabalhos derivados sob os mesmos termos estabelecidos pelo autor do trabalho original.



4.0 Internacional

Victor Hugo de Oliveira Carvalho

Construção de um Analisador de Impedância Portátil

Trabalho de Conclusão de Curso apresentado à disciplina de Trabalho de Conclusão de Curso 2 do Curso de Engenharia Eletrônica da Universidade Tecnológica Federal do Paraná - UTFPR Campus Toledo, como requisito parcial para a obtenção do título de Bacharel em Engenharia Eletrônica.

Aprovado em: ____/____/_____

BANCA EXAMINADORA

Prof. Dr. Douglas José Coutinho
Orientador
Universidade Tecnológica Federal do Paraná

Prof. Dr. Tiago Piovesan Vendruscolo
Universidade Tecnológica Federal do Paraná

Prof. Dr. Evandro André Konopatzki
Universidade Tecnológica Federal do Paraná

AGRADECIMENTOS

Agradeço aos meus pais, Doberto Araújo de Carvalho e Rosa Elizabeth de Oliveira Souza Carvalho, por sempre estarem se preocupando comigo, me incentivando a fazer aquilo que gosto durante todos estes anos da faculdade, e pelo amor que sempre recebi deles.

Ao meu orientador, Prof. Douglas José Coutinho, pela paciência, pela dedicação e pelos ensinamentos transmitidos ao longo de todos estes anos que fiquei no laboratório de Física.

Aos professores do curso de Engenharia Eletrônica da UTFPR Câmpus Toledo, que contribuíram para a minha formação com seus conhecimentos e experiências únicas.

À Universidade Tecnológica Federal do Paraná (UTFPR), pela estrutura e ensino de qualidade ofertados.

Aos meus amigos do laboratório de física, pelo companheirismo, ensinamentos e projetos que realizamos juntos.

Por fim, a todos que direta ou indiretamente fizeram parte desta caminhada.

RESUMO

A impedância é uma propriedade elétrica de um material ou dispositivo fundamental que pode ser utilizada para caracterizar tanto circuitos e componentes eletrônicos, quanto materiais com distintas propriedades dielétricas, como tecidos biológicos e amostras eletroquímicas. Entretanto, a obtenção destas características geralmente requer equipamentos de alto custo, cuja aquisição representa um desafio para muitas instituições de ensino e pesquisa. Com o objetivo de deixar mais acessível esta técnica de análise, este trabalho propõe o desenvolvimento de um analisador de impedância portátil e de baixo custo, com o objetivo de realizar medidas em diversos tipos de materiais e fazer a representação gráfica dos dados obtidos para o usuário. O sistema é projetado em torno do circuito integrado AD5933, um conversor de impedância de alta precisão que, apesar de sua funcionalidade, apresenta limitações de faixa de operação e controle de sinal. A metodologia aplicada neste trabalho consiste em projetar e integrar um circuito de condicionamento customizado para o AD5933, operando em conjunto com um microcontrolador. Este circuito executa três funções principais: o controle preciso do sinal de excitação (amplitude e *offset*) e a calibração a partir dos parâmetros do usuário. Os resultados experimentais validaram a operação do protótipo na faixa de frequência de 1 kHz a 100 kHz. Para cargas puramente resistivas, o sistema cobriu uma faixa de 100Ω a $1 M\Omega$, apresentando erro relativo de magnitude inferior a 1,5 % nas escalas otimizadas e máximo de 12 % nos extremos de alta impedância. Em testes com cargas complexas (circuitos RC), o dispositivo demonstrou capacidade de rastreamento de fase com erro médio inferior a 7° . A implementação destas funcionalidades permitiu transformar um sistema básico em uma ferramenta de medição prática, versátil e de baixo custo para a comunidade acadêmica.

Palavras-chave: Analisador de Impedância, AD5933, Embarcados

ABSTRACT

Impedance is a fundamental electrical property of a material or device that can be used to characterize not only electronic circuits and components, but also materials with distinct dielectric properties, such as biological tissues and electrochemical samples. However, obtaining these characteristics generally requires high-cost equipment, the acquisition of which represents a challenge for many educational and research institutions. Aiming to make this analysis technique more accessible, this work proposes the development of a portable, low-cost impedance analyzer, with the objective of performing measurements on various types of materials and plotting the obtained data for the user. The system is designed around the AD5933 integrated circuit, a high-precision impedance converter that, despite its functionality, has limitations in its operating range and signal control. The methodology applied in this work consists of designing and integrating a custom conditioning circuit for the AD5933, operating in conjunction with the microcontroller. This circuit performs three main methodological functions: precise control of the excitation signal (amplitude and offset), automatic adaptation of the read gain for different impedance ranges, and an automated calibration process. Experimental results validated the prototype's operation in the frequency range of 1 kHz to 100 kHz. For purely resistive loads, the system covered a range from 100Ω to $1 M\Omega$, presenting a relative magnitude error of less than 1.5 % in optimized scales and a maximum of 12 % at high-impedance extremes. In tests with complex loads (RC circuits), the device demonstrated phase tracking capability with an average error of less than 7° . The implementation of these functionalities transformed a basic system into a practical, versatile, and low-cost measurement tool for the academic community.

Keywords: Impedance Analyser, AD5933, Embedded System

LISTA DE ILUSTRAÇÕES

Figura 1 – Sinais Senoidais com Atraso de Fase e <i>Offset CC</i>	14
Figura 2 – Diagrama Fasorial de um Indutor Ideal	16
Figura 3 – Gráfico de Nyquist para um circuito $R C$	19
Figura 4 – Diagrama de Bode completo para o circuito RC série ($R_s+R_p C$), mostrando a resposta em (a) Magnitude e (b) Fase em função da frequência.	20
Figura 5 – Conjunto de imagens ilustrando o processo da TDF.	23
Figura 6 – Sinal PWM e Integração	26
Figura 7 – Diagrama de Blocos de um DDS	27
Figura 8 – Representação de um Sinal Analógico e sua versão amostrada	28
Figura 9 – Diagrama Geral de uma comunicação I2C	29
Figura 10 – Diagrama de Bloco Funcional do AD5933	31
Figura 11 – Fluxograma do Algorítimo de Calibração	34
Figura 12 – Interface de Usuário para controle do protótipo	35
Figura 13 – Estágio de Transmissão do AD5933	36
Figura 14 – Estágio de Recepção do AD5933	37
Figura 15 – Estágio de Excitação	39
Figura 16 – Saída do <i>Buffer</i> com banco de resistores	40
Figura 17 – Estágio de ganho com Amplificador de Transimpedância	41
Figura 18 – Circuito de testes com o primeiro estágio	45
Figura 19 – Saída do Sinal do Estágio de Excitação no Osciloscópio	46
Figura 20 – Saída do Sinal do Estágio de Excitação no Osciloscópio	46
Figura 21 – Saída do Sinal do Estágio do TIA no Osciloscópio	47
Figura 22 – Fluxograma Geral do Firmware	48
Figura 23 – Impedância x Frequência e Fase x Frequência para os resistores de 3,3 k Ω e 5,1 k Ω	50
Figura 24 – Impedância x Frequência e Fase x Frequência para os resistores de 22 k Ω e 56 k Ω	51
Figura 25 – Impedância x Frequência e Fase x Frequência para os resistores de 220 k Ω e 330 k Ω	52
Figura 26 – Resposta em frequência para o circuito RC de alta impedância (100 k Ω 33 pF).	54
Figura 27 – Resposta em frequência para o circuito RC de média impedância (1 k Ω 10 nF).	55
Figura 28 – Circuito Final montado em placa ilhada	56

LISTA DE ABREVIATURAS E SIGLAS

ADC	Conversor Analógico Digital
CA	Corrente Alternada
DAC	Conversor Digital Analógico
DDS	<i>Direct Digital Synthesis</i>
DSP	Direct Signal Processors
DUT	Device Under Test
FPGA	<i>Field Programmable Gate Array</i>
GPU	Graphic Processor Unit
LNA	<i>Low Noise Amplifier</i>
LPF	<i>Low Pass Filter</i>
LUT	<i>Look Up Table</i>
PGA	<i>Programable Gain Amplifier</i>
PWM	<i>Pulse Width Modulation</i>
RF	Rádio Frequênciā
TDF	Transformada Discreta de Fourier
TFTD	Transformada de Fourier de Tempo Discreto
TIA	<i>Transimpedance Amplifier</i>

SUMÁRIO

1	INTRODUÇÃO	10
2	OBJETIVOS	11
3	JUSTIFICATIVA	12
4	REFERENCIAL TEÓRICO	13
4.1	Fundamentos da Análise de Impedância	13
4.1.1	Senoides	13
4.1.2	Fasores	15
4.1.2.1	Diagrama Fasorial	16
4.1.3	Fundamentos de Impedância Elétrica em Regime CA	17
4.1.3.1	Componentes Ideais	17
4.1.4	Gráficos de Bode e Nyquist: Análise de Resposta em Frequência a Partir da Função de Transferência	18
4.1.4.1	Análise do Comportamento em Frequência	19
4.2	Espectroscopia de Impedância (EIS): Princípios e Aplicações .	20
4.3	Técnicas de Excitação e Detecção de Impedância	21
4.4	Transformada Discreta de Fourier	22
4.4.1	Definição Matemática da TDF	23
4.5	Geração de Sinais	24
4.5.1	Classificação	24
4.5.2	Geração de Sinais Digitais	25
4.5.2.1	Pulse Width Modulation (PWM)	25
4.5.2.2	Arbitrary Waveform Generator (AWG)	26
4.5.2.3	Direct Digital Synthesis(DDS)	26
4.6	Conversores Analógico-Digitais (ADC - <i>Analog to Digital Converter</i>)	27
4.7	Conversores Digital-Analógicos (DCAs)	28
4.8	I2C	29
5	MATERIAIS E MÉTODOS	30
5.1	Materiais	30
5.1.1	Conversor de Impedância: AD5933	30
5.1.2	Nucleo-64: STM32F446RE	31
5.1.3	Amplificador Operacional: AD8606	31
5.1.4	switch analógico: AD728	32

5.1.5	Potênciometro Digital: AD5252	32
5.1.6	Conversor Digital Analógico: MCP4725	33
5.2	Metodologia	33
5.2.1	Interface Gráfica	34
5.2.2	AD5933: Estágio de transmissão	36
5.2.3	AD5933: Estágio de recepção	36
5.2.4	Restrições com o Sinal de Saída do AD5933	38
5.2.4.1	Estágio de Excitação com Amplificador Diferencial	38
5.2.4.2	Seguidor de Tensão	39
5.2.5	switchs analógicos	40
5.2.6	Transimpedância Externo	40
5.2.7	Calibração	41
5.2.8	Escolha dos valores de resistores de calibração e ganho	43
5.2.9	Clock do Sistema e Medição em Baixas Frequências	43
5.2.10	Testes e Validação	44
5.2.10.1	Estágio 1: Estágio Amplificador Inversor e Buffer	44
5.2.10.2	Estágio 2: Matriz de Comutação e switchs analógicos	45
5.2.11	Estágio 3: Amplificador de Transimpedância (TIA)	47
5.2.11.1	Teste de Estabilidade e Compensação de Frequência	47
5.2.11.2	Linearidade e Faixa Dinâmica	48
5.2.12	FIRMWARE	48
6	RESULTADOS E DISCUSSÃO	50
6.1	Validação com Cargas Puramente Resistivas	50
6.2	Validação com Cargas Complexas (RC Paralelo)	54
6.3	Circuito final	55
6.4	Conclusão	56
	REFERÊNCIAS	58
	APÊNDICE A – CIRCUITO FRONT-END ANALÓGICO .	61
	APÊNDICE B – CIRCUITO AD5933 + CIRCUITO ALIMENTAÇÃO	62

1 INTRODUÇÃO

A espectroscopia de impedância elétrica é uma técnica poderosa e não destrutiva, ideal para a análise de sistemas estacionários. A partir de um estímulo de baixa amplitude cuja frequência varia, é possível medir as respostas do sistema, permitindo investigar os mecanismos de reações eletroquímicas, superfícies passivas, e as propriedades de transporte e dielétricas de um material ou eletrodo (MACDONALD, 2006). Devido à sua versatilidade, a técnica foi consolidada ao longo de décadas para analisar processos físico-químicos, sendo aplicada em estudos sobre corrosão e na avaliação da taxa de degradação de materiais em ambientes agressivos (VIVIER; ORAZEM, 2022).

Apesar de sua importância, a aplicação desta técnica é frequentemente limitada pela alta dependência de analisadores de impedância comerciais, cujos custos elevados representam uma barreira significativa para muitos centros de pesquisa e laboratórios acadêmicos. Essa dificuldade de acesso restringe não apenas a capacidade de pesquisa, mas também o ensino prático da eletroquímica e da ciência dos materiais. A partir disto, este trabalho se propõe a desenvolver uma alternativa viável: um analisador de impedância portátil e de baixo custo, projetado para tornar esta tecnologia mais acessível.

2 OBJETIVOS

O objetivo geral deste trabalho é projetar e implementar um analisador de impedância portátil de baixo custo, baseado no circuito integrado AD5933, adicionando funcionalidades expandidas; como maior controle do sinal de saída e calibração automática. Tudo isto através de um circuito externo customizado.

Para alcançar o objetivo principal, os seguintes estágios de desenvolvimento foram projetados:

- Integrar um estágio de excitação com controle programável e independente da amplitude CA e do *offset* CC.
- Implementar um *buffer* de saída para garantir a capacidade do sistema de medir impedâncias de baixo valor (até $100\ \Omega$).
- Adicionar um gerador de *clock* externo para estender a faixa de frequência de operação para abaixo de 1 kHz.
- Projetar um sistema de calibração e ganho adaptativo totalmente automatizado, utilizando multiplexadores analógicos e um banco de resistores de precisão.
- Validar o desempenho do equipamento através da medição de circuitos equivalentes e da comparação com os resultados teóricos.

3 JUSTIFICATIVA

A Espectroscopia de Impedância é uma técnica fundamental na caracterização de materiais, interfaces e no desenvolvimento de biossensores. Contudo, sua ampla utilização em ambientes acadêmicos é significantemente restringida pelo alto custo dos equipamentos comerciais, o que cria uma lacuna tecnológica e dificulta o avanço de pesquisas em instituições com recursos limitados, bem como o ensino prático da disciplina.

A relevância deste projeto reside, portanto, na sua proposta de valor: a democratização de uma técnica de análise poderosa. A construção de uma ferramenta de baixo custo e de arquitetura aberta não apenas viabiliza a pesquisa e o desenvolvimento de novos sensores em laboratórios com orçamentos restritos, mas também serve como uma plataforma educacional para o ensino prático de instrumentação eletrônica e eletroquímica. Ao fornecer uma alternativa acessível, o trabalho contribui para remover barreiras financeiras à inovação.

4 REFERENCIAL TEÓRICO

Neste capítulo será abordado os fundamentos teóricos do sistema a ser desenvolvido

4.1 FUNDAMENTOS DA ANÁLISE DE IMPEDÂNCIA

A compreensão dos fundamentos de impedância e suas análises são de extrema importância para o entendimento do trabalho a ser desenvolvido. Logo, esta seção será dedicada a explicar tais fundamentos.

4.1.1 SENOIDES

O AD5933 gera um sinal para caracterizar as impedâncias a serem medidas. Este sinal é uma excitação senoidal, ou simplesmente, senoide. A corrente senoidal é comumente conhecida como corrente alternada (CA). Muitos fenômenos físicos naturais e sistemas projetados respondem de forma senoidal ou podem ser modelados eficazmente utilizando funções senoidais. A análise em regime permanente senoidal é uma técnica crucial para investigar como os circuitos elétricos respondem a fontes de tensão ou corrente senoidais operando a uma única frequência. Este tipo de corrente inverte o sentido em intervalos regulares de tempo, possuindo valores positivos e negativos (ALEXANDER; SADIKU, 2013). Considerando uma tensão senoidal, sua formula geral pode ser descrita como na Equação 1:

$$v(t) = V_p \cdot \sin(\omega t + \phi), \quad (1)$$

Onde:

- V_p : Amplitude do sinal (em volts, V),
- $\omega t + \phi$: argumento da senoide.
- ω : Frequência angular em radianos,
- ϕ : é a fase do argumento.


Representada na Figura 1, fica evidente que a senoide possui um comportamento que se repete em um período de T segundos, ou seja, a função senoidal é uma função periódica, sendo T , o tempo de segundos por ciclo, ou ciclo completo da função. O inverso deste valor é a quantidade de ciclos por segundo, ou frequência, logo: $f = (1/T)$. A partir do gráfico, observa-se que $\omega T = 2\pi$, ficando então evidente que $\omega = 2\pi f$ (ALEXANDER; SADIKU, 2013).

A fase ϕ é o componente da senoide que indica o seu atraso em relação a outra senoide. Por exemplo, analisando as Equações 2 e 3 abaixo, juntamente com o gráfico da Figura 1, tem-se:

$$v_1 = V_p \operatorname{sen}(\omega t). \quad (2)$$

$$v_2 = V_p \operatorname{sen}(\omega t + \phi). \quad (3)$$

Figura 1 – Sinais Senoidais com Atraso de Fase e *Offset* CC



Fonte: Elaborado pelo autor (2025).

Quando ϕ é diferente de 0, as duas senoides estão em defasagem. Para um número positivo de ϕ , dizemos que v_2 está atrasada ϕ graus em relação a v_1 , ou que v_1 está atrasado ϕ graus em relação a v_2 . Caso ϕ seja igual a 0, v_1 e v_2 estão em fase (ALEXANDER; SADIKU, 2013).

Partindo da equação 2 e somando uma constante C , como mostrado na equação 4, é possível deslocar o sinal verticalmente como mostrado na Figura 1, fazendo com que ele varie a partir de um valor de tensão diferente de zero, comumente chamado de *offset*. Manipular *offset* é uma técnica importante, já que os materiais e circuitos submetidos a diferentes níveis de *offset* apresentam comportamento diferente dependendo do nível (CHANG; SEE; HU, 2010).

$$v_1 = V_p \operatorname{sen}(\omega t) + C. \quad (4)$$

4.1.2 FASORES

Fasor é uma maneira mais conveniente de representar a amplitude e fase de uma senoide. Esta representação é feita a partir de números complexos, e foi inicialmente introduzida por Charles Steinmetz em 1893 (ALEXANDER; SADIKU, 2013). Um número complexo z pode ser escrito de três formas diferentes:

$$z = x + jy \quad (5)$$

$$z = r\angle\phi \quad (6)$$

$$z = re^{j\phi} \quad (7)$$

Na Equação 5 sendo sua representação em forma retangular, a Equação 6 sua forma polar e a Equação 7 sua forma exponencial. A partir destas representações, é possível relacionar a forma retangular com a forma polar. Assim, pode-se obter x e y a partir de r e ϕ :

$$x = r \cos \phi \quad (8)$$

$$y = r \sin(\phi) \quad (9)$$

E de maneira inversa é possível obter r e ϕ a partir de x e y , como mostrado na Equação 10 e 11:

$$r = \sqrt{x^2 + y^2}. \quad (10)$$

$$\phi = \arctan\left(\frac{y}{x}\right). \quad (11)$$

Esta maneira de representar o fasor se baseia na identidade de Euler, onde pode-se decompor $e^{\pm j\phi}$, como:

$$e^{\pm j\phi} = \cos \phi \pm j \sin \phi \quad (12)$$

onde $j = \sqrt{-1}$; $\cos \phi = \operatorname{Re}(e^{j\phi})$ é a parte real e $\sin \phi = \operatorname{Im}(e^{j\phi})$ a parte imaginária de z , representando o número z em um plano complexo.

Pode-se então, expressar o fasor da senoide $V_{(t)} = V_m \cos(\omega t + \phi)$, como:

$$v(t) = \operatorname{Re}(\mathbf{V} e^{j\omega t}) \quad (13)$$

Os elementos do circuito também podem ser representados de maneira fasorial. Para um circuito de tensão em série com diferentes elementos - um resistor, capacitor ou indutor

- onde a tensão é dada por $\mathbf{V} = V_m \angle \phi$ e uma corrente dada por $\mathbf{I} = I_m \angle \phi$ (ALEXANDER; SADIKU, 2013). Pode-se representar cada elemento na sua forma fasorial, como mostra a Tabela 1:

Tabela 1 – Relações Tensão-Corrente.


Elemento	Domínio do tempo	Domínio da frequência
R	$v = Ri$	$V = RI$
L	$v = L \frac{di}{dt}$	$V = j\omega LI$
C	$i = C \frac{dv}{dt}$	$V = \frac{I}{j\omega C}$

Fonte: Adaptado de (ALEXANDER; SADIKU, 2013)

4.1.2.1 DIAGRAMA FASORIAL

A Figura 2 ilustra um diagrama fasorial no plano complexo, representando a relação de fase entre um fasor de Tensão (\mathbf{V}) e um fasor de Corrente (\mathbf{I}). O diagrama mostra o fasor de corrente posicionado a 45° no primeiro quadrante, enquanto o fasor de tensão está a 135° no segundo quadrante. Um arco tracejado indica o ângulo θ de 90° entre os dois vetores, demonstrando visualmente uma situação em que a tensão está 90° adiantada em relação à corrente, uma característica fundamental do comportamento de um indutor ideal em um circuito de corrente alternada.

Figura 2 – Diagrama Fasorial de um Indutor Ideal



Fonte: De Autoria Própria (2025).

4.1.3 FUNDAMENTOS DE IMPEDÂNCIA ELÉTRICA EM REGIME CA

A impedância elétrica (**Z**) é uma grandeza complexa que caracteriza a oposição que um circuito ou componente oferece à passagem de corrente quando submetido a uma tensão alternada. No regime CA, diferentemente da resistência em corrente contínua (CC), a impedância incorpora efeitos de defasagem e armazenamento de energia, associados a indutâncias e capacitâncias presentes no sistema (ALEXANDER; SADIKU, 2013).

A relação entre tensão e corrente em regime senoidal estabelece-se por $v(t) = V_0 \operatorname{sen}(\omega t)$ e $i(t) = I_0 \operatorname{sen}(\omega t + \phi)$, sendo ϕ o ângulo de defasagem. A impedância generaliza a Lei de Ohm para o domínio da frequência, como mostrado na Equação 14:

$$\mathbf{Z} = \frac{\mathbf{V}}{\mathbf{I}}. \quad (14)$$

Por fim, a impedância generaliza a Lei de Ohm para o domínio da frequência, indicando quanto de oposição (amplitude e defasagem) um elemento impõe à corrente alternada aplicada (BARSOUKOV; MACDONALD, 2018).

4.1.3.1 COMPONENTES IDEAIS

Como mostrado na Tabela 1, é possível caracterizar a impedância de elementos passivos como; resistores, capacitores e indutores quando submetidos a uma tensão senoidal. Desta maneira pode-se escrever cada impedância como:

- Resistência: $\mathbf{Z}_R = R$
- Indutor: $\mathbf{Z}_L = j\omega L = jX_L$
- Capacitor: $\mathbf{Z}_C = \frac{1}{j\omega C} = -jX_C$

Em componentes ideais, R corresponde à resistência pura (sem defasagem entre tensão e corrente), $X_L = \omega L$ à reatância indutiva e $X_C = -1/(\omega C)$ à reatância capacitativa, sendo $\omega = 2\pi f$ a frequência angular que estão submetidos (BARD; FAULKNER; WHITE, 2022).

A impedância **Z** fornece uma descrição abrangente do comportamento elétrico, incorporando simultaneamente os efeitos resistivos (dissipação de energia) e reativos (armazenamento de energia) em circuitos e materiais. Esses fundamentos são indispensáveis para técnicas avançadas de caracterização, como a espectroscopia de impedância eletroquímica (EIS), e para o desenvolvimento de instrumentos de medição precisos em diversas faixas de frequência (WANG et al., 2021).

4.1.4 GRÁFICOS DE BODE E NYQUIST: ANÁLISE DE RESPOSTA EM FREQUÊNCIA A PARTIR DA FUNÇÃO DE TRANSFERÊNCIA

O gráfico de Bode é uma maneira de representar de forma gráfica a resposta em frequência de um circuito, derivado diretamente da função de transferência $H(j\omega)$, que relaciona a saída e a entrada de um sistema linear invariante no tempo, no domínio da frequência. Essa abordagem ajuda a simplificar a identificação de características críticas, como largura de banda, ressonância e estabilidade, em sistemas que variam desde circuitos eletrônicos até processos industriais (FIZA, 2022).

Sua utilidade reside na capacidade de visualizar rapidamente o impacto de cada polo e zero no sistema, mesmo sem ferramentas computacionais (OGATA, 2010), também sendo útil para analisar separadamente a atenuação e a defasagem introduzidas pelo elemento medido sob teste ao longo do espectro (LAZANAS; PRODROMIDIS, 2023). Em circuitos de Radio Frequência (RF) , a análise de Bode é essencial para projetar *Low Noise Amplifiers* (LNAs) , onde polos mal posicionados podem comprometer a rejeição de interferências (LEE, 1999).


O diagrama de Nyquist é conhecido como o gráfico de impedância complexa, representa a parte imaginária de uma impedância (Z) em função de sua parte real, para uma janela de valores de frequência. Para melhor compreender o gráfico da Figura 3, é fundamental analisar a construção de seus eixos. O eixo horizontal representa a parte real da impedância, $\Re(Z)$, associada aos processos puramente resistivos, enquanto o eixo vertical representa a parte imaginária, $\Im(Z)$, associada aos processos reativos (capacitivos e indutivos). Cada ponto da curva corresponde ao valor da impedância complexa em uma dada frequência, embora o eixo das frequências não apareça explicitamente no gráfico.

É uma convenção amplamente adotada na literatura de espectroscopia traçar o gráfico utilizando $\Re(Z)$ no eixo das abscissas e o valor negativo da parte imaginária, $-\Im(Z)$, no eixo das ordenadas. A razão para esta escolha reside na natureza fundamental da impedância capacitiva. A impedância de um capacitor ideal, Z_C , é definida como $Z_C = 1/(j\omega C)$. Ao manipular a equação para isolar o operador complexo j , obtém-se $Z_C = -j(1/\omega C)$, o que demonstra que sua parte imaginária, $\Im(Z_C)$, é igual a $-1/(\omega C)$ e, portanto, sempre negativa. Ao plotar o negativo deste valor, a resposta de sistemas capacitivos aparece no semiplano positivo (acima do eixo horizontal), o que facilita a leitura e a interpretação dos dados.

Diagramas de Nyquist são muito empregados para a identificação de parâmetros de circuitos equivalentes, que modelam o comportamento elétrico do sistema. A Figura 3 ilustra um exemplo clássico para um circuito composto por um resistor e um capacitor em paralelo ($R||C$). O diagrama resultante é um semicírculo perfeito cujo diâmetro corresponde exatamente ao valor da resistência R . A curva inicia na origem $(0,0)$ em frequências infinitamente altas (onde o capacitor atua como um curto-circuito) e termina no ponto $(R,0)$ em frequência zero (onde o capacitor atua como um circuito aberto).

Informações obtidas de plots mais complexos incluem resistência de solução, resistência de transferência de carga e elementos de difusão, que se manifestam como uma cauda inclinada a 45° (impedância de Warburg). Uma limitação do diagrama de Nyquist é não explicitar a frequência de cada ponto; por isso, tipicamente analisa-se em conjunto com os gráficos de Bode, que mostram a evolução da magnitude e fase. A análise combinada Bode–Nyquist fornece, assim, um quadro completo do comportamento elétrico do sistema em estudo (BARSOUKOV; MACDONALD, 2018; LAZANAS; PRODROMICIDIS, 2023).

Figura 3 – Gráfico de Nyquist para um circuito $R||C$




Fonte: De Autoria Própria (2025).

4.1.4.1 ANÁLISE DO COMPORTAMENTO EM FREQUÊNCIA

A análise do diagrama de Bode para um circuito onde tem-se um resistor R_s em série com um conjunto $R_p||C$, pode revelar características importantes. Na Figura 4a, tem-se a magnitude, observa-se que em baixas frequências a impedância total se estabiliza em valores correspondentes à resistência CC do circuito, $R_s + R_p$. À medida que a frequência aumenta, a reatância do capacitor diminui, fazendo com que a impedância total caia para uma segunda sequência de valores em altas frequências, estabilizando-se no valor de R_s .

Na Figura 4b, inicia-se de 0° em baixas frequências, com o comportamento sendo puramente resistivo. Com o aumento da frequência, a influência capacitiva introduz um deslocamento de fase negativo, que atinge um valor mínimo antes de retornar a 0° em frequências muito altas. Para os cálculos realizados com os parâmetros $R_s = 500 \Omega$ e $R_p = 1000 \Omega$, o deslocamento de fase máximo observado foi de aproximadamente -30.0° , ocorrendo em uma frequência de cerca de 275 Hz.

Figura 4 – Diagrama de Bode completo para o circuito RC série ($R_s + R_p||C$), mostrando a resposta em (a) Magnitude e (b) Fase em função da frequência.



Fonte: De Autoria Própria(2025).

4.2 ESPECTROSCOPIA DE IMPEDÂNCIA (EIS): PRINCÍPIOS E APLICAÇÕES

A espectroscopia de impedância elétrica, usualmente referida pela sigla EIS (Electrochemical/Electrical Impedance Spectroscopy), é uma técnica de análise em que se mede a impedância complexa de um material, dispositivo ou circuito ao longo de uma faixa de frequências, visando extrair informações sobre seus processos internos. O princípio fundamental da EIS consiste em aplicar um sinal de excitação (tipicamente uma pequena perturbação senoidal de amplitude fixa) e medir a resposta em corrente (ou tensão) do sistema, varrendo diferentes frequências. Sob a hipótese de que o sistema seja linear e invariante no tempo (condições geralmente válidas para perturbações de pequena amplitude em torno de um ponto de operação estacionário), a resposta em cada frequência também será senoidal, permitindo determinar a impedância complexa $Z(j\omega)$ pela razão entre a tensão e a corrente medida naquela frequência (LAZANAS; PRODROMIDIS, 2023).

A análise por EIS fornece informações ricas sobre fenômenos físicos de diferentes escalas temporais, pois cada faixa de frequência sonda processos específicos do sistema. Por exemplo, em eletroquímica, frequências altas tipicamente investigam propriedades de eletrólito e resistências ôhmicas puras, enquanto frequências baixas exploram cinéticas de

reação, difusão de espécies e características de dupla camada elétrica (BARD; FAULKNER; WHITE, 2022). De forma geral, a EIS é uma técnica não destrutiva e versátil, aplicável em áreas como caracterização de sensores, estudo de recobrimentos anticorrosivos, avaliação de baterias e células a combustível, análise de propriedades dielétricas de materiais, diagnósticos médicos por bioimpedância, entre outras. Sua popularidade decorre do fato de que, a partir de dados espectrais de impedância, pode-se ajustar modelos de circuitos equivalentes ou modelos físico-químicos que revelam parâmetros de interesse do sistema em teste (PEJCIC; De Marco, 2006) (WANG et al., 2021).

Além disso, técnicas matemáticas como as relações de Kramers-Kronig podem ser empregadas para verificar a consistência dos dados obtidos – assegurando que satisfaçam os requisitos de causalidade e linearidade, bem como para filtrar eventuais incoerências (AGARWAL; ORAZEM; GARCIA-RUBIO, 1995).

4.3 TÉCNICAS DE EXCITAÇÃO E DETECÇÃO DE IMPEDÂNCIA

Para realizar medidas de impedância, diversas arquiteturas de excitação e detecção podem ser utilizadas, cada qual com vantagens em determinadas faixas de frequência e amplitudes. Em todos os casos, o objetivo é aplicar um estímulo elétrico de corrente ou tensão conhecido ao dispositivo de interesse e medir a resposta (tensão ou corrente) de forma a calcular $Z = V/I$.

A técnica de Detecção Síncrona, também conhecida como o princípio do Amplificador *Lock-In*, é uma abordagem de alta precisão para a medição de impedância. Nesta metodologia, o sinal de resposta do sistema é processado em dois canais paralelos. No primeiro, o sinal é multiplicado por uma referência senoidal em fase com o estímulo original ($\sin \omega t$), enquanto no segundo canal, é multiplicado por uma referência em quadratura ($\cos \omega t$). Após a multiplicação, ambos os sinais passam por um filtro passa-baixas, que extrai o componente de tensão CC de cada canal. Estes níveis de tensão CC são diretamente proporcionais às componentes resistiva (R) e reativa (X) da impedância (LINDAHL; CORNACHIONE; SHAW, 2012).

A grande vantagem desta técnica é sua excepcional capacidade de rejeitar ruído, permitindo que soluções analógicas com amplificadores dedicados alcancem altíssima sensibilidade mesmo em ambientes ruidosos, enquanto implementações digitais usam Transformada Discreta de Fourier (TDF) em microcontroladores ou *Direct Signal Processors* (DSPs) (LINDAHL; CORNACHIONE; SHAW, 2012).

Técnicas multifrequenciais aplicam simultaneamente múltiplas senoidais ou ruído branco, extraíndo respostas por análise de Fourier para reduzir drasticamente o tempo de medição em comparação com varredura sequencial. Requerem controle de amplitudes para evitar não-linearidades e maior poder computacional. Embora úteis para sistemas não-estacionários, são menos comuns em analisadores de baixo custo, que tipicamente empregam varredura mono-frequencial (KALLEL; HU; KANOUN, 2022).

A Voltamperometria (direto V-I), que consiste em aplicar uma tensão CA conhecida ao DUT e medir a corrente resultante (via resistor de shunt ou transimpedância), ou vice-versa, aplicando corrente e medindo tensão. No caso do AD5933, a medição é realizada por meio da transimpedância para converter a corrente medida em tensão, mantendo um nó virtual de tensão fixa em um *Device Under Test* (DUT) para injeção de corrente controlada (SEOANE et al., 2008). Esse método é simples e abrange uma ampla faixa de impedâncias, mas para impedâncias muito altas pode ser limitado pelo ruído na medição de corrente, e para impedâncias muito baixas, limitado pela capacidade de fornecimento de corrente do excitador.

4.4 TRANSFORMADA DISCRETA DE FOURIER


Realizar a análise de um sinal é uma tarefa complexa quando se utiliza apenas sua representação no domínio do tempo. Uma das maneiras de caracterizar um material é a partir da aplicação de sinais que variam a frequência no tempo, como o sinal da equação 2, medindo então sua corrente em resposta em cada ponto de frequência.

$$v_1 = V_p \operatorname{sen}(\omega t).$$

Entretanto, realizar esta análise a partir de cada valor de resposta no tempo não é uma tarefa nada prática. Para amostras que contenham uma duração finita, de um dispositivo submetido a análise a partir de um sinal senoidal, a Transformada Discreta de Fourier (TDF) permite representar estas amostras de uma maneira mais prática para a caracterização dele (OPPENHEIM; SCHAFER, 2010).

A TDF é uma ferramenta matemática que converte uma sequência finita de amostras de uma função, igualmente espaçadas, numa sequência de igual comprimento de amostras da Transformada de Fourier de Tempo Discreto (TFTD) , que é uma função de valor complexo da frequência (COOLEY; TUKEY, 1965).

A Figura 5 ilustra a eficácia da TDF como ferramenta de análise e filtragem de sinais. Em (a), é apresentado um sinal senoidal no domínio do tempo, corrompido por um ruído de fundo significativo, representando uma condição de medição realista. O gráfico (b) exibe o espectro de frequência deste sinal, calculado através da TDF, onde se observam picos claros nas frequências de interesse, que se destacam nitidamente do “chão” de ruído distribuído por outras frequências. Finalmente, em (c), o sinal é reconstruído no domínio do tempo utilizando apenas as informações dos picos de frequência identificados, resultando em uma onda senoidal limpa, demonstrando o poder da TDF em isolar o sinal desejado e rejeitar o ruído.

Figura 5 – Conjunto de imagens ilustrando o processo da TDF.

Fonte: De Autoria Própria (2025).

4.4.1 DEFINIÇÃO MATEMÁTICA DA TDF

Considere uma sequência de tempo discreto de duração finita, $x[n]$, com N amostras, onde o índice n varia de $0, 1, \dots, N - 1$. A Transformada Discreta de Fourier (TDF) de N pontos da sequência $x[n]$ é definida como $X[k]$, para $k = 0, 1, \dots, N - 1$, pela seguinte expressão (LYONS, 2011; OPPENHEIM; SCHAFER, 2010):

$$X[k] = \sum_{n=0}^{N-1} x[n] e^{-j2\pi nk/N}. \quad (15)$$

Nesta equação, $x[n]$ representa a sequência de entrada, $X[k]$ é o k -ésimo coeficiente da TDF, representando a componente de frequência, N é o comprimento da sequência (e da transformada), e $e^{-j2\pi nk/N}$ é a função base exponencial complexa. Esta função base é frequentemente denotada como W_N^{nk} , onde $W_N = e^{-j2\pi/N}$ é a N -ésima raiz principal da unidade.

A TDF transforma uma sequência de N números complexos no domínio do tempo noutra sequência de N números complexos no domínio da frequência (COOLEY; TUKEY, 1965). A escolha de N , o comprimento da transformada, é crítica e tem um impacto duplo: define a duração da janela do domínio do tempo que está a ser analisada e, simultaneamente, determina a resolução das amostras do domínio da frequência. Um N maior (para uma frequência de amostragem f_s fixa) significa um passo de frequência fundamental f_s/N menor, resultando numa resolução de frequência mais fina. Contudo, um N maior também implica um segmento de tempo mais longo, o que pode suavizar fenômenos transientes (FLEGNER et al., 2024).

No contexto específico do AD5933, esta análise é implementada de forma otimizada. O dispositivo utiliza um comprimento de transformada fixo de $N = 1024$ amostras, provenientes do seu Conversor Analógico Digital (ADC- *Analog Digital Converter*) interno. Em vez de calcular o espectro de frequência completo (todos os 1024 valores de $X[k]$), o DSP calcula o coeficiente da TDF para apenas um único índice de frequência k , correspondente à frequência de excitação gerada naquele ponto. O resultado é então decomposto em suas partes real e imaginária através da identidade de Euler ($e^{-j\theta} = \cos(\theta) - j \sin(\theta)$), sendo cada parte calculada separadamente. O componente Real (R), que é armazenado nos registradores de saída, é dado por:

$$R[k] = \sum_{n=0}^{1023} x[n] \cos(2\pi kn/1024). \quad (16)$$

E o componente Imaginário (I) é dado por:

$$I[k] = \sum_{n=0}^{1023} x[n] \sin(2\pi kn/1024). \quad (17)$$

Essa abordagem de "single-point TDF" é extremamente eficiente, pois permite que o chip utilize hardware dedicado para extrair a magnitude e a fase do sinal de resposta precisamente na frequência de interesse, rejeitando ruído e outras componentes de frequência de forma eficaz.

4.5 GERAÇÃO DE SINAIS

Os sinais são classificados com base nas características de sua amplitude e sua evolução temporal. Quanto à repetitividade, são classificados como periódicos, se seus valores se repetem em intervalos de tempo regulares, ou aperiódicos, caso não apresentem tal padrão (JUNIOR, 2005). Quanto à natureza da amplitude, dividem-se em analógicos e digitais.

4.5.1 CLASSIFICAÇÃO

No domínio do processamento de sinais, a distinção fundamental entre sinais analógicos e digitais reside na natureza de sua amplitude e de seu eixo temporal. Um sinal

é classificado como analógico quando sua amplitude pode assumir um contínuo de valores dentro de uma faixa específica, sendo frequentemente também contínuo no tempo. Em contrapartida, um sinal digital possui sua amplitude restrita a um conjunto finito de valores discretos, o que o torna quantizado (OPPENHEIM; SCHAFER, 2010). É crucial compreender que as características de tempo e amplitude podem ser independentes; por exemplo, um sinal analógico pode ser discretizado no tempo através do processo de amostragem, resultando em um sinal amostrado cuja amplitude ainda é contínua (OPPENHEIM; SCHAFER, 2010).


4.5.2 GERAÇÃO DE SINAIS DIGITAIS

A geração de sinais digitais engloba um conjunto de técnicas utilizadas para criar formas de onda analógicas a partir de sistemas digitais, como microcontroladores ou circuitos lógicos programáveis. O princípio fundamental por trás dessas técnicas geralmente envolve o armazenamento de valores discretos que representam a forma de onda desejada e sua posterior conversão para o domínio analógico através de um Conversor Digital-Analógico (DAC - *Digital to Analog Converter*). A escolha da arquitetura de geração depende de fatores como a precisão, a flexibilidade e a estabilidade de frequência exigidas pela aplicação.

4.5.2.1 PULSE WIDTH MODULATION (PWM)

A Modulação por *Pulse Width Modulation* (PWM) é uma técnica que codifica a amplitude de um sinal analógico na duração temporal (largura) de um pulso em uma onda quadrada de frequência fixa. O sinal PWM é tipicamente gerado pela comparação de um sinal de mensagem com uma portadora de alta frequência, como uma onda dente de serra ou triangular (GONZAGA, 2018). O ciclo de trabalho (*duty cycle*) da onda resultante é diretamente proporcional ao valor médio do sinal analógico original, tornando a técnica robusta a variações na amplitude dos pulsos. A recuperação do sinal de mensagem é realizada por meio de uma filtragem passa-baixas na saída. As principais vantagens do PWM são sua alta eficiência em aplicações de controle de potência e sua fácil implementação em microcontroladores, enquanto suas desvantagens incluem a complexidade da filtragem e a potencial geração de interferência eletromagnética (GONZAGA, 2018).

A Figura 6 mostra o princípio do PWM, uma técnica para representar um sinal analógico através de um sinal digital. Observa-se que, enquanto a frequência dos pulsos é constante, a sua largura (*duty cycle*) é modulada para ser proporcional à amplitude do sinal senoidal em cada instante. Dessa forma, a informação de amplitude do sinal analógico é codificada no domínio do tempo, permitindo seu controle ou reconstrução.

Figura 6 – Sinal PWM e Integração

Fonte: (Real Digital, 2025).

4.5.2.2 ARBITRARY WAVEFORM GENERATOR (AWG)

Os *Arbitrary Waveform Generators* (AWGs) representam a tecnologia mais flexível, capazes de produzir virtualmente qualquer forma de onda definida pelo usuário. A arquitetura de um AWG envolve uma memória digital para armazenar os pontos da forma de onda, um clock para controlar a taxa de leitura dessa memória, e um DCA para converter os dados digitais em um sinal analógico, que é então condicionado por filtros e amplificadores (LIN et al., 2005). O controle do sequenciamento e da síntese é geralmente realizado por *Field Programmable Gate Array* (FPGAs) ou *Graphic Processor Units* (GPUs), permitindo a geração de formas de onda complexas e não padronizadas (KONDOV; MANNING; COVEY, 2024). A principal vantagem dos AWGs é essa capacidade de gerar formas de onda customizadas com alta precisão. Em contrapartida, suas desvantagens incluem o alto custo, a complexidade de implementação e a necessidade de grandes volumes de memória para formas de onda longas ou com altas taxas de amostragem. Modelos avançados, conhecidos como "True AWGs", utilizam um clock de amostragem variável, oferecendo maior integridade de sinal em diferentes frequências quando comparados a AWGs baseados em DDS com clock fixo (Advanced Energy, s.d.)

4.5.2.3 DIRECT DIGITAL SYNTHESIS(DDS)

A técnica de *Direct Digital Synthesis* (DDS) gera formas de onda analógicas, tipicamente senoidais, a partir de um clock de referência de alta estabilidade. Sua arquitetura é composta por um acumulador de fase, uma tabela de consulta (LUT) que armazena as amostras da forma de onda, e um conversor digital-analógico (DCA) seguido por um filtro passa-baixas. A frequência de saída (f_{out}) é determinada matematicamente pela seguinte expressão:


$$f_{out} = \frac{M \cdot f_{clk}}{2^N}, \quad (18)$$

Onde M é o registrador de controle de frequência, f_{clk} é a frequência do clock e N é a resolução em bits do acumulador de fase (BERTOTTI, 2005). O DDS atua como uma interface digital-analógica programável, onde as principais vantagens são a capacidade de alterar a frequência e a fase de forma rápida e com continuidade, resultando em alta resolução de frequência. Mas, possuem desvantagens, como a geração de "espúrios harmônicos",

decorrentes dos processos de quantização e truncamento, que exigem uma filtragem eficaz no estágio de saída (Analog Devices, 2012).

A Figura 7 ilustra a arquitetura fundamental de um *DDS*. O processo é iniciado por um sinal de *clock* de referência, que dita a velocidade de um Acumulador de Fase. A cada pulso de *clock*, o contador avança e seleciona um endereço em uma *Look-up Table*. O valor digital lido da tabela é então enviado a um Registrador, a um Conversor Digital-Analógico (DCA) que o transforma em uma tensão analógica, e finalmente a um Filtro Passa-Baixas (LPF), que suaviza o sinal para gerar a onda senoidal final na saída f_{out} .

Figura 7 – Diagrama de Blocos de um DDS



Fonte: Adaptado de (KESTER, 2009).


4.6 CONVERSORES ANALÓGICO-DIGITAIS (ADC - ANALOG TO DIGITAL CONVERTER)

Os sensores atuam como transdutores, transformando uma grandeza física em um sinal elétrico. Geralmente, este sinal analógico passa por uma etapa de condicionamento antes de ser direcionado a um conversor analógico-digital (CAC). O CAC, por sua vez, converte o sinal em formato digital, o que possibilita que os dados sejam processados e analisados por um computador (OPPENHEIM; SCHAFER, 2010)

Para que um sinal analógico seja transformado em uma sequência de códigos binários, a etapa inicial e fundamental é a de amostragem e retenção. Nesta fase, o circuito de processamento de sinal captura a amplitude do sinal analógico em momentos discretos e a sustenta em um valor constante até o próximo pulso de amostragem. O resultado deste processo é um sinal em degraus que representa o sinal original (FLOYD, 2015; TEMES; CHEN, 2011)

A conversão de um sinal analógico para um formato digital binário começa com o processo de amostragem e retenção. Durante esta etapa, um circuito de processamento captura a amplitude do sinal analógico em instantes específicos e a mantém constante entre cada pulso de amostragem, conforme ilustrado na Figura 8.

Para definir uma frequência de amostragem adequada, é fundamental conhecer a frequência máxima do sinal que será amostrado. Essa determinação é guiada pelo teorema de Nyquist, que define a relação matemática entre essas duas frequências, como:

Figura 8 – Representação de um Sinal Analógico e sua versão amostrada

Fonte: De Autoria própria.

$$F_S \geq 2F_N. \quad (19)$$

Nesta expressão, F_S denota a frequência com que o sinal é amostrado, enquanto F_N representa a sua componente de frequência mais alta. A conformidade com esta condição, conhecida como critério de Nyquist, é essencial para uma digitalização fiel. Garantir que a amostragem ocorra a uma taxa pelo menos duas vezes superior à máxima frequência do sinal previne o fenômeno do *aliasing*, no qual altas frequências são falsamente representadas como baixas frequências no sinal digitalizado, resultando em distorções significativas (OPPENHEIM; SCHAFER, 2010).

4.7 CONVERSORES DIGITAL-ANALÓGICOS (DCAS)

O conversor digital-analógico (DCA) tem a função de transformar uma representação digital em uma tensão analógica correspondente. A precisão desta conversão é definida pela resolução do dispositivo, que está diretamente ligada ao seu número de bits. Como exemplo, um conversor de 8 bits operando em uma faixa de 0 a 5 V consegue reproduzir variações mínimas de tensão de aproximadamente 19,5 mV (TOCCI; WIDMER; MOSS, 2011)


4.8 I2C

O I2C é um protocolo de comunicação serial que transfere dados entre dois tipos de dispositivos diferentes, este tipo de protocolo consegue suportar múltiplos dispositivos e controladores em um barramento de comunicação (AFZAL, 2016).

A parte física do I2C consiste em dois fios ativos para realizar a comunicação. Sendo um responsável pelos dados serial (SDA - *Serial Data Line*) e outro responsável pela sincronização com outros dispositivos (SCL - *Serial Clock Line*, sendo utilizado primariamente pelo equipamento controlador (AFZAL, 2016). No caso do analisador de impedância, o STM32 fica responsável pelo começo e interrompimento da comunicação com o, com os dados sendo enviados a partir do endereço único do AD5933, que de acordo com o *datasheet* é 0X0D.

Como mostrado na Figura 9, os fios são utilizados como uma comunicação bidirecional *half-duplex*, onde somente um controlador ou dispositivo alvo pode enviar dados pelo barramento por vez.

Figura 9 – Diagrama Geral de uma comunicação I2C



Fonte: Adaptado de (AFZAL, 2016).

5 MATERIAIS E MÉTODOS

Neste capítulo, será apresentado e discutido os materiais e metodologia utilizados para o desenvolvimento do esquemático apresentado no apêndice 6.4.

5.1 MATERIAIS

O projeto é estruturado em torno do conversor de impedância de alta precisão AD5933, que constitui o núcleo do sistema de medição. O gerenciamento das operações, o controle dos periféricos e o processamento de dados são realizados por uma placa de desenvolvimento STM 32 Nucleo-64 com microcontrolador STM32F446RE. Adicionalmente, para expandir as funcionalidades do AD5933, foi desenvolvido um circuito para realizar a manipulação do sinal de saída do conversor de impedância, este circuito emprega o amplificador operacional AD8606, o switch analógico ADG728 para a comutação de resistores, o potenciômetro digital AD5252 para o controle de ganho e o conversor digital-analógico MCP4725 para o ajuste de *offset*. As especificações e o papel de cada um destes componentes no projeto são detalhados a seguir.


5.1.1 CONVERSOR DE IMPEDÂNCIA: AD5933

O AD5933 é um conversor de impedância de alta precisão, projetado para medir impedâncias complexas, capaz de operar entre tensões de 2,7 V a 5,5 V. Seu núcleo funcional é um DDS que produz um sinal de excitação programável de até 100 kHz, com chip podendo realizar varreduras de frequência para analisar a resposta de um componente. Isto é fundamental em aplicações como análise de bioimpedância e espectroscopia eletróquímica (ANALOG DEVICES, 2019). A Figura 10 apresenta o diagrama de blocos funcional do circuito integrado AD5933, detalhando sua arquitetura interna para análise de impedância.

O processo de medição começa com o conversor analógico-digital interno de 12 bits e 1 MSPS, que amostra o sinal de resposta da impedância externa. Esses dados são então processados por um DSP integrado que aplica uma Transformada Discreta de Fourier (TDF). O resultado desse cálculo são dois valores numéricos: uma parte real e uma parte imaginária (ANALOG DEVICES, 2019).

Toda a comunicação e controle do AD5933 são realizados por meio de uma interface I2C, permitindo que um microcontrolador externo configure os parâmetros da medição e leia os resultados. O microcontrolador mestre pode programar as frequências de início e fim da varredura, o número de passos e, em seguida, ler os dados real e imaginário de cada ponto para calcular a magnitude e a fase da impedância. O chip também inclui um sensor

Figura 10 – Diagrama de Bloco Funcional do AD5933



Fonte: Adaptado de (ANALOG DEVICES, 2019).

de temperatura, que pode ser usado para calibrar e compensar as medições, aumentando a precisão do sistema (ANALOG DEVICES, 2019).

5.1.2 NUCLEO-64: STM32F446RE

A escolha desta placa de desenvolvimento juntamente com o microcontrolador foi feita levando em consideração dois pontos principais. O primeiro ponto foi a necessidade de um microcontrolador com uma boa capacidade de armazenamento e boa velocidade de comunicação, visto que para a realização de varreduras é necessários alocar vetores que consomem bastante espaço na memória do microcontrolador, ao mesmo tempo que eles são enviados para o computador produzir os gráficos em tempo real. Outra questão importante para a sua escolha foi a possibilidade de alimentar o circuito diretamente com a porta de tensão de saída de 5V, tensão necessária para operar todos o circuito completo em uma faixa de operação ideal. Embora exista placas e até microcontroladores mais baratos para estas funcionalidades, devido a disponibilidade, esta placa foi escolhida.

5.1.3 AMPLIFICADOR OPERACIONAL: AD8606

O AD8606 é um amplificador operacional duplo de alta precisão, construído com tecnologia CMOS, projetado para aplicações que exigem alto desempenho em sistemas de baixa tensão e baixo consumo, sendo uma escolha ideal para condicionamento de sinais provenientes de sensores, instrumentação médica e filtros ativos (Analog Devices, 2021).

Uma das características mais notáveis do AD8606 é sua performance em corrente contínua. Ele apresenta uma tensão de offset de entrada (V_{OS}) extremamente baixa, com um máximo de apenas $65 \mu\text{V}$ em temperatura ambiente. Isso significa que o amplificador introduz um erro de tensão baixo, sendo ideal para aplicações que precisam amplificar sinais de pequena amplitude sem torná-los imprecisos. A precisão é complementada por uma corrente de polarização de entrada (I_B) também muito pequena, na ordem de 1 pA,

o que o torna perfeitamente adequado para interfaces com sensores de alta impedância, como fotodiodos e eletrodos de pH (Analog Devices, 2021).

O AD8606 pode operar com uma única fonte de alimentação ou fontes duais em uma faixa de tensão de 2,7 V a 5,5 V. Essa característica o torna compatível com a maioria dos sistemas digitais e microcontroladores modernos, além de ser ideal para dispositivos alimentados por bateria (Analog Devices, 2021).

O AD8606 oferece um produto de ganho-banda (GBWP) de aproximadamente 10 MHz. Isso proporciona uma largura de banda útil e suficiente para uma vasta gama de aplicações, desde o processamento de áudio até o condicionamento de sinais de sensores com resposta mais rápida. Além disso, ele se destaca por seu baixo ruído de tensão, com uma densidade espectral de apenas $8 \text{ nV}/\sqrt{\text{Hz}}$, garantindo que o sinal amplificado mantenha uma alta relação sinal-ruído (SNR), sendo ideal para equipamentos de instrumentação (Analog Devices, 2021).

5.1.4 SWITCH ANALÓGICO: AD728

Para a automatização dos bancos de resistores que serão utilizados para o circuito de calibração automática, tanto no estágio de calibração quanto no de ganho, o sistema irá utilizar o switch analógico (MUX) analógico de oito canais ADG728. Este componente atua como uma chave eletrônica controlada digitalmente, capaz de selecionar um de seus oito canais de entrada (S1 a S8) e conectá-lo a uma saída comum (D) (Analog Devices, 2017).

O ADG728 apresenta uma baixa resistência de condução (R_{ON}), tipicamente na ordem de 4Ω , que é relativamente constante em toda a faixa de sinal, minimizando a introdução de erros resistivos em série com os componentes comutados. Operando com fontes de alimentação simétricas (por exemplo, $\pm 5 \text{ V}$), o dispositivo é capaz de comutar sinais analógicos em toda a sua faixa de alimentação, sendo compatível com os níveis de tensão do sistema. O controle do canal selecionado é realizado por meio de um barramento de endereço digital de 3 bits (A0, A1, A2) e um pino de habilitação (EN), permitindo uma interface direta com as portas de saída de um microcontrolador. Essas características garantem que a seleção dos resistores seja realizada com alta velocidade e com impacto mínimo na precisão da medição de impedância (Analog Devices, 2017).

5.1.5 POTÊNCIOMETRO DIGITAL: AD5252

Para o controle programável do ganho no estágio de excitação, o sistema utiliza o potenciômetro digital de canal duplo modelo AD5252. Este componente funciona como um resistor de valor ajustável via software, sendo empregado em uma malha de realimentação de um amplificador operacional para criar um estágio de amplificação com ganho variável. O AD5252 oferece uma resolução de 8 bits, o que permite o ajuste da resistência em 256 passos discretos. A comunicação e o controle da posição do cursor (*wiper*) são

realizados por meio de uma interface serial compatível com o protocolo I2C, permitindo ser controlado pelo microcontrolador. Uma característica de destaque deste componente é a presença de uma *Electrically Erasable Programmable Read-Only Memory* (EEPROM) interna, que possibilita o armazenamento da posição do cursor. Isso permite que o dispositivo retenha sua configuração de resistência mesmo após um ciclo de desligamento e religamento, uma função útil para manter calibrações ou estados pré-definidos (Analog Devices, 2019).

5.1.6 CONVERSOR DIGITAL ANALÓGICO: MCP4725


Para a geração de tensões de referência CC com alta precisão, o sistema utiliza o DAC de 12 bits modelo MCP4725. Este componente de canal único converte um código digital de 12 bits em uma tensão de saída analógica, oferecendo 4096 níveis de tensão discretos. Sua saída é do tipo *rail-to-rail*, o que significa que a tensão gerada pode variar em toda a extensão da sua tensão de alimentação (de 0 V a V_{DD}).

A comunicação com o microcontrolador é realizada por meio de uma interface serial compatível com o protocolo I2C, o que simplifica a fiação e o controle por software. Um diferencial notável do MCP4725 é a presença de uma memória não-volátil (EEPROM) integrada. Esta característica permite que o valor de saída do DAC seja armazenado permanentemente no chip, garantindo que o sistema possa inicializar com uma tensão de referência pré-definida mesmo após ser desligado, sem a necessidade de uma reconfiguração imediata pelo microcontrolador. Essas características tornam o MCP4725 uma escolha para o controle de *offsets* CC e para o estabelecimento de pontos de polarização em circuitos de condicionamento de sinal.

5.2 METODOLOGIA

O controle do equipamento se da por uma interface gráfica de usuário, responsável por se comunicar com o microcontrolador, enviando os parâmetros necessários para realizar a varredura esperada pelo o usuário. O microcontrolador por sua vez envia os comandos para os demais módulos para realizar o controle do sinal e selecionar os resistores necessários para realizar o processo de calibração. A Figura 11 apresenta o fluxograma do sistema.

Figura 11 – Fluxograma do Algorítimo de Calibração




Fonte: De Autoria Própria (2025).

5.2.1 INTERFACE GRÁFICA

Na interface gráfica o usuário é apresentado com dois blocos principais do sistema, como mostrado na Figura 12. O bloco 1 representado pela cor verde é utilizado para receber os parâmetros do usuário enquanto o bloco 2 representado pela cor azul gera os gráficos de impedância x frequência e fase x frequência de acordo com os dados recebidos do microcontrolador.

Os parâmetros que o usuário pode selecionar no bloco 1 são: frequência inicial, frequência final, número de passos que serão os saltos de valores que o equipamento realiza em relação a frequência inicial e a final. No mesmo bloco, o usuário pode escolher os valores

Figura 12 – Interface de Usuário para controle do protótipo



Fonte: De Autoria Própria (2025).

da amplitude e *offset* do sinal submetido na amostra, juntamente com os valores esperados da amostra nos pontos de frequência iniciais, intermediários e finais, assim possibilitando a calibração do sistema de forma ideal. Estes valores serão utilizados para calcular os parâmetros necessários a serem enviados aos módulos do potenciômetro digital e DAC respectivamente. O usuário tem a possibilidade de modificar a escala dos gráficos para escala logarítmica e linear.

No bloco 2 se encontra os dois gráficos que serão responsáveis pela visualização dos dados coletados em tempo real, sendo possível utilizar ferramentas básicas para melhor analisar os dados. Com a opção de salvar os dados obtidos de uma varredura logo abaixo em formato .xlsx em separando os valores em três colunas; frequência, módulo da impedância e fase.


A interface é responsável por segmentar a varredura de acordo com os valores esperados da impedância a ser medida. Com os valores do usuário, o algoritmo selecionara o melhor par de resistores para cada janela de frequência, ordenando o AD5933 a realizar diversas calibrações e medidas para coletar os dados de acordo com o que o usuário deseja.

O algoritmo desenvolvido implementa uma estratégia de varredura segmentada. Com base nos parâmetros de impedância mínima (Z_{min}) e máxima (Z_{max}) estimados pelo usuário, o software segmenta o espectro de frequência e associa cada segmento ao par de resistores (R_{FB} e R_{cal}) que proporciona a melhor Relação Sinal-Ruído (SNR) sem causar saturação. Para cada segmento definido, o sistema executa um ciclo completo de instrumentação: (1) comutação do canal do switch analógico, (2) rotina de calibração para determinação do Fator de Ganho (GF) específico daquela escala, e (3) aquisição dos dados de impedância. Ao final, os segmentos são concatenados, resultando em uma curva de resposta em frequência contínua e otimizada.

5.2.2 AD5933: ESTÁGIO DE TRANSMISSÃO

O estágio de transmissão do AD5933 é responsável por gerar o sinal de excitação senoidal com frequência e amplitude programáveis, sendo composto de três elementos como mostrado na Figura 13. O *DDS*, que opera a partir de uma fonte de *MCLK*, seja ela o oscilador interno de 16.776 MHz ou uma fonte externa. A frequência do sinal de saída é determinada com alta precisão por um valor digital de 27 bits, conhecido como Registrador de Controle de Frequência. A cada ciclo do *MCLK*, este valor é somado em um acumulador de fase, cujo resultado aponta para uma tabela de memória interna (*Look-Up Table - LUT*) que armazena os pontos de uma onda senoidal.

Figura 13 – Estágio de Transmissão do AD5933



Fonte: Adaptado de (ANALOG DEVICES, 2019).

Os valores digitais lidos da LUT são então convertidos em sinal analógico a partir de um *CDA* de 10 bits. Este sinal analógico passa por um estágio final de condicionamento, no qual a sua amplitude e *offset CC* são ajustados para uma das quatro faixas de tensão pré-definidos que o dispositivo oferece.


O controle deste estágio pelo usuário é realizado por meio da programação de registradores internos, via comunicação I₂C. Para definir uma varredura de frequência, três parâmetros principais são configurados: um Registrador de Frequência Inicial define o ponto de partida da varredura, um Registrador de Incremento de Frequência determina o tamanho do passo entre cada ponto, e um Registrador do Número de Incrementos define quantos passos serão executados na medição.

5.2.3 AD5933: ESTÁGIO DE RECEPÇÃO

Após o sinal de excitação passar pelo DUT e os estágios de ganho R_{fb} , a corrente de resposta (I_{RES}) vai para o estágio de recepção a partir do pino V_{in} do AD5933, como mostrado na Figura 14. O primeiro bloco deste estágio é um Amplificador de Transimpedância (*Transimpedance Amplifier- TIA*). A sensibilidade desta conversão é definida pelo resistor de *feedback* (R_{FB}) deste estágio. O sinal de tensão passa então pelo Amplificador de Ganho Programável (*Programable Gain Amplifier - PGA*) interno do AD5933, que pode amplificar o sinal por um fator de 1 ou 5. Antes da digitalização, um Filtro Passa-Baixa (*Low Pass Filter - LPF*) atua como filtro *anti-aliasing*, removendo harmônicos indesejados. Finalmente, o sinal analógico condicionado é amostrado e digitalizado

pelo ACC de 12 bits, gerando uma sequência de 1024 amostras para o processamento digital.

Figura 14 – Estágio de Recepção do AD5933



Fonte: (ANALOG DEVICES, 2019).

As 1024 amostras do ACC são processadas pelo núcleo de DSP, que realiza uma Transformada de Fourier Discreta (TDF). O objetivo da TDF é analisar o conteúdo de frequência do sinal amostrado e extrair duas informações, exclusivamente na frequência de excitação que foi gerada: seu componente em fase (Real) e seu componente em quadratura (Imaginário).

O método que o AD5933 utiliza é uma correlação matemática. Ele pega o sinal de entrada amostrado e o compara, ponto a ponto, com duas ondas de referência perfeitas que são geradas digitalmente pelo *DDS*: uma cossenoide e uma senoide, ambas com a mesma frequência da excitação. Matematicamente, as operações para encontrar os componentes Real (R) e Imaginário (I) são descritas pelas seguintes equações, que são a definição da TDF para um único ponto de frequência (k):

Para o Componente Real:

$$R[k] = \sum_{n=0}^{N-1} x[n] \cos(2\pi kn/N). \quad (20)$$

Para o Componente Imaginário:

$$I[k] = \sum_{n=0}^{N-1} x[n] \sin(2\pi kn/N), \quad (21)$$

no qual $x[n]$ é o valor da n-ésima amostra do ACC (de $n=0$ a 1023). N é o número total de amostras 1024, k é o "índice de frequência" que corresponde à frequência de excitação.

A primeira equação (Eq. 20) multiplica cada uma das 1024 amostras de entrada por um valor de uma onda cosseno de referência. Ao somar todos esses produtos, o resultado ($R[k]$) é grande se o sinal de entrada estiver em fase com o cosseno, e pequeno se estiver fora de fase. De forma análoga, a segunda equação (Eq. 21) faz o mesmo, mas usando uma onda seno de referência (defasada em 90 graus), e seu resultado ($I[k]$) representa a porção do sinal que está em quadratura. Esta técnica tem uma grande capacidade

de rejeitar ruído, pois qualquer sinal que não esteja na frequência de interesse (k) terá uma correlação próxima de zero e será efetivamente ignorado pelo somatório. Os valores resultantes, R e I , são então armazenados em seus respectivos registradores de 16 bits.

5.2.4 RESTRIÇÕES COM O SINAL DE SAÍDA DO AD5933

Embora o AD5933 seja bem completo para começar a realizar medidas de impedância, existem certas características que não são práticas para um usuário final. Um dos primeiros problemas é que o sinal aplicado em um DUT, fica limitado aos quatro *ranges* de tensão apresentados na Tabela 2 (ANALOG DEVICES, 2019).

Tabela 2 – Ranges de Tensão de Saída do AD5933 em 3,3V

Range	Amplitude de Excitação (Vp-p)	Tensão de Bias (Vdc)
1	1,98 V	1,48 V
2	0,97 V	1,48 V
3	0,38 V	0,76 V
4	0,19 V	0,38 V

Operar um analisador de impedância que só pode gerar quatro tipos de sinais diferentes não é interessante, em função de que para medidas de substâncias eletroquímicas é fundamental ter controle preciso tanto do potencial CC, para não induzir reações químicas indesejadas , quanto da amplitude AC, que deve ser pequena o suficiente para garantir uma resposta linear do sistema (ANALOG DEVICES, 2019).


Mediante a estas restrições, um circuito externo é necessário para dar mais controle no sinal de excitação que o AD5933 consegue enviar.

5.2.4.1 ESTÁGIO DE EXCITAÇÃO COM AMPLIFICADOR DIFERENCIAL

Para superar a limitação dos quatro ranges de tensão fixos do AD5933, o primeiro bloco do circuito externo proposto é o Estágio de Excitação, como mostrado na Figura. Este estágio foi implementado com o AD8606 (com encapsulamento MSOP) em uma configuração de amplificador diferencial. O funcionamento deste estágio se baseia na interação entre o potenciômetro digital e o CDA.

Este estágio funciona com o sinal de saída original do AD5933 passando por um capacitor de desacoplamento de 47 nF, aplicando- à entrada inversora do amplificador com um *offset* de 0 V. Mas, devido a alimentação dos amplificadores operacionais, o *offset* do sinal gerado não deve ficar centrado em 0 , mas sim na metade da tensão de alimentação V_{cc} , para isto, oDPCM4725 gera uma tensão de referência CC precisa que estabelece o potencial na entrada não-inversora, permitindo modificar o *offset* do sinal de acordo com a janela de operação do amplificador. Por fim, o potenciômetro digital AD5252 atua como um resistor de *feedback* variável na malha de realimentação

Figura 15 – Estágio de Excitação



Fonte: De Autoria Própria (2025).

do amplificador, permitindo modificar o ganho do amplificador, o que permite diminuir a amplitude do sinal AC em até 256 passos.

Como apresentado na seção 5.2.2, o sinal recebido pelo *DSP* é somado com duas ondas; cosseno e seno, uma para realizar os cálculos da parte real e outro para a parte imaginária, possibilitando o controle externo tanto da amplitude quanto do *offset* sem deturpar os cálculos da impedância e fase da amostra.

Para esta operação, o AD5933 é sempre operado no *Range 1* da tabela 2, entregando a amplitude e *offset* máximos do módulo. Este estado foi escolhido devido ao AD5252 disponível, que possuí uma impedância máxima de $1,15\text{ k}\Omega$ e está configura na realimentação do amplificador operacional, permitindo o diminuir a amplitude do sinal.

O *offset* ideal do circuito externo precisa ser igual a metade da sua tensão de alimentação, já que o seu estágio de recepção possui um amplificador com tensão de referência neste valor, logo o circuito externo também precisa obedecer este limite, operando por padrão com uma tensão de CC de 2,5 V.

5.2.4.2 SEGUIDOR DE TENSÃO

Para garantir que o sinal de excitação, gerado com precisão no primeiro estágio, seja aplicado corretamente ao DUT, um estágio intermediário foi adicionado. Este estágio é um seguidor de tensão, implementado com um amplificador operacional AD8606.

A necessidade deste *buffer* surge porque o primeiro estágio, focado em gerar um sinal de tensão muito preciso, não foi projetado para fornecer grandes quantidades de corrente. O problema ocorre ao se medir uma impedância de baixo valor. No *datasheet* do AD5933, é mencionado que sua baixa capacidade de corrente de saída restringe a faixa de medição para impedâncias acima de $1\text{ k}\Omega$.

Para contornar essa restrição e permitir a medição de impedâncias mais baixas (até $100\text{ }\Omega$), o *buffer* de saída foi implementado. Este circuito utiliza sua elevada impedância


de entrada para se acoplar ao estágio de condicionamento de sinal sem sobrecarregá-lo, preservando assim a precisão da tensão gerada. Em seguida, sua baixa impedância de saída e sua capacidade de fornecer uma corrente significativamente maior que a do AD5933 permitem que ele excite um DUT de baixa impedância sem perder sinal devido a sua resistência de saída .

Dessa forma, o *buffer* de saída é um componente crucial que expande a faixa de operação do analisador, tornando-o capaz de caracterizar de forma confiável um espectro muito mais amplo de impedâncias.

5.2.5 SWITCHS ANALÓGICOS

O primeiro switch analógico ADG728 é conectado logo na saída do circuito *buffer* como mostrado na Figura 16, com o sinal entrando pelo pino de dreno, condicionando o sinal para os pinos de saída. Juntamente com os resistores de calibração conectadas nas saídas do switch analógico (S1 até S5). Para a medição da amostra, foi idealizado um par de cabos banana-jacaré onde uma ponta será conectada a saída do S6 do switch analógico enquanto a outra será conectada a entrada do transimpedância externo, assim formando a conexão como mostrado na Figura 17.

Figura 16 – Saída do Buffer com banco de resistores



Fonte: De Autoria Própria (2025).

Já o segundo switch analógico, esta com o pino de dreno conectado a porta inversora do transimpedância externo, enquanto as saídas de S1 para S5 estão conectadas a saída do transimpedância, como mostra na Figura 17.

5.2.6 TRANSIMPEDÂNCIA EXTERNO

A arquitetura de referência do AD5933 permite o uso de um estágio de ganho interno (um TIA). No entanto, esta abordagem apresenta limitações significativas que afetam a precisão, principalmente em um chip que possui diferentes tipos de sinais. O amplificador


interno está sujeito ao ruído de substrato gerado pela lógica digital e pelo DSP do próprio CI, o que degrada a Relação Sinal-Ruído (SNR) da medição.

Para mitigar este problema e obter maior flexibilidade, optou-se por implementar um estágio de TIA externo dedicado, desabilitando a etapa interna através de dois resistores de $20\ k\Omega$ cada, transformando o TIA interno em um amplificador de ganho de -1. Deste modo, a função deste circuito é converter a corrente ($I_{Z_{DUT}}$) que flui através da amostra (Z_{DUT}) em um sinal de tensão (V_{TIA}), conforme a Equação 22.

$$V_{TIA} = -I_{Z_{UK}} \times R_{FB} \quad (22)$$

Onde R_{FB} é o resistor de *feedback* que define o ganho de transimpedância e, consequentemente, a "escala" ou "faixa" de medição do analisador.

Figura 17 – Estágio de ganho com Amplificador de Transimpedância



Fonte: De Autoria Própria (2025).

5.2.7 CALIBRAÇÃO

O AD5933 não mede a impedância diretamente; em vez disso, o DSP fica responsável por calcular os componentes real, que fica armazenado no Endereço de Registro 0x94 e 0x95, e o imaginário da resposta do sistema, armazenado nos endereços 0x96 e 0x97. A partir destes, a magnitude da resposta é determinada pela seguinte equação (ANALOG DEVICES, 2019):

$$\text{Magnitude} = \sqrt{R^2 + I^2}. \quad (23)$$

Para realizar as medidas com mais precisão, o AD5933 utiliza a medição de uma impedância de calibração conhecida e de alta precisão (R_{CAL}) para calcular um *Fator de Ganhos*. Este fator é uma constante complexa que encapsula as características de

transferência de todo o sistema por meio da varredura de frequência. A relação é dada por:

$$\text{Fator de Ganho} = \frac{1}{\text{Magnitude}_{CAL} \times R_{CAL}}, \quad (24)$$

onde Magnitude_{CAL} é a magnitude medida quando R_{CAL} está conectado. Uma vez que o Fator de Ganho é calculado e armazenado, a impedância de qualquer DUT, (Z_{DUT}) pode ser determinada medindo-se a sua respectiva magnitude de resposta (Magnitude_{DUT}) e aplicando a equação final:

$$Z_{DUT} = \frac{1}{\text{Magnitude}_{DUT} \times \text{Fator de Ganho}}. \quad (25)$$

A precisão deste método, no entanto, é fortemente dependente da proximidade entre o valor da impedância de calibração R_{CAL} e a magnitude da impedância Z_{DUT} . A otimização do sistema é alcançada quando R_{CAL} está na mesma ordem de magnitude de Z_{DUT} (ANALOG DEVICES, 2019). Isso torna o procedimento padrão, que exige a substituição manual do resistor de referência, inviável para um analisador de uso geral projetado para operar em um amplo espectro de impedâncias.

Com o objetivo de automatizar o processo, o sistema proposto implementa dois switchs analógicos ADG728. Possuindo uma entrada e oito saídas, os switchs analógicos integram banco de resistores no sistema, espaçados por década (10^2 a 10^6), com resistores intermediários para a faixa de $10\text{ k}\Omega$ a $100\text{ k}\Omega$ e $100\text{ k}\Omega$ a $1\text{ M}\Omega$, que é controlado via interface I2C. Devido a importância da tensão do sinal cair o máximo o possível sobre a amostra, o switch analógico foi escolhido principalmente devido a sua baixa impedância R_{on} de $2,5\text{ }\Omega$, com o objetivo de não interferir no sinal. Juntamente com o resistor de calibração, um banco de resistores de *feedback* do sistema são selecionados por década e selecionados por um segundo switch analógico. Como a magnitude do ganho é de acordo com a magnitude do resistor de calibração e amostra, é ideal que os valores entre os dois resistores sejam similares. Assim, o sistema opera com cinco pares de resistores de calibração e ganho.

O objetivo inicial da calibração seria funcionar mesmo sem ter conhecimento prévio do modelo do circuito da amostra, ou seja, sem saber os valores de impedância mínima Z_{min} e impedância máxima Z_{max} esperados, fazendo assim, o *auto-scaling* do sistema enquanto a varredura é realizada. Entretanto a idealização de um algorítimo satisfatório para avaliar a amostra não é nada trivial, devido ao estágio de recepção do AD5933 converter os dados obtidos sem nenhum tipo de discriminação, fazendo com que o *DSP* processe dados do ADC saturado ou até mesmo baixos demais para serem convertidos, juntamente com as diferentes escalas de ganho e calibração, a análise dados destes valores se torna complexa. Embora exista literatura mencionando o uso de *auto-scaling* com o AD5933, não foi encontrado nenhuma menção de como é realizado este procedimento. O máximo encontrado foi o fluxograma do artigo do Simple-z (VIVIER; ORAZEM, 2022). No fluxograma é comentado sobre valores máximos e mínimos processados pelo *DSP* para

selecionar de maneira arbitrária cada janela de operação, entretanto o método utilizado para achar estes valores não é descrito.

5.2.8 ESCOLHA DOS VALORES DE RESISTORES DE CALIBRAÇÃO E GANHO

A princípio, foi utilizado as equações encontradas no *datasheet* e notas de aplicação do AD5933 para calcular os valores de R_{cal} e R_{rfb} , entretanto, as medidas mostraram que este não era o cenário ideal para realizar as medições.

O primeiro fator para isto acontecer é devido ao cálculo do fator de ganho mostrado na equação 24, para que o sistema tenha a melhor precisão possível é necessário que este número seja calculado com a máxima precisão possível, o que acaba influenciando o valor de R_{cal} . Já o segundo fator é o erro de leitura do CAD, chamado de ruído de quantização ou ruido de fundo, este valor é calculado pela equação 26 abaixo:

$$ErroRelativo = \frac{RudoCAD}{ValorLido} \quad (26)$$

Em uma condição que o ADC oscile entre mais ou menos dois bits (LSB) em qualquer leitura, a escolha do R_{cal} é importante para a leitura. Nestes dois cenários diferentes onde é necessário realizar a leitura de uma amostra cuja a impedância varie de $100\ k\Omega$ a $10\ k\Omega$ e um R_{cal} intermediário como $50\ k\Omega$, o sinal será fraco, devido a corrente baixa, logo, a leitura do ADC terá um erro relativo de:

$$ErroRelativo = \frac{2}{500} = 0,4\% \quad (27)$$

Assim, o fator de ganho terá um erro de base de 0,4%, carregando este erro para todas as futuras medições. Já para um cenário onde R_{cal} tem um valor igual da Z_{mn} , o valor lido do ADC será bem maior, tendo um erro relativo de:

$$ErroRelativo = \frac{2}{3500} = 0,057\% \quad (28)$$

Assim, ao escolher um valor de R_{cal} , é importante seleciona-lo levando em consideração o impacto percentual do ruído. Outro fator importante é a janela de operação do CAD, visto que, pelo AD5933 estar operando com o seu sinal máximo, valores de R_{cal} menor que a impedância mínima esperada podem saturar o CAD, assim também entregando valores incorretos.

5.2.9 CLOCK DO SISTEMA E MEDIÇÃO EM BAIXAS FREQUÊNCIAS

O AD5933 pode ser operado com duas fontes de *clock* distintas: um oscilador interno de alta frequência (16.776 MHz) ou um *clock* externo fornecido ao pino *MCLK*. A seleção entre as fontes é feita de forma programável por meio de um bit no registrador de controle do dispositivo (ANALOG DEVICES, 2019).

A escolha do *clock* é crucial para a faixa de frequência que o DDS consegue gerar. A faixa de operação padrão utilizando o *clock* interno é tipicamente de 1 kHz a 100 kHz. Esta limitação inferior impede a análise de diversos sistemas, nos quais a resposta em baixas frequências (abaixo de 1 kHz) é fundamental para caracterizar diversos fenômenos.

A causa dessa limitação está na arquitetura do *DDS* interno, cuja frequência de saída (f_{out}) é uma fração do *master clock* (MCLK), conforme a equação:

$$f_{out} = \frac{\text{Registrador de Controle de Frequência}}{2^{27}} \times MCLK. \quad (29)$$

A ideia principal era reduzir o *clock* do sistema conectando um gerador de frequência como o si5351 no pino MCLK do AD5933, entretanto, a operação de tensão do circuito acabou impossibilitando o uso do módulo, visto que é necessário gerar um sinal que tenha um sinal que esteja entre -0,3 V e $V_{dd} + 0,3$ V de acordo com o datasheet (ANALOG DEVICES, 2019). Entretanto, o si5351 somente aceita uma tensão de alimentação de 3,3 V, logo não consegue gerar funções com parâmetro superiores a sua tensão de alimentação, impossibilitando o seu funcionamento com o circuito montado.

5.2.10 TESTES E VALIDAÇÃO

A construção do circuito externo e seus testes foi dividido em três etapas principais; Estágio de Excitação, Estágio de Multiplexação e Estágio de Ganho. Com cada estagio possuindo o determinados critérios para a sua avaliação.


5.2.10.1 ESTÁGIO 1: ESTÁGIO AMPLIFICADOR INVERSOR E BUFFER

O estágio inicial do *front-end* analógico é responsável pelo controle de duas variáveis essenciais ao funcionamento do sistema: a amplitude do sinal e o seu *offset* DC. A premissa central desta etapa é assegurar a integridade do sinal gerado pelo AD5933, promovendo um condicionamento que minimize a relação sinal-ruído e previna não-linearidades ou distorções, fatores estes que resultariam em leituras errôneas da impedância sob teste.

O primeiro ponto a ser considerado é a frequência máxima de 100 kHz que o módulo gera, fazendo necessário adquirir um amplificador operacional capaz de operar nestas frequências. O segundo ponto a ser considerado é a necessidade de um amplificador que tenhas as características necessárias para que o casamento de impedância faça com que tenha a menor perda de sinal possível. Assim, como apresentado na seção 5.1.3, o AD8606 apresenta as características necessárias para esta operação, sendo também utilizado em outros estágios futuros.

O primeiro estágio então foi montado com o propósito de validar as características do amplificador operacional com o sistema. Sendo este primeiro circuito montado na placa ilhada, como apresentado na Figura 18. Como no momento de testes o potenciômetro digital ainda não havia chegado, o controle da amplitude foi realizado com um trimpot de

Figura 18 – Circuito de testes com o primeiro estágio



Fonte: De Autoria Própria (2025).

50 $k\Omega$, com o controle de *offset* do sinal sendo realizado pelo conversor analógico digital pela por não-inversora.


O encapsulamento do AD8606 possuí dois amplificadores, permitindo a conexão do seguidor de tensão na saída do amplificador diferenciador. A saída do *buffer* foi conectada diretamente nos pinos V_{in} e R_{fb} do AD5399 com os devidos resistores sendo manualmente dispostos de acordo com cada medição.

O estágio foi validado realizando medições em diversas faixas de frequências do sistema, medindo também diferentes impedâncias e comparando com os resultados realizados com o AD5933 sem circuito externo, ao mesmo tempo variando a amplitude e tensão CC do sinal com o circuito externo. O sinal também foi analisado, avaliando sua integridade na saída do *buffer* com um osciloscópio como mostrado na Figura 19.

5.2.10.2 ESTÁGIO 2: MATRIZ DE COMUTAÇÃO E SWITCHS ANALÓGICOS


Realizadas em *protoboard*, a segunda e a terceira etapas de validação abordaram o circuito externo completo, como mostra a Figura 20, com ênfase no subsistema de comutação de escalas. Este bloco é responsável pela seleção automática dos resistores de calibração e ganho (escalados por décadas). Este estágio utiliza switchs analógicos analógicos para alterar dinamicamente o resistor de realimentação (R_{FB}) do TIA e o resistor de calibração (R_{cal}), conforme a impedância sob teste.

Figura 19 – Saída do Sinal do Estágio de Excitação no Osciloscópio



Fonte: De Autoria Própria (2025).

Figura 20 – Saída do Sinal do Estágio de Excitação no Osciloscópio



Fonte: De Autoria Própria (2025).

Verificou-se a interface digital entre o microcontrolador e o switch analógico, enviando bits para a comutação de cada canal (0xB00000001 para S_0 , 0xB00000010 para a saída S_2 e assim por diante). Foram enviados comandos binários sequenciais para as linhas de

seleção de endereço de todas as saídas ($S_0, S_1, S_2, S_3, S_4, S_5, S_6, S_7, S_8$) e mediu-se, com um multímetro digital, a continuidade entre o pino comum (*COM*) e as saídas. O teste confirmou que o nível lógico do microcontrolador foi suficiente para comutar os canais corretamente, sem estados indeterminados ou acionamento simultâneo de canais (curto-circuito entre escalas).


5.2.11 ESTÁGIO 3: AMPLIFICADOR DE TRANSIMPEDÂNCIA (TIA)

O estágio final e mais crítico do *front-end* analógico é o Amplificador de Transimpedância (TIA) externo. A validação deste bloco teve como objetivo assegurar a estabilidade do circuito, a largura de banda adequada e a linearidade da resposta em frequência na faixa de operação (1 kHz a 100 kHz).

5.2.11.1 TESTE DE ESTABILIDADE E COMPENSAÇÃO DE FREQUÊNCIA

Devido à alta impedância de entrada e ao ganho elevado, TIAs são suscetíveis a oscilações parasitas causadas pela capacitância de entrada do amplificador operacional e capacitâncias de trilha. A validação inicial foi realizada com osciloscópio acoplado à saída do TIA mostrado na Figura 21.

Figura 21 – Saída do Sinal do Estágio do TIA no Osciloscópio



Fonte: De Autoria Própria (2025).

Ao analisar o sinal do osciloscópio, foi possível observar pequenos pulsos no sinal de saída do TIA, configurando um ruído no sinal mediante ao circuito estar em uma *protoboard* com o sinal de comunicação I₂C passando perto do TIA. Todavia estes pulsos não apresentaram nenhum obstáculo para as medições devido a maneira que a TDF é realizada juntamente com o filtro passa baixas interno do AD5933.

5.2.11.2 LINEARIDADE E FAIXA DINÂMICA

Para verificar a linearidade e a ausência de saturação (*clipping*), o circuito foi excitado com uma varredura de frequência mantendo uma carga resistiva fixa conhecida (Z_{teste}).


Monitorou-se a saída do TIA para garantir que o sinal de tensão gerado (V_{out}) permanecesse dentro da região linear do amplificador operacional, respeitando os limites de alimentação (0 V a 5 V) e evitando distorções harmônicas.

Os testes confirmaram que, para as escalas dimensionadas, o sinal de saída manteve-se íntegro, com *offset DC* estável e amplitude proporcional à corrente de entrada, validando o projeto do TIA para operação em *single-supply*.

5.2.12 FIRMWARE

O *firmware* é o software embarcado que gerencia toda a operação do analisador de impedância, atuando como a ponte entre a interface do usuário e o hardware de medição. A arquitetura do sistema, ilustrada na Figura 22, é centralizada no microcontrolador Stm32F446RE, que funciona como a unidade de controle principal. Ele é responsável por receber os parâmetros de configuração, orquestrar o processo de medição e processar os dados para exibição.

Figura 22 – Fluxograma Geral do Firmware



Fonte: De Autoria Própria (2025).

A comunicação e o controle dos principais periféricos de hardware são realizados por meio de um barramento I2C. Através deste protocolo, o microcontrolador configura dinamicamente o AD5933 para realizar a varredura de frequência, o DAC para ajustar o *offset CC* do sinal de excitação, o Potenciômetro Digital para controlar o ganho, e o MUX para selecionar os resistores de calibração ou de feedback. Esta arquitetura centralizada permite um controle de software flexível sobre todas as etapas do condicionamento e da medição do sinal.

O fluxo de operação inicia-se na Interface de Usuário, onde o operador define os parâmetros do experimento (como a faixa de frequência) e aciona o início da medição. O ATmega328p-U recebe essas configurações, executa a varredura ao comandar os periféricos no barramento I2C, coleta os dados brutos do AD5933 e os processa para calcular a impedância. Os resultados finais de magnitude e fase são enviados de volta para a Interface de Usuário para serem exibidos nos gráficos, e o usuário pode então utilizar o Módulo Salvar para exportar os dados em formato de planilha (CSV) para análise posterior.


6 RESULTADOS E DISCUSSÃO

A validação experimental do protótipo desenvolvido foi conduzida através de ensaios comparativos, utilizando impedâncias puramente resistivas e complexas conhecidas. O objetivo principal foi verificar a linearidade da magnitude ($|Z|$) e a fidelidade da fase (θ) ao longo da faixa de frequência de interesse. Os dados foram comparados com um equipamento de bancada do laboratório, VersaSTAT 3.

6.1 VALIDAÇÃO COM CARGAS PURAMENTE RESISTIVAS

A seguir, são apresentados os resultados para resistores de filme carbono (tolerância 5%) cobrindo três ordens de grandeza. A análise foi segmentada em pares para avaliar o desempenho do Amplificador de Transimpedância (TIA) em diferentes configurações de ganho (R_{FB}). Os resistores foram medidos a partir de um multímetro digital.


Figura 23 – Impedância x Frequência e Fase x Frequência para os resistores de 3,3 k Ω e 5,1 k Ω .



Fonte: Autoria própria (2025).

A Figura 23 ilustra a resposta de magnitude e fase para as cargas de 3,26 k Ω e 5,08 k Ω calibrados com R_{RFB} e R_{cal} de 1 k Ω .

Figura 24 – Impedância x Frequência e Fase x Frequência para os resistores de 22 k Ω e 56 k Ω .




Fonte: Autoria própria (2025).

No gráfico, é possível visualizar que a magnitude da impedância apresenta uma resposta plana e aderente aos valores nominais em todo o espectro, o que valida a eficácia da calibração de ganho nesta escala. Os resultados do resistor de 3,26 k Ω apresentaram valores de impedância variando de 3,283 k Ω até 3,323 k Ω , resultando em um erro percentual máximo de 1,93% em relação ao nominal. Já para o resistor de 5,08 k Ω , os valores medidos oscilaram entre 5,091 k Ω e 5,231 k Ω , apresentando um erro percentual máximo de 2,97%.

Quanto à fase, espera-se teoricamente um valor de 0° para resistores puros. Os gráficos mostram que o sistema mantém a fase centrada em zero para a maior parte da banda. No entanto, nota-se uma leve tendência de queda (fase negativa) à medida que a frequência se aproxima de 100 kHz, culminando em uma fase negativa em torno de -6,5°. Este comportamento é observado também em outras faixas de magnitude e se torna mais aparente quanto maior for a relação do resistor de calibração com a magnitude da impedância sendo medida.

A Figura 24 apresenta os resultados para a faixa de média impedância. Para estas medições, o sistema foi configurado com resistores de realimentação (R_{RFB}) e calibração (R_{cal}) de 10 k Ω .

Figura 25 – Impedância x Frequência e Fase x Frequência para os resistores de 220 kΩ e 330 kΩ.



Fonte: Autoria própria (2025).

Nesta configuração, o resistor de 21,8 kΩ apresentou uma impedância medida variando entre 21,08 kΩ e 21,71 kΩ, correspondendo a um erro máximo de 4,15%. Para a carga de 56 kΩ, a variação observada foi de 51,91 kΩ a 54,90 kΩ, com um erro percentual máximo de 3,30%. Nota-se que, apesar do aumento no erro absoluto conforme a impedância se distancia do valor de calibração (10 kΩ), a linearidade da resposta em frequência se mantém estável, sem oscilações abruptas na magnitude. A fase permanece comportada, com o desvio característico em altas freqüências discutido anteriormente.

Finalmente, a Figura 25 exibe o comportamento do sistema para altas impedâncias, utilizando resistores de 216 kΩ e 330 kΩ, com a medida calibrada com R_{RFB} e R_{cal} de 100 kΩ.


Para o resistor de $216\text{ }k\Omega$, os valores medidos situaram-se entre $203,2\text{ }k\Omega$ e $228,9\text{ }k\Omega$, resultando em um erro de 5,97%. Já para a carga de $324\text{ }k\Omega$, que representa o limite superior testado nesta configuração, a impedância variou de $289,8\text{ }k\Omega$ a $331,0\text{ }k\Omega$, com um erro percentual de 10,56%. Tanto o resistor de $220\text{ }k\Omega$ quanto o de $330\text{ }k\Omega$ apresentaram um desvio progressivo em direção a valores negativos da fase conforme a frequência aumenta, chegando a -16° em 100 kHz , este erro maior em ambos os resistores aponta uma suscetibilidade da capacidade parasita do sistema em afetar as medições em impedâncias de grande magnitude.

6.2 VALIDAÇÃO COM CARGAS COMPLEXAS (RC PARALELO)

Para avaliar a resposta dinâmica do sistema, foram realizados ensaios com circuitos RC paralelos, simulando a impedância complexa típica de sensores eletroquímicos. Os resultados obtidos pelo protótipo foram analisados com as medições do equipamento VersaSTAT 3 nas mesmas condições.

O primeiro cenário de teste utilizou um circuito de alta impedância, composto por um resistor de $100\text{ k}\Omega$ em paralelo com um capacitor de 33 pF . A Figura 26 apresenta as curvas comparativas na faixa de 1 kHz a 100 kHz .

Figura 26 – Resposta em frequência para o circuito RC de alta impedância ($100\text{ k}\Omega \parallel 33\text{ pF}$).




Fonte: Autoria própria (2025).

A magnitude da impedância decai suavemente, indo de $99,998\text{k}\Omega$ até $31,4\text{k}\Omega$ conforme a frequência aumenta como mostrado pelo equipamento de bancada e o protótipo. Comportamento ditado pela reatância capacitiva (X_c) que se torna dominante em altas frequências. O protótipo seguiu a curva do VersaSTAT 3 com alta fidelidade, apresentando erro médio inferior a 1,5%. A fase partiu de valores próximos a 0° (comportamento resistivo) e alcançou -70° em 100 kHz , demonstrando a capacidade do sistema de rastrear variações de fase em altas impedâncias.

O segundo cenário avaliou uma carga de média impedância com alta capacitância, utilizando um resistor de $1\text{ k}\Omega$ em paralelo com um capacitor de 10 nF . A Figura 27 ilustra os resultados.

Neste caso, a impedância sofre uma redução drástica, partindo de $\approx 1000\Omega$ para valores abaixo de 200Ω em 100 kHz . A magnitude medida pelo protótipo sobreponde-se quase perfeitamente à referência. A resposta de fase exibe a transição característica para -90° . Nota-se, contudo, uma divergência progressiva em relação ao VersaSTAT 3 a partir de 50 kHz . A hipótese para este afastamento é o mesmo observado em cargas puramente resistivas, entretanto, nas cargas resistivas observou-se uma subtração constante da fase da amostra conforme o aumento da frequência, já para o circuito em paralelo houve uma

Figura 27 – Resposta em frequência para o circuito RC de média impedância ($1\text{ k}\Omega \parallel 10\text{ nF}$).



Fonte: Autoria própria (2025).

diferença positiva, com o protótipo medindo em torno de -65° enquanto o equipamento de bancada ficou em torno de -74° .

Esta diferença observada nos resultados pode ter origem de diversos fatores diferentes do circuito e do software que foram projetados. Primeiramente, devido ao tempo os dados foram obtidos ainda com o circuito montado em uma *protoboard*, o que auxilia na adição de uma capacitância parasita nas medições mediante a distribuição das trilhas em todo o circuito, consequentemente alterando a fase da amostra.

O circuito externo em si poderia ser um grande fator para esta diferença, entretanto, foi observado que as medições obtidas somente com o AD5933 são bem similares com o sistema completo. Todavia, é importante destacar que tanto os resistores de calibração quanto os de ganho utilizados não são ideais, pois suas próprias características físicas podem influenciar nos cálculos de ganho da calibração, contribuindo para erros nas medições.


Embora as limitações do próprio módulo do conversor de impedância e do circuito possam ser questionados, é extremamente importante realizar mais testes para identificar possíveis soluções de calibração. Uma destas maneiras seria criar um metodologia para diversas medidas e compreender como este erro de impedância e fase se comportam, desta maneira construindo um algoritmo e circuito que seja capaz de amortecer estes erros de medição.

6.3 CIRCUITO FINAL

Embora a forma ideal para este tipo de circuito seja a partir de montagem em PCB (*Printed Circuit Board*), o tempo de entrega faria que ele não chegasse a tempo, juntamente com o alto custo para mandar fabricar. Devido a complexidade do circuito, também não foi plausível imprimir ele com as placas de cobre disponíveis no campus, pois seria necessário mais de uma camada para integrar todo o sistema.

Devido a isto, o circuito final foi inteiramente construído em uma placa ilhada, como mostrado na Figura 28. O Para obter uma melhor medição, será implementado cabos banana-jacaré entre a saída do sinal do primeiro switch analógico e a entrada do amplificador de transimpedância

Figura 28 – Circuito Final montado em placa ilhada



Fonte: De Autoria Própria (2025).

6.4 CONCLUSÃO

O desenvolvimento deste trabalho resultou na construção e validação de um analisador de impedância portátil e de baixo custo, baseado no circuito integrado AD5933. O objetivo principal de superar as limitações nativas do componente foi alcançado através da implementação de um circuito de condicionamento de sinal externo (AFE), composto por um Amplificador de Transimpedância (TIA) com o amplificador operacional AD8606 e um sistema de multiplexação de escalas. A integração deste *hardware* com o *firmware* de controle permitiu expandir a faixa dinâmica de medição e garantir a estabilidade do sinal de excitação, viabilizando a análise de uma ampla gama de impedâncias, desde centenas de Ohms até centenas de kOhms.

A metodologia de calibração segmentada por décadas mostrou-se eficaz, garantindo alta linearidade nas medições de magnitude. Os ensaios com cargas puramente resitivas demonstraram que o protótipo é capaz de determinar o módulo da impedância com erro relativamente baixo, especialmente quando a razão entre R_{cal} e R_{DUT} é pequena, apresentando excelente repetibilidade na faixa de 1 kHz a 100 kHz.

Em análise de impedâncias complexas e resposta de fase, o sistema apresentou resultados consistentes, conseguindo rastrear corretamente as transições de comportamento resistivo para capacitivo em circuitos RC paralelos. Entretanto, foram observadas limitações inerentes ao modelo de medição a dois fios adotado. Embora estes desvios tenham

sido identificados e justificados pela física do circuito, eles representam um ponto de atenção para aprimoramentos futuros do sistema.

No que tange à viabilidade econômica, o levantamento de custos dos principais componentes semicondutores corrobora a classificação do dispositivo como de baixo custo. O custo aproximado dos componentes chaves totalizou cerca de R\$ 336,00, distribuídos da seguinte forma: o núcleo do sistema AD5933 (\approx R\$ 86,00), duas unidades do switch analógico ADG728 (\approx R\$ 101,00 cada), o amplificador operacional AD8606 (\approx R\$ 15,00), além dos periféricos de controle como o DAC MCP4725 (\approx R\$ 10,00) e o potenciômetro digital AD5252 (\approx R\$ 23,00). Mesmo considerando a adição de passivos e da placa de circuito impresso, o custo final do protótipo mantém-se ordens de grandeza inferior ao de analisadores de impedância comerciais, validando a proposta de acessibilidade financeira.

Em suma, o protótipo desenvolvido constitui um equipamento acessível com potencial para aplicações de caracterização de materiais e sensores em ambientes acadêmicos e de pesquisa. Apesar das limitações de fase em extremos de operação, o equipamento oferece uma alternativa viável aos instrumentos comerciais de alto custo para a maioria das aplicações de bioimpedância e eletroquímica de baixa frequência. Trabalhos futuros podem aprimorar o desempenho através da implementação de um circuito de medição Kelvin (4 fios) juntamente com um algoritmo de compensação para mitigar os erros sistemáticos observados.


REFERÊNCIAS

- Advanced Energy. **True Arbitrary Waveform Generators Offer More Than Function Generators with Arbitrary Capability.** s.d. Application Note AN401. Disponível em: <<https://www.advancedenergy.com/getmedia/b1216bbc-6991-46cf-a3e4-bb62ad904b0c/an401-true-vs-dds-arbitrary-waveform-generators.pdf>>.
- AFZAL, S. **I2C Primer: What is I2C? (Part 1).** 2016. Analog Devices Technical Article. Disponível em: <<https://www.analog.com/en/resources/technical-articles/i2c-primer-what-is-i2c-part-1.html>>.
- AGARWAL, P.; ORAZEM, M. E.; GARCIA-RUBIO, L. H. Application of measurement models to impedance spectroscopy: III . evaluation of consistency with the kramers-kronig relations. **Journal of The Electrochemical Society**, The Electrochemical Society, Inc., v. 142, n. 12, p. 4159, dec 1995. Disponível em: <<https://dx.doi.org/10.1149/1.2048479>>.
- ALEXANDER, C. K.; SADIKU, M. N. **Fundamentos de circuitos elétricos.** [S.l.]: AMGH Editora, 2013.
- Analog Devices. Dds generates high-quality waveforms efficiently. **Analog Dialogue**, jan 2012. Disponível em: <<https://www.analog.com/en/resources/analog-dialogue/articles/dds-generates-high-quality-waveforms-efficiently.html>>.
- Analog Devices. **ADG728/ADG729: 8-Channel/Dual 4-Channel, Low Voltage, Low On Resistance Multiplexers.** [S.l.], 2017. Disponível em: <https://www.analog.com/media/en/technical-documentation/data-sheets/adg728_729.pdf>.
- Analog Devices. **AD5251/AD5252: Nonvolatile, I2C-Compatible, 256-Position Digital Potentiometers.** [S.l.], 2019. Disponível em: <https://www.analog.com/media/en/technical-documentation/data-sheets/ad5251_ad5252.pdf>.
- ANALOG DEVICES. **AD5933 Datasheet: 12-Bit Impedance Converter Network Analyzer.** Rev. f. [S.l.], 2019.
- Analog Devices. **AD8605/AD8606/AD8608: Micropower, Rail-to-Rail Input and Output Amplifiers.** [S.l.], 2021. Disponível em: <https://www.analog.com/media/en/technical-documentation/data-sheets/ad8605_8606_8608.pdf>.
- BARD, A. J.; FAULKNER, L. R.; WHITE, H. S. **Electrochemical Methods: Fundamentals and Applications.** 3rd. ed. Hoboken, NJ, USA: John Wiley Sons, 2022. ISBN 9781119334064.
- BARSOUKOV, E.; MACDONALD, J. R. **Impedance Spectroscopy: Theory, Experiment, and Applications.** 3rd. ed. Hoboken, NJ, USA: John Wiley Sons, 2018. ISBN 9781119270973.
- BERTOTTI, F. L. **Desenvolvimento de um Sistema de Medição de Fase para Aplicação em Tomografia por Impedância Elétrica.** Dissertação (Mestrado em Engenharia Elétrica e Informática Industrial)) — Universidade Tecnológica Federal do Paraná (UTFPR), 2005. Disponível em: <https://repositorio.utfpr.edu.br/jspui/bitstream/1/87/1/CT_CPGEI_M_Bertotti%20Fabio%20Luiz_2005.pdf>.

- CHANG, W.-Y.; SEE, K.-Y.; HU, B. Characterization of component under dc biasing condition using an inductive coupling approach. **IEEE Transactions on Instrumentation and Measurement**, v. 59, n. 8, p. 2109–2114, 2010.
- COOLEY, J. W.; TUKEY, J. W. An algorithm for the machine calculation of complex fourier series. **Mathematics of Computation**, v. 19, n. 90, p. 297–301, 1965.
- FIZA, S. Frequency response and bode diagrams. In: _____. [S.l.: s.n.], 2022. p. 41–46. ISBN ISSN 2394-6849.
- FLEGNER, P. et al. Advanced frequency analysis of signals with high-frequency resolution. **Computation**, v. 12, p. 217, 10 2024.
- FLOYD, T. L. **Sistemas Digitais: Fundamentos e Aplicações**. 9^a. ed. São Paulo: Pearson, 2015. ISBN 9788576057976.
- GONZAGA, A. S. **Estudo de Técnica de Modulação por Largura de Pulso (PWM) Aplicado a Inversores Trifásicos**. Dissertação (Trabalho de Conclusão de Curso (Engenharia Elétrica)) — Universidade de Brasília (UnB), 2018. Disponível em: <https://bdm.unb.br/bitstream/10483/23636/1/2018_ArthurSimoesGonzaga_tcc.pdf>.
- JUNIOR, G. B. **Sinais e Sistemas**. [S.l.], 2005. Disponível em: <https://www.feis.unesp.br/Home/departamentos/engenhariaeletrica/optoeletronica/sinais_e_sistemas.pdf>.
- KALLEL, A. Y.; HU, Z.; KANOUN, O. Comparative study of ac signal analysis methods for impedance spectroscopy implementation in embedded systems. **Applied Sciences**, v. 12, n. 2, p. 591, 2022.
- KESTER, W. **MT-085: Fundamentals of Direct Digital Synthesis (DDS)**. [S.l.], 2009. Disponível em: <<https://www.analog.com/en/resources/technical-articles/mt-085-fundamentals-of-dds.html>>.
- KONDOV, S. S.; MANNING, A. G.; COVEY, J. P. Real-time arbitrary waveform generation on a gpu. **arXiv preprint arXiv:2403.15582**, mar 2024. Disponível em: <<https://arxiv.org/abs/2403.15582>>.
- LAZANAS, A. C.; PRODROMIDIS, M. I. Electrochemical impedance spectroscopy—a tutorial. **ACS Measurement Science Au**, v. 3, n. 2, p. 162–193, 2023.
- LEE, T. H. Design techniques for low-noise amplifiers in rf ics. **IEEE Journal of Solid-State Circuits**, v. 34, n. 6, p. 868–875, 1999.
- LIN, C.-H. et al. Using fpga to implement a n-channel arbitrary waveform generator with various add-on functions. In: **SICE Annual Conference 2005**. [S.l.: s.n.], 2005. p. 1960–1965.
- LINDAHL, P. A.; CORNACHIONE, M. A.; SHAW, S. R. A time-domain least squares approach to electrochemical impedance spectroscopy. **IEEE Transactions on Instrumentation and Measurement**, v. 61, n. 12, p. 3303–3311, 2012.
- LYONS, R. G. **Understanding Digital Signal Processing**. 3rd. ed. [S.l.]: Pearson Education, Inc., 2011. ISBN 978-0-13-702741-5.

- MACDONALD, D. D. Reflections on the history of electrochemical impedance spectroscopy. **Electrochimica Acta**, v. 51, n. 8-9, p. 1376–1388, 2006. ISSN 0013-4686.
- OGATA, K. **Modern Control Engineering**. 5. ed. Upper Saddle River, NJ: Pearson Education, 2010. ISBN 978-0136156734.
- OPPENHEIM, A. V.; SCHAFER, R. W. **Discrete-Time Signal Processing**. 3rd. ed. Upper Saddle River, NJ: Pearson Higher Education, Inc., 2010. ISBN 978-0-13-198842-2.
- PEJCIC, B.; De Marco, R. Impedance spectroscopy: Over 35 years of electrochemical sensor optimization. **Electrochimica Acta**, v. 51, n. 28, p. 6217–6229, 2006. ISSN 0013-4686. Disponível em: <<https://www.sciencedirect.com/science/article/pii/S0013468606004944>>.
- Real Digital. **Pulse Width Modulation**. 2025. Real Digital Online Documentation. Disponível em: <<https://www.realdigital.org/doc/822e17a669a05f748c80af2274478bb5>>.
- SEOANE, F. et al. An analog front-end enables electrical impedance spectroscopy system-on-chip for biomedical applications. **Physiological Measurement**, v. 29, n. 6, p. S267–S278, 2008.
- TEMES, G. C.; CHEN, C.-H. **Incremental Data Converters for Sensor Interfaces**. New York: Springer, 2011. ISBN 9781441972385.
- TOCCI, R. J.; WIDMER, N. S.; MOSS, G. L. **Sistemas Digitais: Princípios e Aplicações**. 11^a. ed. São Paulo: Pearson, 2011. ISBN 9788588639796.
- VIVIER, V.; ORAZEM, M. E. Impedance analysis of electrochemical systems. **Chemical Reviews**, ACS Publications, v. 122, n. 12, p. 11131–11168, 2022.
- WANG, S. et al. Electrochemical impedance spectroscopy. **Nature Reviews Methods Primers**, v. 1, p. 41, 2021.

APÊNDICE A – CIRCUITO FRONT-END ANALÓGICO



APÊNDICE B – CIRCUITO AD5933 + CIRCUITO ALIMENTAÇÃO

