






2.4 TTL 集成门电路

(Transistor—Transistor Logic)

- 2.4.1 TTL 反相器
- 一、电路组成及工作原理
- 1. 电路组成
- D₁ 保护二极管 防止输入电压过低。

因为 **D**₁ 只起保护作用,不参加逻辑判断,为了便于分析,今后在有些电路中将省去。



电路 2. 工作原理 $+V_{\rm CC}(5V)$ (1) $u_1 = U_{11} = 0 \text{ V}$ $u_{\rm R1} = u_{\rm RE1} = 0.7 \text{ V}$ 0.7V $i_{\rm B1} = \frac{V_{\rm CC} - u_{\rm B1}}{R_{\rm 1}} \approx 1.1 \,\mathrm{mA}$ $\mathbf{0V}$ 因为 T₁ 的基极电压无法使 T,和 T。的发射结导通 所以 T_2 、 T_4 截止, $i_{C1}=0$ 负载的等 $1k\Omega$ $I_{\mathrm{BS1}} = 0$ $\downarrow \downarrow \downarrow$ $i_{\mathrm{R1}} >> I_{\mathrm{RS1}}$ 效电阻 T_1 深度饱和 $u_{CE1} = U_{CES1} \approx 0 \text{ V}$ $u_{\rm B2} = u_{\rm I} + u_{\rm CE1} = u_{\rm I} + U_{\rm CES1} \approx 0 \,{\rm V}$ $u_{\text{B3}} = V_{\text{CC}} - i_{\text{B3}} R_2 \approx V_{\text{CC}} = 5 \text{ V} \longrightarrow T_3 \text{、 D 导通}$ $u_{\rm O} = u_{\rm B3} - u_{\rm RE3} - u_{\rm D} = (5 - 0.7 - 0.7) \text{ V} = 3.6 \text{ V}$

علم والمرواح والمرواح









2. 工作原理

$$② u_{\rm I} = U_{\rm IH} = 3.6 \text{ V}$$

T₁倒置放大状态

因为: $u_{\rm E} > u_{\rm B} > u_{\rm C}$,即 发射结反偏 集电结正偏


T,饱和,T₃、D均截止

$$u_{\rm O} = U_{\rm CES4} \leq 0.3 \rm V$$

所以

$$Y = \overline{A} \qquad i_{c'} = \beta_i i_b i_{e'} = (1 + \beta_i) i_b$$

 $\beta_i \approx 0.02$














- 二、静态特性
- 1. 输入特性
- (1) 输入伏安特性: $i_{\text{T}} = f(u_{\text{T}})$



$$u_{\rm I} = U_{\rm IH} = 3.6 \text{ V}$$
 高电平输入电流或输入端漏电流 $I_{\rm IH}$ $i_{\rm I} = I_{\rm IH} = \frac{\beta_{\rm i} (V_{\rm CC} - 2.1 \text{V})}{R_{\rm I}} = 0.0145 \text{ mA}$












(2) 输入端负载特性: $u_i = f(R_i)$



$$R_{\rm i} < 0.7 \; \rm k\Omega$$

$$u_{\rm I} < 0.7 \, {
m V}$$
 T_2 、 T_4 截止 $u_{\rm O} = U_{\rm OH} = 3.6 \, {
m V}$

$$R_i = R_{\text{off}}$$
 — 关门电阻(< 0.7 kΩ)

即: 当 R_i 为0.7k Ω 以下电阻时,输入端相当于低电平。












2. 输出特性 $u_0 = f(i_0)$



输出短路电流 I_{os} 可达 -33 mA,将造成器件过热烧毁,故门电路输出端不能接地!!












3. 电压传输特性

(1) 特性曲线分析: $u_0 = f(u_1)$



DE 段: $u_{\rm I} > 1.4 \,\rm V$,

 T_2 、 T_4 饱和导通, T_3 、D截止。

$$u_{\rm O} = U_{\rm OL} \leq 0.3 \text{ V}$$











G_2 输入低电平时的噪声容限:

 $U_{\rm NL}$ —允许叠加的正向噪声电压的最大值

$$U_{\rm NL} = U_{\rm ILmax} - U_{\rm OLmax} = 0.4 \, \mathrm{V}$$

输出高电平


典型值 = 3.6 V

$$U_{\rm OH\,min} = 2.4~{
m V}$$

输出低电平

典型值 = 0.3 V

$$U_{\rm OL\,max}=0.4~{
m V}$$



输入高电平

典型值 = 3.6 V

$$U_{\rm IH\,min} = 2.0~{
m V}$$

输入低电平

典型值 = 0.3 V

$$U_{\rm IL\,max} = 0.8 \, \rm V$$









三、动态特性


传输延迟时间

t_{PHL} — 输出电压由高到 低时的传输延迟 时间。

t_{PLH}—输出电压由低到 高时的传输延迟 时间。

 t_{nd} — 平均传输延迟时间

$$t_{\rm pd} = \frac{t_{\rm PHL} + t_{\rm PLH}}{2}$$



典型值: t_{PHL} = 8 ns , t_{PLH} = 12 ns 最大值: t_{PHL} = 15 ns , t_{PLH} = 22 ns












2.4.2 TTL与非门和其它逻辑门电路

一、TTL与非门

整理结果:

\boldsymbol{A}	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

$$Y_1 = AB$$
 与非门
$$A \longrightarrow \mathbb{A}$$






门电路




整理结果:

\boldsymbol{A}	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

$$Y_1 = \overline{A + B}$$
 或非门





其它逻辑门原理相似。












2.4.3 TTL 集电极开路门和三态门

一、集电极开路门—OC门(Open Collector Gate)





























二、 输出三态门 -TSL门(Three - State Logic)

- 1. 电路组成及其工作原理
- (1) 电路组成
- ①使能端低电平有效



② 使能端高电平有效















(2) 工作原理

以使能端低电平有效为例:

$$EN=1$$
 时


$$\longrightarrow P = 0$$
 (低电平)

 T_2 、 T_4 截止

→ D, 导通

$$u_0 \leq 1 \text{ V}$$

T₃、D 截止



输出端与上、下均断开 — 高阻态,记做 Y = Z












2. 应用举例:

(1) 用做多路开关

$$\overline{EN} = 0$$
 时

$$\overline{EN} = 1$$
 时














2. 应用举例:

(2) 用于信号双向传输

$$\overline{EN} = 0$$
 时

$$\overline{EN} = 1$$
 时










- 2. 应用举例:
- (3) 构成数据总线

数据总线





任何时刻,只允许一个三态门使能,其余为高阻态。