Національний технічний університет України
«Київський політехнічний інститут імені Ігоря Сікорського»
Факультет інформатики та обчислювальної техніки
Кафедра обчислювальної техніки

Лабораторна робота № 3

з дисципліни «Системне програмування»

на тему «Дослідження часових характеристик LightBench без операційної системи»

Виконав:
студент групи ІО-32
Пашко Максим Ігорович

Перевірив:
Гордієнко Нікіта Юрійович

Київ – 2026

Тема: Дослідження часових характеристик LightBench без операційної системи.

Мета роботи: Дослідити часові характеристики, ресурси й поведінку пристрою під навантаженням та за відмов без використання операційної системи.

Постановка завдання

Дослідити LightBench на моделі STM32, зафіксувати часові параметри задач, тривалу роботу, обробку подій під час експорту, ресурси та обмеження. Порівняти внутрішні виміри з незалежним записом сигналів. Окремо оцінити збереження даних та відновлення після помилок.

Хід роботи

Реалізація та методика

LightBench працює в одному циклі без RTOS. Потоки ADC і MPU6050 мають номінальний період 20 мс. Після 30 мс стабільного рівня кнопка створює точку з даними обох джерел. Кільце RAM зберігає до 64 точок, а інкрементний експорт формує узгоджений CSV-знімок. PointStore використовує дві сторінки flash; кадр містить CRC та ознаку завершення запису.

Для дослідів використано одну збірку `7eb6fca-401a17de6b40`. Контрольна сума ELF SHA-256: `620f86877273314e973cd62c8575900f2111ecf7f448ad6ff84e71202403a58d`. Flash займає 27504 з 28672 байтів, RAM — 10104 з 12288 байтів. Метрики використовують SysTick з роздільністю 1 мс; назви полів із суфіксом `us` не означають мікросекундної точності. Через квантування суму виміряних тривалостей не можна вважати достовірним завантаженням процесора.

Сигнали й UART додатково записано логічним аналізатором Wokwi у VCD. Це незалежна шкала часу моделі, а не вимірювання фізичної плати. П’ять наборів тестів C і три тести Python пройшли на host; тест NOR-моделі перевіряє алгоритм, але не контролер фізичної flash.

S1: базове навантаження

За 79,095 с після скидання метрик отримано по 3954 інтервали ADC і IMU, повідомлено нуль пропущених випусків. Найбільша виміряна зайнята область стеку становила 1344 байти, watermark heap — 0. У VCD за узгоджений інтервал 113 с різниця між часом MCU і часом сигналів становила −2,299 мс. Медіана інтервалу ADC становила 19,996 мс, максимум 28,965 мс; максимум IMU — 22,505 мс.

S2: тривала робота

За метриками MCU після скидання пройшло 3610,096 с; повідомлено нуль пропущених випусків ADC та IMU. Серія завершилася за лімітом часу з 180000 відліками кожного каналу. Виміряний пік стеку становив 1396 байтів, heap watermark — 0. Освітленість не змінювалася. Фактично подано 38 ручних точок з інтервалами від 1,075 до 444,095 с, а не заплановані 80 точок через кожні 45 с.

VCD охоплює 5264,957 с, зокрема потрібну годину. Декодовано 3626 монотонних повідомлень стану та 38 фронтів POINT. На одному інтервалі MCU показав 3623,002 с, VCD — 3622,926418 с, різниця −75,582 мс. На це порівняння впливають черга UART та квантування. Послідовний журнал збережено двома частинами з невідомим точним проміжком між ними.

RAM-експорт 38 точок пройшов перевірку CRC `24cd3927`. Запис у flash завершився помилкою, підтверджених записів немає. Отже, цей експеримент не підтверджує збереження після перезапуску. Діагностична збірка в Wokwi показала успішний виклик стирання HAL, але подальше читання 512 слів повернуло нулі замість очікуваних стертих одиниць. Причину цієї поведінки не встановлено; переносити її на фізичну плату не можна.

S3: події та експорт під навантаженням

В окремій схемі фізичний вхід кнопки замінено генератором 1 Гц; прошивку не змінено. За 143,721 с VCD зареєстрував 143 імпульси та 132 фронти POINT. Під час 74 завершених інтервалів експорту за декодованим UART відбулося 85 фронтів входу, з них 81 фронт POINT у межах інтервалів. Для 85 відповідних пар затримка від фронту

входу до POINT становила 29,128 мс мінімум, 31,435 мс у середньому та 35,208 мс максимум. Виявлено одну помилку декодування стоп-біта UART. Це автоматизований стимул входу, а не ручні натискання.

Внутрішні метрики повідомили максимальну затримку реакції 33 мс, пік стеку 1428 байтів, heap watermark 0 і нуль `rx_lost` та `tx_lost` у цьому звіті. Під навантаженням спостерігалися тайм-аути IMU та максимальний інтервал 1,032 с. Лічильник `missed_imu=0` не враховує повторні спроби, коли датчик не готовий, тому не доводить безперервність вимірювань. Кінцевий експорт обірвано. Після відсікання цього хвоста незалежний аналізатор перевірив CRC всіх 74 завершених знімків; останній містив 64 точки, CRC `c3325350` і 30 точок з ненульовими прапорцями.

Відмова IMU та межа періоду

Команда змінила адресу IMU з `0x68` на відсутню `0x69`. Стан показав `imu=0`, invalid та прапорці 26, тоді як ADC залишався доступним. Після повернення адреси `0x68` наступні повідомлення показали валідний IMU. Максимальна перерва між зразками IMU у цьому досліді становила 6,020 с. Це перевірка NACK адреси, а не утримання SDA або фізичне від’єднання.

При послідовних ступенях приблизно по 9,5 с за внутрішнім часом періоди 20 і 10 мс не дали пропущених випусків. На 5 мс зареєстровано по одному пропуску ADC та IMU. На 2 мс — по 1062, на 1 мс — 5864 і 5863 відповідно. На 2 мс максимальні інтервали ADC та IMU становили 9 і 10 мс. Числа отримано з квантуванням 1 мс і стосуються цієї моделі та навантаження.

Старт і утримання SDA

Для окремого короткого досліду використано незмінний ELF та спеціальну тестову I²C-модель замість штатного MPU6050. Вона відповідала NACK до 2 с, після чого видавала WHO_AM_I `0x68` та штучний вектор прискорення. За VCD перша спроба на 41,333 мс і повтор на 1041,520 мс отримали NACK; після готовності на 2000 мс адреса підтверджена на 2041,496 мс. Перша завершена операція ADC почалася на 41,492 мс, а перше читання IMU завершилося на 2048,180 мс. Перший статус із придатним

IMU містить `pose_ms=2044`; ці моменти отримані різними шкалами й не є часом старту фізичного датчика.

Тестова схема примусово утримувала SDA у LOW від 10,000 до 13,000 с модельного часу; це підтверджує канал SDA у VCD. UART повідомив `fault=imu bus=2` при 10008 мс і невдалі повтори при 11018 та 12018 мс. Після відпускання лінії успішний probe отримано при 13011 мс, статус із придатним IMU — при 13045 мс; ADC залишався доступним. Команда run у цьому досліді не має підтвердженої відповіді, тому спостереження належить режиму простою, а не активній серії. Приблизно на 17068 мс виникла ще одна помилка IMU з подальшим відновленням; її причину не встановлено. Фізичне від'єднання і відключення живлення не перевірялися.

Навантаження UART

Команди status подавалися з host ступенями 1, 5, 10, 20, 40 і 80 за секунду приблизно по чотири секунди; на кожному ступені додано два запити експорту. Час команд заданий годинником host, а не MCU. Накопичений `tx_lost` у звітах становив 0 до ступеня 20, 42 після 40 і 245 після 80; `rx_lost` залишився 0. Після втрат однозначне співставлення кожної команди з відповіддю неможливе. На останньому ступені повідомлено по чотири пропуски ADC і IMU. Межа стосується лише цієї суміші команд. В архівній трасі єдині команди run і stop однозначно зіставлено з відповідями: від завершення RX до кінця TX пройшло 4,927 і 5,254 мс. Це час на лінії моделі, не окремий час виконання коду; status окремо не зіставлено через періодичні повідомлення.

Обмеження і подальша перевірка

Синхронний I²C може затримувати інші операції, що видно з інтервалів IMU у S3. Пропускна здатність UART, розмір RAM-знімка, черга flash і свіжість пари обмежують інтенсивність роботи. Реальний single-bank flash stall може призвести до втрати тіків SysTick; виміри моделі не доводять поведінку плати. Утримання SDA перевірено на тестовій моделі; відключення живлення та робота на реальній платі потребують окремої перевірки. За наявними результатами не можна стверджувати, що RTOS усуне ці обмеження.

Структура циклу та виміряні ресурси

Цикл послідовно обробляє до 64 байтів RX, запускає ADC і IMU за періодом, перевіряє кнопку, формує статус і порцію експорту, потім виконує не більш ніж одну операцію flash. SysTick забезпечує час і тайм-аути HAL; USART2 ISR обслуговує кільця RX і TX. Задачі збору мають період 20 мс, повтор IMU після відмови — не частіше ніж раз за секунду. Дедлайни: 20 мс для чергового зразка, 50 мс після підтвердження кнопки, 100 мс для status за відсутності черги TX. Порогом gap є 40 мс.

Таблиця 1 — Максимуми та ресурси за метриками прошивки, мс, якщо не зазначено інше.

Показник	S1	S2	S3
Тривалість після reset, с	79,095	3610,096	123,940
ADC задача max	1	1	1
IMU задача max	3	3	12
Інтервал ADC max	28	24	38
Інтервал IMU max	22	24	1032
Пропущені ADC / IMU	0 / 0	0 / 0	0 / 0
Стек, байти	1344	1396	1428
Heap watermark, байти	0	0	0

Наведені maxima округлені внутрішнім годинником 1 мс. Середній час проходу S1/S2/S3 дорівнює 0,041/0,043/0,121 мс за сумою квантованих спостережень; це не вимір CPU load. У S3 максимальна тривалість циклу 24 мс, інтервал IMU на 1010 мс більший за S1. Значення missed у S3 не включає період неготовності IMU.

Дані компонування: flash 27504/28672, RAM 10104/12288 байтів включно з резервами heap 512 і MSP 2048. Найбільші об’єкти RAM: `tx_ring` 2048, `bench` 1896 та `snapshot` 1800 байтів. У попередньому статичному аналізі найбільший окремий кадр становив 408 байтів; це не сумарний стек і не аналіз поточного ELF. За stack painting у S3 від резерву 2048 залишилося 620 байтів, але це не гарантія worst case.




Рисунок 1 – Схема одного проходу циклу; це статична схема, а не запис виконання.




Рисунок 2 – Два декодовані фронти з VCD S3: вхід 140,500000 с і POINT 140,53520845 с під час експорту. Показано часові мітки, а не форму імпульсів.

Статус вимог PRD

Таблиця 2 — Стан вимог за наявними доказами. «Обмежено» означає, що реалізація є, але повна перевірка або окремий числовий критерій не підтверджені.

FR	Статус і доказ
01	Обмежено: час старту отримано з VCD для тестової I²C-моделі, а не фізичного датчика.
02	Обмежено: S1/S2 регулярні; S3 IMU має перерву 1,032 с, тому вимога 40 мс не витримана в цьому навантаженні.
03	Виконано для моделі: передається raw, без твердження про фізичні люкси.
04	Обмежено: host-вектори й статус моделі; фізичне калібрування не виконано.
05	Обмежено: run/stop та ліміт серії S2; частина граничних випадків перевірена на host.
06	Обмежено: S3 максимум 35,208 мс від входу включає debounce; фізичну кнопку в S3 замінено генератором.
07	Обмежено: точки й прапорці у S3, точність фізичних датчиків не встановлена.

FR	Статус і доказ
08	Обмежено: завершення S2 і host-перевірки статистики.
09	Обмежено: кільце та overwritten у S3; стійкість до reset належить FR-12.
10	Обмежено: CRC 74 завершених S3-знімків; один стоп-біт VCD декодовано з помилкою.
11	Обмежено: NACK та SDA LOW/release перевірені на тестовій моделі; фізичне від’єднання не перевірено.
12	Не підтверджено: модель повідомила flash fault, жодного persist; host NOR не замінює reset і power-loss.
13	Обмежено: команди працюють, на UART sweep є TX-втрати; окремий wire-time status без черги не виміряно.
14	Обмежено: стан fault і RX/TX лічильники видимі; окрему повну GPIO-перевірку не завершено.

Зведення обмежень

Синхронний I²C у спільному циклі затримує наступні задачі; це видно у S3, хоча частина пропусків виникає під час повторної ініціалізації. IRQ/DMA та машина станів можуть скоротити блокування; RTOS додає пріоритети, але також стеки й синхронізацію.

Один UART із 2048-байтовою TX-чергою втрачає відповіді під навантаженням. Обмеження запитів або окремі черги допоможуть і без ОС; RTOS не збільшить швидкість 115200 біт/с. Нижня межа передачі N байтів 8N1 становить $10N/115200$ с.

Незмінний snapshot займає 1800 байтів RAM. Версійна історія може зменшити копіювання ціною складності; RTOS потребує додаткових стеків і не усуває копію автоматично.

Single-bank flash та обмежена черга восьми точок не гарантують persist при відмові. Backpressure змінить поведінку користувача; RTOS-черга не виправить носій. Реальний stall і відновлення треба виміряти окремо.

У S3 останній знімок містить 30 точок із прапорцями. Серію змінює лише основний цикл, тому м’ютекс між задачами не потрібен.

Сценарії повторення та гіпотези для ЛР4 наведено в окремих документах репозиторію.

Висновки

На одній збірці досліджено базовий режим, роботу понад годину та обробку подій під час експорту. Зовнішня шкала VCD підтвердила годинний запис і понад 30 подій під час експорту. Під навантаженням виявлено збільшення інтервалів IMU та тайм-аути. Перевірено CRC RAM-експорту, але довговічність записів не підтверджено через помилку flash у моделі. Для остаточного висновку потрібні незавершені випробування відмов і перевірка на фізичній платі.