

### KIẾN TRÚC MÁY TÍNH Khoa Khoa Học và Kỹ Thuật Máy Tính Đai học Bách Khoa – Tp.HCM

08-2022

Bài tập/Thực hành 8

## CHƯƠNG 5 BỘ NHỚ CHÍNH, BỘ NHỚ ĐỆM, VÀ HIỆU NĂNG BÔ NHỚ

### Mục tiêu

- Hiểu được nguyên lý hoạt động, các cấu hình ánh xạ trực tiếp (Direct mapped), k-way set associative, fully associative của bộ nhớ Cache.
- Xác định thời gian truy xuất bộ nhớ.
- Xác định hiệu suất bộ nhớ.


### Yêu cầu

- Xem slide về bộ nhớ.
- Nộp các file code hợp ngữ đặt tên theo format «lab8.[txt,pdf] » (ví dụ lab8 $_1$ .[txt,pdf], lab8 $_2$ .[txt,pdf]) và chứa trong folder lab8  $_1$ .


## Bộ nhớ đệm

- Trong bộ nhớ chia ra thành nhiều block.
- Khi chuyển dữ liệu giữa các bộ nhớ thì chuyển nguyên khối(block).

Hình ảnh so sánh 3 cấu hình Direct mapped, k-way set associative, fully associative. Trong hình ta có bộ nhớ đệm ở phía trên (caches) có 8 blocks. Bộ nhớ chính là bộ nhớ bên dưới. Block trong bộ nhớ chính khi chuyển lên bộ nhớ đệm sẽ được đặt ở vị trí **cùng màu** trong bộ nhớ đệm.



Hình. 1: Direct mapped – 2-way set associative – Fully associative.



Hình. 2: Cấu trúc đia chỉ bộ nhớ 32 bits.

# Cấu trúc địa chỉ bộ nhớ

Thanh địa chỉ chia làm 3 phần (Tag, Index, Offset) như trong hình 2

- Offset: Xác định độ dời của ô nhớ trong 1 block.
- Index: Xác định vị trí set trong bộ nhớ đẹm khi 1 block ID chuyển từ bộ nhớ chính lên bộ nhớ đệm.
- Tag: Xác định block trong bộ nhớ đệm.

Block ID: Xác định 1 block trong bộ nhớ chính. Đó chính là sự kết hợp giữa Tag, và Index.

## Bài tập và Thực hành

### Xác định tag, index, offset.

**Bài 1**: Cho bộ nhớ chính có không gian 32bit, bộ nhớ cache có kích thước là 4MB, 1 block 256B, Đơn vị truy xuất của hệ thống là 1 byte.

Xác định tag, index, byte-offset với cấu hình cache sau:

- (a) Direct mapped
- (b) 4-way set associative
- (c) Fully associative
- **Bài 2**: Cho bộ nhớ chính tổng dung lượng là 256M, bộ nhớ cache có kích thước là 256KB, 1 block 64 words, Đơn vị truy xuất của hệ thống là 2 byte. Xác định tag, index, half-word offset với cấu hình cache sau:
  - (a) Direct mapped
  - (b) 4-way set associative
  - (c) Fully associative

### Xác định HIT/MISS.

Cho dãy địa chỉ (words) sau: 0, 4, 1, 5, 65, 1, 67, 46, 1, 70, 2, 0 Biết hệ thống có 256Bytes caches, 4-word block, đơn vi truy xuất là byte.

- Bài 3: Xác định số lần HIT/MISS khi chạy chương trình trên với các cấu hình caches sau:
  - (a) Direct mapped.
  - (b) 2-way set associative.
  - (c) Fully associative.

### Tính thời gian truy xuất trung bình (AMAT)

- Bài 4: Xác định thời gian truy xuất trung bình(AMAT) ở Bài 3:, biết rằng Hit time = 5 cycles, thời gian truy xuất RAM là 10 ns, tần số máy tính là 2Ghz.
- **Bài 5**: Cho biệt hit time của L1 là 10 cycles, hit time của L2 là 15 cycle, thời gian truy xuất của RAM (main memory) là 100 cycles. L1 tỉ lệ miss là 20%, L 2 tỉ lệ miss là 10%. Xác định thời gian truy xuất vùng nhớ trung bình của hệ thống trên.

### Tính CPI trung bình

**Bài 6**: Tính CPI trung bình của hệ thống pipeline khi biết tỉ lệ miss của bộ nhớ lệnh là 5%, tỉ lệ miss của bộ nhớ dữ liệu là 10%. Biết đoạn chương trình có 1000 lệnh, trong đó có 100 lệnh là lệnh load và store. Thời gian miss penalty là 100 cycles.

## Bài tập TextBook

5.2, 5.3, 5.4, 5.6, 5.7, 5.10, 5.11, 5.12