BK TP.HCM

KIẾN TRÚC MÁY TÍNH Khoa Khoa Học và Kỹ Thuật Máy Tính Đại học Bách Khoa – Tp.HCM

08-2022

Bài tập/Thực hành 4

CHƯƠNG 2 KIẾN TRÚC TẬP LỆNH MIPS: GỌI HÀM (LẬP TRÌNH CẤU TRÚC), THỜI GIAN THỰC THI

Muc tiêu

- Chuyển từ ngôn ngữ cấp cao (C) sang hợp ngữ MIPS.
- Sử dụng lệnh điều khiển (nhảy, rẽ nhánh) để lập trình cấu trúc.
- Biết nguyên lý gọi hàm. Sử dụng các lệnh gọi hàm jal, jr.
- Tính toán thời gian thực thi của chương trình.

Yêu cầu

- ullet Xem cách dùng các lệnh (set, branch, jump, load, store, **jal, jr**) trong slide và trong file tham khảo.
- Nộp các file code hợp ngữ đặt tên theo format «lab4.asm » (ví dụ lab4_1a.asm, lab4_1b.asm) và chứa trong folder lab4 MSSV.

Tập lệnh [tham khảo nhanh]

Cú pháp	Ånh hưởng	Mô tả
slt Rd, Rs, Rt $Rd = (Rs < Rt) ? 1 : 0$		[Có dấu]Rd = 1 khi Rs < Rt, ngược lại Rd = 0
sltu Rd, Rs, Rt	Rd = (Rs < Rt) ? 1 : 0	[Không dấu] $\mathrm{Rd} = 1$ khi $\mathrm{Rs} < \mathrm{Rt},$ ngược lại $\mathrm{Rd} = 0$
	$\mathrm{L}\hat{\epsilon}$	enh nhảy, rẽ nhánh
beq Rs, Rt, label	if $(Rs == Rt) PC \leftarrow label$	$R\tilde{e}$ nhánh đến label nếu $Rs == Rt$
bne Rs, Rt, label	if (Rs $!=$ Rt) PC \leftarrow label	Rẽ nhánh đến label nếu Rs != Rt
bltz Rs, label	if (Rs < 0) PC \leftarrow label	Rẽ nhánh đến label nếu Rs < 0
blez Rs, label	if (Rs ≤ 0) PC \leftarrow label	Rẽ nhánh đến label nếu Rs $<=0$
bgtz Rs, label	if (Rs > 0) PC \leftarrow label	Rẽ nhánh đến label nếu Rs > 0
bgez Rs, label	if $(Rs \ge 0) PC \leftarrow label$	Rẽ nhánh đến label nếu Rs $>=0$
j label	$PC \leftarrow label$	Nhảy không điều kiện đến label
		Gọi hàm
jr Rs	$PC \leftarrow Rs$	Trở về vị trí thanh ghi Rs trỏ đến
jal label	$ra \leftarrow PC+4, PC \leftarrow label$	Gọi hàm label, khi đó \$ra nắm vị trí lệnh tiếp theo
jalr Rs	$ra \leftarrow PC+4, PC \leftarrow Rs$	Gọi hàm Rs đang trỏ đến, khi đó \$ra nắm vị trí lệnh tiếp theo

Review: MIPS instruction types

R-type					
Op_6	Rs_5	Rt_5	Rd_5	$Shamt_5$	$Function_6$
I-type					
Op_6	Rs_5	Rt_5		$Immediate_1$	6
J-type					
Op_6			$Immediate_{20}$	6	

• Op (opcode) Mã lệnh, dùng để xác định lệnh thực thi (đối với kiểu R, Op = 0).

- Rs, Rt, Rd (register): Trường xác định thanh ghi (5-bit). vd: Rs = 4 có nghĩa là Rs đang dùng thanh ghi a0 hay thanh ghi 4.
- Shamt (shift amount): Xác định số bits dịch trong các lệnh dịch bit.
- Function: Xác định toán tử (operator hay còn gọi là lệnh) trong kiểu lệnh R.
- Immediate: Đại diện cho con số trực tiếp, địa chỉ, offset.

Bài tập và Thực hành

Sinh viên chuyển chương trình C bên dưới qua hợp ngữ MIPS tương ứng.

1. Leaf function (hàm lá)

Chuyển thủ tục "reverse" (đảo thứ tự chuỗi) từ ngôn ngữ C sang hợp ngữ MIPS. Thủ tục reverse được gọi khi thực thi lệnh **jal** reverse từ vùng .text. cArray, cArray_size được gắn vào các thanh ghi thanh ghi a_0 , a_1 . Giá trị trả về (nếu có) chứa vào a_0 . Xuất chuỗi ra console.

```
char[] cArray = "Computer Architecture 2022"
int cArray_size = 26;
void reverse(char[] cArray, int cArray_size)
{
   int i;
   char temp;
   for (i =0 ; i <cArray_size/2; i ++)
   {
      temp = cArray[i];
      cArray[i] = cArray[cArray_size -1 -i];
      cArray[cArray_size -1 -i] = temp;
   }
}</pre>
```

Lưu ý: Dùng "jal reverse" để gọi thủ tục "reverse" và dùng "jr \$ra" trở về vị trí thanh ghi \$ra đánh dấu.

2. Non-leaf function (là hàm/thủ tục gọi một hàm/thủ tục bên trong). Chuyển thủ tục range từ C sang hợp ngữ MIPS tương đương.

```
int iArray[10];
int iArray_size = 10;
int range(iArray, iArray_size)
{
   int temp1 = max(iArray, iArray_size);
   int temp2 = min(iArray, iArray_size);
   int range = temp1 - temp2;
   return range;
}
```

Chương trình bắt đầu từ vùng .text, sau đó nó gọi hàm range. Trong hàm range lại gọi 2 hàm con là max và min. Giả sử địa chỉ và kích thức iarray được gắn lần lượt vào các thanh ghi a_0 , a_1 . Xuất giá trị range ra ngoài console.

Lưu ý: Khi gọi các hàm/thủ tục thanh ghi \$ra sẽ tự đánh dấu lệnh tiếp theo như là vị trí trở về. Do đó trước khi gọi hàm con trong hàm range thì sinh viên cần lưu lại giá trị thanh ghi \$ra trong stack. Sau khi thực thi xong, sinh viên cần phục hồi lại giá trị cho thanh ghi \$ra từ stack. Dùng "jal range", "jal max", "jal min" để gọi thủ tục range, max, min. Dùng "jr \$ra" để trở về vị trí lệnh mà thanh ghi \$ra đã đánh dấu.

 \vec{D} ể lưu (push) giá trị r_a vào stack, ta có thể dùng các lệnh sau:

```
addi $sp, $sp, -4 # adjust stack for 1 item
sw $ra, 0($sp) # save return address
```

Để phục hồi (pop) r_a từ stack, ta có thể dùng các lệnh sau:

```
lw $ra, 0($sp) # restore return address
addi $sp, $sp, 4 # pop 1 item from stack
```

3. Cho đoạn code hợp ngữ MIPS bên dưới

- (a) Xác định giá trị của thanh ghi \$a2 sau khi thực thi đoạn code trên.
- (b) Xác định tổng số chu kỳ thực thi khi thực thi đoạn chương trình trên. Giả sử CPI của các lệnh là 1.
- (c) Giả sử vùng .text (text segment vùng để chứa các lệnh thực thi) bắt đầu từ địa chỉ 0x10080000. Xác định mã máy của lệnh "j loop" ở dạng HEX.

MIPS32® Instruction Set Quick Reference

RD Rs, RT RA PC Acc Lo, HI

DESTINATION REGISTER
SOURCE OPERAND REGISTERS
RETURN ADDRESS REGISTER (R31)
PROGRAM COUNTER
64-BIT ACCUMULATOR
ACCUMULATOR LOW (ACC31:0) AND HIGH (ACC6332) PARTS
SIGNED OPERAND OR SIGN EXTENSION
UNSIGNED OPERAND OR ZERO EXTENSION
CONCATENATION OF BIT FIELDS
MIPS32 RELEASE 2 INSTRUCTION
ASSEMBLER PSEUDO-INSTRUCTION ± Ø :: R2 DOTTED

PLEASE REFER TO "MIPS32 ARCHITECTURE FOR PROGRAMMERS VOLUME II: THE MIPS32 INSTRUCTION SET "FOR COMPLETE INSTRUCTION SET INFORMATION.

	Arithmetic Operations				
ADD	Rd, Rs, Rt	$R_D = R_S + R_T$ (overflow trap)			
ADDI	Rd, Rs, const16	$R_D = R_S + const 16^{\pm}$ (overflow trap)			
ADDIU	Rd, Rs, const16	$R_D = R_S + const 16^{\pm}$			
ADDU	Rd, Rs, Rt	$R_D = R_S + R_T$			
CLO	RD, RS	RD = COUNTLEADINGONES(RS)			
CLZ	RD, RS	$R_D = C_{OUNT}L_{EADING}Z_{EROS}(R_S)$			
LA	Rd, label	$R_D = A_{DDRESS(LABEL)}$			
LI	Rd, imm32	$R_D = IMM32$			
LUI	Rd, const16	$R_D = const16 << 16$			
MOVE	RD, RS	$R_D = R_S$			
NEGU	RD, RS	$R_D = -R_S$			
SEB^{R2}	RD, RS	$R_D = R_{S_{7:0}}^{\pm}$			
SEH ^{R2}	RD, Rs	$R_D = R_{S_{15.0}}^{\pm}$			
SUB	Rd, Rs, Rt	$R_D = R_S - R_T$ (OVERFLOW TRAP)			
SUBU	Rd, Rs, Rt	$R_D = R_S - R_T$			

	SHIFT AND ROTATE OPERATIONS		
ROTR ^{R2}	Rd, Rs, bits5	$R_D = R_{S_{BITSS-1:0}} :: R_{S_{31:BITSS}}$	
ROTRV ^{R2}	RD, Rs, RT	$R_D = R_{S_{RT4:0-1:0}} :: R_{S_{31:RT4:0}}$	
SLL	Rd, Rs, shift5	$R_D = R_S << _{\rm SHIFT} 5$	
SLLV	Rd, Rs, Rt	$R_D = R_S << R_{T_{4:0}} \label{eq:RD}$	
SRA	Rd, Rs, shift5	$R_D = R_S^{\pm} >> _{SHIFT}5$	
SRAV	Rd, Rs, Rt	$R_D = R_S^{\pm} >> R_{T_{4:0}}$	
SRL	Rd, Rs, shift5	$R_D = R_S^{\varnothing} >> s_{HIFT}5$	
SRLV	Rd, Rs, Rt	$R_D = R_S^{\varnothing} >> R_{T_{4:0}}$	

Copyright © 2008 MIPS Technologies, Inc. All rights reserved.

	LOGICAL AND BIT-FIELD OPERATIONS				
AND	Rd, Rs, Rt	$R_D = R_S \& R_T$			
ANDI	Rd, Rs, const16	$R_D = R_S \& const 16^{\varnothing}$			
EXT ^{R2}	RD, Rs, P, S	$R_S = R_{S_{P+S-1:P}}^{\varnothing}$			
INS ^{R2}	RD, RS, P, S	$R_{D_{P+S-1:P}} = R_{S_{S-1:0}}$			
NOP		No-op			
NOR	Rd, Rs, Rt	$R_D = \sim (R_S \mid R_T)$			
NOT	RD, RS	$R_D = \sim R_S$			
OR	Rd, Rs, Rt	$R_D = R_S \mid R_T$			
ORI	Rd, Rs, const16	$R_D = R_S \mid \text{const} 16^{\varnothing}$			
WSBH ^{R2}	RD, RS	$R_D = R_{S_{23:16}} :: R_{S_{31:24}} :: R_{S_{7:0}} :: R_{S_{15:8}}$			
XOR	Rd, Rs, Rt	$R_D = R_S \oplus R_T$			
XORI	Rd, Rs, const16	$R_D = R_S \oplus const16^{\emptyset}$			

(CONDITION TESTING AND CONDITIONAL MOVE OPERATIONS		
MOVN	Rd, Rs, Rt	IF $R_T \neq 0$, $R_D = R_S$	
MOVZ	Rd, Rs, Rt	$_{IF}R_{T}=0, R_{D}=R_{S}$	
SLT	Rd, Rs, Rt	$R_D = (R_S^{\pm} < R_T^{\pm}) ? 1 : 0$	
SLTI	Rd, Rs, const16	$R_D = (R_S^{\pm} < CONST 16^{\pm}) ? 1 : 0$	
SLTIU	Rd, Rs, const16	$R_D = (R_S^{\varnothing} < const16^{\varnothing}) ? 1 : 0$	
SLTU	Rd, Rs, Rt	$R_D = (R_S^{\varnothing} < R_T^{\varnothing}) ? 1 : 0$	

	MULTIPLY AND DIVIDE OPERATIONS		
DIV	Rs, Rt	$Lo = Rs^{\pm} / Rr^{\pm}$; $H_I = Rs^{\pm} \mod Rr^{\pm}$	
DIVU	Rs, Rt	$Lo = Rs^{\varnothing} / Rr^{\varnothing}$; $H_I = Rs^{\varnothing} \mod Rr^{\varnothing}$	
MADD	Rs, Rt	$Acc += Rs^{\pm} \times Rt^{\pm}$	
MADDU	Rs, Rt	$Acc += Rs^{\varnothing} \times Rr^{\varnothing}$	
MSUB	Rs, Rt	$Acc = Rs^{\pm} \times Rt^{\pm}$	
MSUBU	Rs, Rt	$Acc = Rs^{\varnothing} \times Rr^{\varnothing}$	
MUL	Rd, Rs, Rt	$R_D = R_S^{\pm} \times R_T^{\pm}$	
MULT	Rs, Rt	$Acc = Rs^{\pm} \times Rr^{\pm}$	
MULTU	Rs, Rt	$Acc = Rs^{\varnothing} \times Rr^{\varnothing}$	

	Accumulator Access Operations		
MFHI	RD	$R_D = H_I$	
MFLO	RD	$R_D = L_O$	
MTHI	Rs	$H_I = R_S$	
MTLO	Rs	Lo = Rs	

	JUMPS AND BRANC	THES (NOTE: ONE DELAY SLOT)
<u>B</u>	OFF18	PC += OFF 18 [±]
BAL	OFF18	$R_A = PC + 8$, $PC += OFF18^{\pm}$
BEQ	Rs, Rt, off18	$_{\rm IF}$ $R_{\rm S}$ = $R_{\rm T}$, PC += $_{\rm OFF}18^{\pm}$
BEQZ	Rs, off18	$_{IF}$ $R_S = 0$, $PC += _{OFF}18^{\pm}$
BGEZ	Rs, off18	$_{\text{IF }}R_{S}\geq0,\ PC\ \text{+= }_{OFF}18^{\pm}$
BGEZAL	Rs, off18	$R_A = PC + 8$; if $R_S \ge 0$, $PC += OFF18^{\pm}$
BGTZ	Rs, off18	$_{IF}$ Rs $>$ 0, PC $+=$ $_{OFF}18^{\pm}$
BLEZ	Rs, off18	IF $R_S \le 0$, $PC \stackrel{+=}{=} OFF18^{\pm}$
BLTZ	Rs, off18	$_{\rm IF}$ Rs < 0, PC += $_{\rm OFF}18^{\pm}$
BLTZAL	Rs, off18	$R_A = PC + 8$; IF $R_S < 0$, $PC += OFF18^{\pm}$
BNE	Rs, Rt, off18	IF Rs \neq RT, PC $+=$ OFF18 $^{\pm}$
BNEZ	Rs, off18	IF Rs \neq 0, PC $+=$ OFF 18^{\pm}
J	ADDR28	$PC = PC_{31:28} :: ADDR28^{\varnothing}$
JAL	ADDR28	$R_A = PC + 8$; $PC = PC_{31:28} :: ADDR 28^{\emptyset}$
JALR	RD, RS	$R_D = PC + 8$; $PC = R_S$
JR	Rs	PC = Rs

	LOAD AND STORE OPERATIONS		
LB	RD, OFF16(Rs)	$R_D = _{\text{MEM}} 8 (R_S + _{\text{OFF}} 16^{\pm})^{\pm}$	
LBU	RD, OFF16(Rs)	$R_D = MEM8(R_S + OFF16^{\pm})^{\varnothing}$	
LH	Rd, off16(Rs)	$R_D = MEM 16(R_S + OFF 16^{\pm})^{\pm}$	
LHU	Rd, off16(Rs)	$R_D = MEM 16(R_S + OFF 16^{\pm})^{\varnothing}$	
LW	Rd, off16(Rs)	$R_D = _{MEM}32(R_S + _{OFF}16^{\pm})$	
LWL	Rd, off16(Rs)	$R_D = L_{OAD}W_{ORD}L_{EFT}(R_S + off 16^{\pm})$	
LWR	RD, OFF16(Rs)	$R_D = L_{OAD}W_{ORD}R_{IGHT}(R_S + off 16^{\pm})$	
SB	Rs, off16(Rt)	$_{\text{MEM}}8(R_{\text{T}} + _{\text{OFF}}16^{\pm}) = R_{S_{7:0}}$	
SH	Rs, off16(Rt)	$_{\text{MEM}}16(R_{\text{T}} + _{\text{OFF}}16^{\pm}) = R_{S_{15:0}}$	
SW	Rs, off16(Rt)	$_{\text{MEM}}32(R_{\text{T}} + _{\text{OFF}}16^{\pm}) = R_{\text{S}}$	
SWL	Rs, off16(Rt)	STOREWORDLEFT(RT + OFF16 [±] , Rs)	
SWR	Rs, off16(Rt)	STOREWORDRIGHT(RT + OFF 16 [±] , Rs)	
ULW	Rd, off16(Rs)	$R_D = UNALIGNED_MEM32(R_S + OFF16^{\pm})$	
USW	Rs, off16(Rt)	UNALIGNED_MEM $32(R_T + off 16^{\pm}) = R_S$	

Atomic Read-Modify-Write Operations		
LL	RD, OFF16(Rs)	$R_D = MEM32(R_S + OFF16^{\pm}); LINK$
SC	Rd, off16(Rs)	IF ATOMIC, MEM $32(R_S + OFF16^{\pm}) = R_D$; $R_D = ATOMIC ? 1 : 0$

MD00565 Revision 01.01

	Registers			
0	zero	Always equal to zero		
1	at	Assembler temporary; used by the assembler		
2-3	v0-v1	Return value from a function call		
4-7	a0-a3	First four parameters for a function call		
8-15	t0-t7	Temporary variables; need not be preserved		
16-23	s0-s7	Function variables; must be preserved		
24-25	t8-t9	Two more temporary variables		
26-27	k0-k1	Kernel use registers; may change unexpectedly		
28	gp	Global pointer		
29	sp	Stack pointer		
30	fp/s8	Stack frame pointer or subroutine variable		
31	ra	Return address of the last subroutine call		

DEFAULT C CALLING CONVENTION (O32)

Stack Management

- The stack grows down.
- Subtract from \$sp to allocate local storage space.
 Restore \$sp by adding the same amount at function exit.
- The stack must be 8-byte aligned.
- Modify \$sp only in multiples of eight.

Function Parameters

- Every parameter smaller than 32 bits is promoted to 32 bits.
- First four parameters are passed in registers \$a0-\$a3.

 64-bit parameters are passed in register pairs:

 Little-endian mode: \$a1:\$a0 or \$a3:\$a2.

 - Big-endian mode: \$a0:\$a1 or \$a2:\$a3.
- Every subsequent parameter is passed through the stack.

 First 16 bytes on the stack are not used.

 Assuming \$sp was not modified at function entry:

- The 1st stack parameter is located at 16(\$sp).
 The 2nd stack parameter is located at 20(\$sp), etc.
- 64-bit parameters are 8-byte aligned.

Return Values

- 32-bit and smaller values are returned in register \$v0.
- 64-bit values are returned in registers \$v0 and \$v1:
- Little-endian mode: \$v1:\$v0. Big-endian mode: \$v0:\$v1.

MIPS32 VIRTUAL ADDRESS SPACE				
kseg3	0xE000.0000	0xFFFF.FFFF	Mapped	Cached
ksseg	0xC000.0000	0xDFFF.FFFF	Mapped	Cached
kseg1	0xA000.0000	0xBFFF.FFFF	Unmapped	Uncached
kseg0	0x8000.0000	0x9FFF.FFFF	Unmapped	Cached
useg	0x0000.0000	0x7FFF.FFFF	Mapped	Cached

```
Copyright © 2008 MIPS Technologies, Inc. All rights reserved.
```

```
READING THE CYCLE COUNT REGISTER FROM C
unsigned mips_cycle_counter_read()
     unsigned cc;
     unsigned cc;
asm volatile("mfc0 %0, $9" : "=r" (cc));
return (cc << 1);
```

```
Assembly-Language Function Example
 int asm_max(int a, int b)
    int r = (a < b) ? b : a;
  return r;
     .text
    .set
               noreorder
     .global asm_max
     .ent
               asm max
asm_max:
               $v0, $a0
$t0, $a0, $a1
    move
slt
                                   # r = a
# a < b ?
                                   # return
# if yes, r = b
     jr
               $ra
               $v0, $a1, $t0
     movn
     .end
               asm max
```

```
C/Assembly-Language Function Interface
#include <stdio.h>
int asm max(int a, int b);
int main()
      int x = asm_max(10, 100);
int y = asm_max(200, 20);
printf("%d %d\n", x, y);
```

```
int dp(int a[], int b[], int n)
```

INVOKING MULT AND MADD INSTRUCTIONS FROM C

```
Atomic Read-Modify-Write Example
atomic_inc:
                            $t0, 0($a0)  # load linked

$t1, $t0, 1  # increment

$t1, 0($a0)  # store cond'l

$t1, atomic_inc  # loop if failed
         addiu
         sc
beqz
         nop
```

```
Accessing Unaligned Data
note: ULW and USW automatically generate appropriate code
      LITTLE-ENDIAN MODE
                                          BIG-ENDIAN MODE
           RD, OFF16(Rs)
                                              RD, OFF16(Rs)
LWL
           RD, OFF16+3(Rs)
                                   LWR
                                              RD, OFF16+3(Rs)
SWR
          RD, OFF16(Rs)
                                   SWI
                                             RD, OFF16(Rs)
           RD, OFF16+3(Rs)
                                   SWR
                                              RD, OFF16+3(Rs)
```

```
Accessing Unaligned Data From C
typedef struct
 int u;
__attribute__((packed)) unaligned;
int unaligned_load(void *ptr)
     unaligned *uptr = (unaligned *)ptr;
return uptr->u;
```

MIPS SDE-GCC Compiler Defines			
mips	MIPS ISA (= 32 for MIPS32)		
mips_isa_rev	MIPS ISA Revision (= 2 for MIPS32 R2)		
mips_dsp	DSP ASE extensions enabled		
_MIPSEB	Big-endian target CPU		
_MIPSEL	Little-endian target CPU		
_MIPS_ARCH_CPU	Target CPU specified by -march=CPU		
_MIPS_TUNE_CPU	Pipeline tuning selected by -mtune=CPU		

Notes

- Many assembler pseudo-instructions and some rarely used machine instructions are omitted.
- The C calling convention is simplified. Additional rules apply when passing complex data structures as function parameters. The examples illustrate syntax used by GCC compilers.
- Most MIPS processors increment the cycle counter every other cycle. Please check your processor documentation.

MD00565 Revision 01.01