
## ĐỀ BÀI KIỂM TRA GIỮA KỲ

Sử dụng công nghệ 130 nm, file mô hình 130nm\_bulk.lib.

Nếu không có gì đặc biệt, sử dụng kích thước  $(W/L)_N=260\,$  nm/130nm;  $(W/L)_P=780\,$  nm/130nm cho tất cả các transistor.

Các thức nộp bài: 1 file nén (gồm file báo cáo dạng word và các file LTSPICE). Tên file LTSPICE đặt theo số thứ tự câu hỏi (ví dụ: Prob7a....)

1. Hiện thực Flip Flop D có sơ đồ như Hình.



a. Sử dụng SPICE, đo các thời gian trì hoãn khi không có tải và có tải, điền vào bảng sau:

	Trì hoãn khi không có tải	Trì hoãn khi có tải là tụ 0.01pF	Trì hoãn khi có tải là tụ 1pF
$CK \rightarrow Q\uparrow$			
$CK \rightarrow Q \downarrow$			
$CK \rightarrow QN\uparrow$			
$CK \rightarrow QN \downarrow$			

b. Đo setup time và hold time của FF D.


 $t_{hold} \,\, = \,\,$ 

 $t_{\text{setup}} =$ 


c. Layout Cell FFD. Đo các thời gian trì hoãn sau layout và điền vào bảng:

	Trì hoãn khi không có tải	Trì hoãn khi có tải là tu 0.01pF	Trì hoãn khi có tải là tu 1pF
$CK \rightarrow Q\uparrow$	Knong co tai	1a tự 0.01p1	1α τὰ 1ρ1
$CK \rightarrow Q \downarrow$			
$CK \rightarrow QN\uparrow$			
$CK \rightarrow QN \downarrow$			


2. Thiết kế FF D dạng Dynamic, mô phỏng dùng SPICE, cho biết tần số tối thiểu mà mạch còn hoạt động đúng.




3. Thiết kế FFD biến thể như hình dưới. Đường hồi tiếp dùng cổng INV phải được tính toán cẩn thận! Mô phỏng bằng SPICE và vẽ lại dạng sóng.




4. Thiết kế FFD có tín hiệu SET và RESET. Mô phỏng bằng SPICE và vẽ lại dạng sóng.



5. Thiết kế mạch chốt sau. Mô phỏng bằng SPICE và vẽ lại dạng sóng.



6. Thiết kế mạch Dynamic FF. Mô phỏng bằng SPICE và vẽ lại dạng sóng.



## 7. Thiết kế các mạch chốt dạng pulsed-latch sau:

