Đồ án thiết kế tính cho cột điểm bài tập

QUY ĐỊNH CHUNG

- 3 sinh viên/nhóm.
- Nội dung thiết kế gồm: Tính toán kích thước các transistor, mô phỏng schematics, xác định các đặc tính về thời gian và công suất của thiết kế.
- Nộp báo cáo qua Moodle vào ngày 04/6/2025 1 file nén (rar/zip) gồm:
- File báo cáo (dạng word, tối thiểu 10 trang, trình bày
 - I. Yêu cầu thiết kế đặt ra
 - II. Thiết kế
 - a. Sơ đồ mạch.
 - b. Tính toán kích thước các transistor
 - c. Kết quả mô phỏng minh chứng mạch đã chạy ở mức schematics
 - d. Liệt kê và minh chứng các kết quả khác (về thời gian, công suất)
 - e. Điểm do nhóm tự đánh giá theo thang điểm tối đa bên dưới.
- File Power point, tối đa 10 slide, có nội dung tương tự như file word nhưng ở dạng cô đọng thông tin.
- Ngày báo cáo và hình thức báo cáo sẽ thông báo sau.
- Thiết kế dùng công nghệ 130nm. File mô hình: 130nm_bulk.lib

Thang điểm đánh giá:


Nội dung	Hình thức báo cáo	Hình thức báo	Tính toán kích thước	Sơ đồ mạch các	Kết quả mô phỏng	Các thông số timing, power
đánh giá	file Word	cáo file PPT	các transistor	khối và top level	Schematics	
Tối đa	10%	10%	10%	20%	20%	30%
Nhóm tự						
đánh giá						
						ļ

Đề bài:

Thiết kế cell có bảng trạng thái như sau:

Functions

Α	В	CIN	s	со
0	0	0	1	0
0	0	1	0	0
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	1
1	1	1	0	1



Đo thời gian và công suất ứng với 2 trường hợp tải 50 transistor đơn vị và 20 transistor đơn vị theo mẫu:

D	Delay (ns)			
Description	Cload = 50 transistor	Cload=20 transistor đơn v		
$A \rightarrow S \uparrow$		'		
$A \rightarrow S \downarrow$				
$B \rightarrow S \uparrow$				
$B o S \!\! \downarrow$				
CIN → S↑				
CIN → S↓				
A → CO↑				
$A \rightarrow CO \downarrow$				
B → CO↑				
B → CO↓				
CIN → CO↑				
CIN → CO↓				