

COMPONENTE CURRICULAR: ELETRÔNICA DIGITAL II

PROFESSORES: MARCOS MOECKE E ROBERTO DE MATOS

ALUNO: THAYS DA SILVA MARIANO

AE1 - CONHECENDO OS DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

CÂMPUS SÃO JOSÉ

10 DE OUTUBRO DE 2024



1. Introdução

A atividade proposta guiada pelo professor Marcos Moecke visa a utilização do Quartus, ambiente de desenvolvimento para circuitos digitais, com o objetivo de auxiliar os alunos a compreender a interface e usabilidade do programa e suas funções, como o Chip Planner, Node Properties, Pin Planner entre outras.

Além disso, o exercício propõe também a análise de tempo da propagação de dados nos circuitos, uso das configurações do compilador bem como utilização das simulações funcionais.




2. Atividades

2.1 Passo 1

Atividade feita com dispositivo da família MAX II seguindo os passos indicados em "Conhecendo os Dispositivos Lógicos Programáveis - QUARTUS PRIME".

2.1.1 A atividade se inicia com a criação do bloco de diagrama de um contador 74161.




Bloco de Diagrama de Contador 74161




2.1.2 Logo após é criado um dispositivo da família MAX II, de código EPM240F100C4, incluindo o bloco criado anteriormente.

Resumo do Projeto



2.1.3 O próximo passo é abrir o Chip Planner para observar a disposição dos componentes.

Chip Planner do Projeto




Instituto Federal de Santa Catarina - Câmpus São José Rua José Lino Kretzer, 608 | Praia Comprida | São José, SC | CEP: 88130-310 Fone: (48) 3381-2800 | www.ifsc.edu.br




$2.1.4~\mathrm{A}$ seguir, a análise do Node Properties e barramentos e interconexões da placa.


Circuito Elemento Lógico



Circuito Pino de Entrada



Barramentos e Roteamentos






2.1.5 Análise do Pin Planner para observar as entradas e saídas.



2.1.6 O próximo passo é a análise do tempo de processamento, o tempo total foi de 34 segundos.




Tempos de Processamento do Projeto




2.1.7 Ao abrir o RTL Viewer é possível observar as portas lógicas utilizadas na programação do dispositivo.

RTL Viewer do Projeto



2.1.8 O Technology Map demonstra as conexões lógicas do projeto.

Technology Map do Projeto






2.1.9 Na análise dos pinos utilizados nota-se que dos 80 pinos disponíveis foram utilizados apenas 14, sendo 18% do total.

Flow Summary <<Filter>> Successful - Thu Oct 3 16:45:41 2024 Flow Status 20.1.1 Build 720 11/11/2020 SJ Standard Edition Quartus Prime Version Revision Name Ckt74161 Top-level Entity Name Ckt74161 Family MAX II Device EPM240F100C4 Timing Models Final Total logic elements 6/240(3%) Total pins 14/80(18%) Total virtual pins UFM blocks 0/1(0%)

Resumo do Projeto Após Compilação

 $2.1.10~\mathrm{As}$ mensagens enviadas pelo Quartus não mostraram nenhum erro, apenas avisos.

Quadro de Avisos do Quartus






2.2 Passo 2

Atividade feita com o dispositivo Cyclone IV E seguindo os passos indicados em "Conhecendo os Dispositivos Lógicos Programáveis - QUARTUS PRIME".

2.2.1 A atividade também começa com a criação do bloco de diagrama de um contador 74161.

Bloco de Diagrama de Contador 74161






2.2.2 Segue com a criação do dispositivo, dessa vez da família Cyclone IV E, seu código é IP4CE6E22A7.

Resumo Projeto

| Summary | | |
|---|--|--|
| When you click Finish, the project will be created with the following settings: | | |
| Project directory: | C:/Users/thays/Desktop/repo/ELD_IFSC/LAB1/ | |
| Project name: | Ckt74161 | |
| Top-level design entity: | Ckt74161 | |
| Number of files added: | 1 | |
| Number of user libraries added: | 0 | |
| Device assignments: | | |
| Design template: | n/a | |
| Family name: | Cyclone IV E | |
| Device: | EP4CE6E22A7 | |
| Board: | n/a | |
| EDA tools: | | |
| Design entry/synthesis: | <none> (<none>)</none></none> | |
| Simulation: | Questa Intel FPGA (VHDL) | |
| Timing analysis: | 0 | |
| Operating conditions: | | |
| VCCINT voltage: | 1.2V | |
| Junction temperature range: | -40-125 � C | |
| | | |

2.2.3 Próximo passo é abrir o Chip Planner e analisar os componentes.

Chip Planner da Placa Utilizada




Instituto Federal de Santa Catarina – Câmpus São José
Rua José Lino Kretzer, 608 | Praia Comprida | São José, SC | CEP: 88130-310
Fone: (48) 3381-2800 | www.ifsc.edu.br




$2.2.4~\mathrm{Em}$ seguida a análise do Node Properties e barramentos e interconexões

Circuito Elemento Lógico



Barramentos e Roteamentos






2.2.5 Na análise do Pin Planner observa-se as entradas e saídas utilizadas da placa.

Pin Legend Symbol Pin Type User assigned I/. Fitter assigned I... Top View Unbonded pad Wire Bond, with Exposed Pad Other. DEV_OE DIFF_n DIFF_p s DQS CLK_n Cyclone IV E CLK_p L Other PLL EP4CE6E22A7 MSEL1 MSEL2 ô CONF_DONE Ê nCE

Pin Planner e Legenda


2.2.6 Nesta análise do tempo de processamento é possível notar que o tempo total foi de 52 segundos.



Tempos de Processamento do Projeto




 $2.2.7~\mathrm{Com}$ o uso do RTL Viewer encontram-se as portas lógicas para a programação feita.



RTL Viewer do Projeto

 $2.2.8\,$ Já no Technologic Map mostram-se as conexões lógicas do projeto.




Technology Map do Projeto




2.2.9 Nos pinos, dos 92 totais apenas 14 foram utilizados, representando 15% do total.

Resumo Projeto



 $2.2.10\,$ Nas mensagens do Quartus não houve mensagens de erro.

Quadro de Avisos do Quartus





2.2.11 Comparação Entre Passo 1 e Passo 2

Após a realização do mesmo passo a passo e com o mesmo código, porém com dispositivos de famílias diferentes, foi possível notar algumas discrepâncias, sobretudo na estrutura demonstrada nos mapas.

As etapas 2.1.3 e 2.2.3 nota-se a diferença no formato e configuração da placa devido a escolha de famílias diferentes, o mesmo é visto nos passos 2.1.5 e 2.2.5 com a diferença no formato da placa e posição das saídas e entradas.

Outra diferença são os Technologic Maps em 2.1.8 e 2.2.8, mesmo que possuam o mesmo código VHD cada placa montou um circuito diferente de acordo com sua construção.

Além disso, o tempo de compilação de ambas possui um intervalo de diferença de 18 segundos. Com isso nota-se que a escolha do dispositivo afeta diretamente o projeto final e seu desempenho.

2.3 Passo 3

Passo a passo seguido de "Medição de tempos de propagação em circuitos combinacionais -Quartus Prime".




2.3.1 Código do Cálculo de Hamming utilizado para essa etapa.

Código Arquivo VHD

```
hamming distance.vhd
                       🖪 🗗 🎦 | 🛈 📜 | 🛜 | 267 | 🚍
 1
      66 (7 | ∰ ∰
 1
      library ieee;
      use ieee.std_logic_1164.all;
     use ieee.numeric_std.all;
    ⊟entity hamming_distance is
         generic (
            N:
                  natural := 25;
 6
                  natural := 5); -- M = ceil(log2(N))
           М:
    Ė
 8
         port(
 9
            a, b : in std_logic_vector (N-1 downto 0);
10
            y : out std_logic_vector (M-1 downto 0));
11
      end entity;
12
    □architecture ifsc_arch_gen of hamming_distance is
13
14
         signal diff: unsigned (N-1 downto 0);
15
         signal sum: unsigned (M-1 downto 0);
16
    ⊟begin
17
         diff <= unsigned(a xor b);</pre>
    process (diff)
18
            variable tmp : integer range 0 to N;
19
20
         begin
21
            for i in diff'range loop
22
23
               tmp := tmp + to_integer(unsigned'('0' & diff(i)));
            end loop;
24
25
            sum <= to_unsigned(tmp,M);</pre>
26
         end process;
27
         y <= std_logic_vector(sum);</pre>
28
      end architecture;
29
```

2.3.2 O número de elementos lógicos e pinos utilizados no projeto foram 55 pinos dos 79 disponíveis, resultando em 70% de uso, e 68 dos 80 elementos lógicos totais.


Elementos utilizados






2.3.3 Disposição dos elementos no chip planner.






2.3.4 Tempo de propagação entre a entrada e a saída em Fast Model e Slow Model.

Fast Model





Slow Model






2.3.5 Durante a visualização dos tempos de propagação no Chip Planner foram inseridos os valores {a*b*} para entradas e y* para saídas e definidos 20 caminhos resultando na tabela a seguir. Também foi possível visualizar o tempo de propagação parcial dos dados.

Report Path Targets {a*b*} Paths Report number of paths: 20 Maximum number of paths per endpoint: Report Type Delay O Logic Depth Output Report panel name: Report Path ✓ Enable multi corner reports File name: File options Console Tcl command: b} -to y* -npaths 20 -panel_name {Report Path} -multi_corner Report Path


Definição portas de entrada e saída



Resultado da Definição




Exemplos de Valores de Propagações Parciais






2.3.6 As configurações do compilador podem ser alteradas, com opções visando velocidade ou performance. Nessa etapa foi alterado o Fitter Initial Placement Seed de 1 para 48.

Menu de Configurações




Fitter Initial Placement Seed em 48






2.3.7 Ao limitar o tempo máximo de delay para 46 ns ocorre um erro pois o processo supera esse tempo, demonstrado em número vermelhos. A Waveform demonstra em gráfico os nanosegundos excedentes do processo, sendo esses 0,866.

Processos com Erro



Waveform





2.4 Passo 4

Simulação Cálculo da Distância de Hamming com o Quartus e ModelSim.

2.4.1 Para a simulação foram usados os seguintes parâmetros de a e b seguido dos resultados esperados:

| a=0100 | b=0011 | y=3 |
|--------|--------|-----|
| a=0010 | b=0111 | y=2 |
| a=0110 | b=1110 | v=1 |

Números retirados da página Wikipédia linkada no guia.


Os resultados esperados foram atingidos conforme as imagens a seguir:

Imagem Script

```
C:/Users/thays/Desktop/hammingAT/simulation/modelsim/tb_hamming_distance_.do - Default :
       vcom -reportprogress 300 -93 -work work ../../hamming_distance.vhd
 10
 11
      vsim work.hamming_distance(ifsc_arch_gen)
 13
      add wave -position end sim:/hamming_distance/a
 15
      add wave -position end sim:/hamming_distance/b
      add wave -position end sim:/hamming_distance/y
      19
 20
 21
      24
      force -freeze sim:/hamming_distance/b 000000000000000000000111 0
 25
      force -freeze sim:/hamming distance/b 000000000000000000001110 0
 28
 29
 30
Wave >
        tb_hamming_distance_.do ×
```



Imagem Ondas





3. Conclusão

Após o término da atividade pode-se concluir que a plataforma do Quartus é completa e possui diversos tipos de análises para a construção de um bom circuito. Todos os dados analisados são cruciais para a construção de um dispositivo, desde a análise de sua funcionalidade até possíveis contratempos a serem avaliados para a construção final.

A atividade conclui-se atingindo os objetivos propostos de configuração e análise de circuitos digitais.



4. Referências

Conhecendo os dispositivos lógicos programáveis - QUARTUS PRIME. Disponível em:<https://wiki.sj.ifsc.edu.br/index.php/Conhecendo os dispositivos 1%C3%B3gicos progr am%C3%A1veis - QUARTUS PRIME>. Acesso em: 9 out. 2024.

Medição de tempos de propagação em circuitos combinacionais - Quartus Prime. Disponível em:<https://wiki.sj.ifsc.edu.br/index.php/Medi%C3%A7%C3%A3o de tempos de propaga %C3%A7%C3%A3o em circuitos combinacionais - Quartus Prime>. Acesso em: 9 out. 2024

WIKIPEDIA CONTRIBUTORS. Hamming distance. Disponível em:

https://en.wikipedia.org/w/index.php?title=Hamming distance&oldid=1223925757>.