# فصل ۲: مجموعهٔ دستورالعمل، آدرس‌دهی، انتقال ثبات و واحد کنترل

> **سهم در کنکور:** ۱۶ سؤال در ارشد ۱۳۹۸ تا ۱۴۰۴ (۶ دستورالعمل و آدرس‌دهی، ۱۰ انتقال ثبات و کنترل). تیپ‌ها: شمردن opcode با کدگذاری گسترش‌پذیر، اجرای چند دستور روی حافظه، و ردگیری مسیر داده. **زمان مطالعه:** دو بلوک ۹۰ دقیقه‌ای.

---

## درس ۱: قالب دستور و opcode گسترش‌پذیر

- طول دستور = opcode + فیلدهای آدرس. با k بیت opcode حداکثر $2^k$ دستور داریم.
- **روش «فضای کل»:** هر دستور با f بیت فیلد آدرس، `2^f` الگوی بیتی مصرف می‌کند. جمع مصرف همهٔ دستورها باید `2^(طول دستور)` ≤ باشد.

**مثال:** دستور ۱۴ بیتی با آدرس ۵ بیتی، ۱۴ دستور دوعملوندی و ۶۰ دستور تک‌عملوندی.

- دوعملوندی: opcode چهار بیتی (۱۶ ترکیب)؛ ۱۴ تا مصرف شده و ۲ ترکیب می‌ماند.
- هر ترکیب باقی‌مانده با ۵ بیت اضافه، ۳۲ تک‌عملوندی می‌دهد: `2 × 32 = 64`. ۶۰ تا مصرف شده و ۴ ترکیب می‌ماند.
- هر ترکیب باقی‌مانده با ۵ بیت دیگر، ۳۲ بدون‌عملوند می‌دهد: `4 × 32 = 128`.

**تعداد بیت‌های فیلد:** opcode برابر `⌈log₂ تعداد دستورها⌉`، ثبات برابر `log₂ تعداد ثبات‌ها`، و آدرس حافظه همهٔ بیت‌های باقی‌مانده.

---

## درس ۲: معماری‌ها و شیوه‌های آدرس‌دهی

| معماری | نمونه |
|---|---|
| پشته‌ای (صفرآدرسه) | `PUSH A`، `PUSH B`، `ADD`، `POP C` |
| انباشتگر (تک‌آدرسه) | `LOAD A`، `ADD B`، `STORE C` |
| ثبات-حافظه | `ADD R1, A` |
| بارگذاری و ذخیره (RISC) | فقط `LD` و `ST` با حافظه کار می‌کنند |

| آدرس‌دهی | عملوند |
|---|---|
| بی‌واسطه | خود عدد |
| مستقیم | `M[addr]` |
| غیرمستقیم | `M[M[addr]]` |
| ثبات غیرمستقیم `[R]` | `M[R]` |
| ایندکس یا جابه‌جایی `d[R]` | `M[R + d]` |

**اجرای برنامه:** هر خط را جداگانه اجرا کن و جدولی از ثبات‌ها نگه دار. جهت (مقصد چپ یا راست) را از صورت سؤال بخوان.

---

## درس ۳: انتقال ثبات (RTL) و مسیر داده

- `P: R2 ← R1` یعنی وقتی سیگنال P فعال است، در لبهٔ کلاک R1 در R2 نوشته می‌شود. **سیگنال کنترلی که به Load وصل است همان شرط RTL است.**
- **گذرگاه مشترک با بافر سه‌حالته:** یک دیکدر روی Enable ها (منبع) و یک دیکدر روی Load ها (مقصد).
- **بانک ثبات با دو درگاه خواندن و یک درگاه نوشتن:** هر درگاه خواندن یک دیکدر و (برای k ثبات n بیتی) `k·n` بافر سه‌حالته می‌خواهد. درگاه نوشتن هم یک دیکدر برای Load ها.
- **ردگیری چند سیکل:** در هر سیکل، همهٔ ورودی‌ها را با مقادیر **فعلی** حساب کن و بعد ثبات‌هایی را که Load دارند هم‌زمان به‌روز کن.
- **حداقل سیکل:** کارهای مستقل که منبع مشترک ندارند (ALU، گذرگاه، درگاه نوشتن) می‌توانند هم‌زمان انجام شوند.

---

## درس ۴: واحد کنترل

- **سخت‌افزاری:** سریع؛ با شمارندهٔ زمانی و دیکدر.
- **ریزبرنامه‌ای:** حافظهٔ کنترل. ریزدستور مانو چهار فیلد دارد: عملیات، شرط (`U` بی‌شرط، `I`، `S`، `Z`)، پرش (`JMP`، `CALL`، `RET`، `MAP`)، و آدرس.
  - **زیرروال INDRCT (آدرس غیرمستقیم) در مانو:**

```
INDRCT: READ   U  JMP  NEXT
        DRTAR  U  RET
```

- **چرخهٔ واکشی:** `MAR ← PC`؛ `MDR ← M[MAR]` و `PC ← PC + 1`؛ `IR ← MDR`. یعنی ۳ سیکل در مسیر دادهٔ ساده.

### تمرین فصل ۲

۱. دستور ۱۶ بیتی، ۸ ثبات، دستورهای سه‌ثباتی. حداکثر چند دستور سه‌ثباتی داریم؟

۲. RTL زیر چه دستوری است؟ `MAR ← X; DR ← M[MAR]; A ← A + DR`

> 🔑 **جواب‌ها:** پاسخ‌نامهٔ انتهای فصل، بخش ۱ (درس ۴: واحد کنترل)

---

## 📝 آزمون فصل ۲ (سؤال‌های واقعی کنکور ارشد کامپیوتر)

**زمان: ۴۰ دقیقه برای ۱۶ سؤال.**

**۱. (ارشد ۱۴۰۴، سؤال ۸۳)**

**۸۳- در یک کامپیوتر دارای ۱۶ ثبات عام‌منظوره و گذرگاه آدرس ۱۰ بیتی، قالب دستورالعمل‌ها ۲۴ بیتی است. چنانچه ۲۵۶ دستور تک‌آدرسی از نوع حافظه‌ای مستقیم و ۱۰۲۴ دستور تک‌آدرسی ثباتی مستقیم و غیرمستقیم باشد، حداکثر چند دستور دو آدرسی که یکی آدرس حافظه و دیگری ثبات باشد، می‌توان داشت؟**

۱) ۵۱۲

۲) ۱۰۰۷

۳) ۱۰۲۴

۴) ۱۰۶۴

**۲. (ارشد ۱۴۰۴، سؤال ۸۹)**

**۸۹- تکه‌کد زیر، مربوط به کدام معماری است؟**

**Push A**
**push B**
**Add**
**Pop C**

۱) مبتنی بر پشته

۲) مبتنی بر انباشتگر

۳) مبتنی بر ثبات ـ حافظه

۴) مبتنی بر ثبات ـ ثبات / بارگذاری ـ ذخیره‌سازی

**۳. (ارشد ۱۴۰۲، سؤال ۸۶)**

۸۶- یک کامپیوتر دارای دستورات و حافظه‌ای با کلمات 32 بیتی، 8 ثبات و 112 دستورالعمل است. هر دستورالعمل از یک بخش Opcode و دو میدان (Field) آدرس تشکیل شده است: یکی برای ثبات و یکی برای حافظه. می‌توان از حافظه در هر ثبات و یا بالعکس، از ثبات در خانه‌ای از حافظه نوشت. امکان جابه‌جایی مستقیم داده بین خانه‌های حافظه وجود ندارد. تعداد بیت‌های مورد نیاز برای میادین مختلف دستورات کدام است؟ **(Opcode, RegAddr, MemAddr)**

۱) (8 , 3 , 21) بیت

۲) (7 , 3 , 22) بیت

۳) (7 , 22 , 3) بیت

۴) (8 , 8 , 16) بیت

**۴. (ارشد ۱۳۹۹، سؤال ۷۷)**

۷۷- در کامپیوتری طول دستورات ۱۴ بیتی و فیلدهای مربوط به آدرس ۵ بیتی است. اگر این پردازنده ۱۴ دستور مختلف دو اپرندی و ۶۰ دستور یک اپرندی داشته باشد، تعداد دستورات صفر اپرندی این پردازنده کدام است؟

۱) ۶۰

۲) ۶۴

۳) ۱۲۸

۴) ۱۶۰

**۵. (ارشد ۱۳۹۹، سؤال ۸۰)**

۸۰- مقادیر حافظه در آدرس‌های مختلف در شکل زیر مشخص شده است.

ثبات‌های A، B، C و D نیز به‌ترتیب با مقادیر اولیه: 100 ، 110 ، 0 و 1 مقداردهی شده‌اند.

مشخص کنید خروجی برنامه زیر کدام است؟ (توجه: جهت عملیات از راست به چپ است.)

بعد از اجرای برنامه زیر مقادیر ثبات‌های D و C و B و A به‌ترتیب کدام است؟

```
move  D,10[A]
move  A,20[B]
mult  D,A
move  C,[D]
xchg B,C     ;    Exchange Registers Contents
```

| آدرس | حافظه |
|---|---|
| | |
| 100: | 100 |
| | |
| 110: | −10 |
| | |
| 120: | 120 |
| | |
| 130: | −12 |

۱) −۱۲ , ۱۲۰ , ۱۱۰ , ۱۲۰

۲) ۱۱۰ , ۱۳۰ , ۱۱۰ , ۱۳۰

۳) ۱۲۰ , −۱۲ , ۱۱۰ , ۱۳۰

۴) ۱۳۰ , −۱۱۰ , ۱۲۰ , ۱

**۶. (ارشد ۱۳۹۹، سؤال ۸۴)**

۸۴- در یک کامپیوتر دو آدرسه با طول کلمه ۱۶ بیت (طول واحد آدرس‌پذیر ۸ بیتی) و حافظه‌ای به حجم ۶۴ کیلوبایت، دستورات در دو قالب یک و دو کلمه‌ای کد می‌شوند و شیوهٔ نشانی‌دهی مورد استفاده مستقیم حافظه‌ای و ثباتی است. اگر تعداد دستورات یک کلمه‌ای ۱۵ باشد (با فرض استفادهٔ کامل از فضای opcode) حداکثر تعداد دستورات دو کلمه‌ای کدام است؟

۱) ۱۰۲۳


۲) بیشتر از ۱۰۲۳

۳) کمتر از ۱۰۲۳

۴) با این اطلاعات قابل تعیین نیست.

### ۷. (ارشد ۱۴۰۴، سؤال ۸۷)

۸۷- کد معادل با معماری زیر، در زبان RTL چیست؟




۱) $CLK: R۲ \leftarrow R۱$

۲) $CLK: R۱ \leftarrow R۲$

۳) $P: R۱ \leftarrow R۲$

۴) $P: R۲ \leftarrow R۱$

### ۸. (ارشد ۱۴۰۳، سؤال ۸۷)

۸۷- کدام‌یک از موارد زیر، مشخص‌کننده Subroutine مربوط به عملیات INDRCT (دسترسی به آدرس غیرمستقیم) در یک واحد کنترل مبتنی بر ریزبرنامه است؟

۱)
| | | | |
|---|---|---|---|
| NOP | S | JMP | OVER |
| NOP | U | JMP | FETCH |


۲)
| | | | |
|---|---|---|---|
| NOP | I | CALL | INDRCT |
| ACTDR | U | JMP | NEXT |
| WRITE | U | JMP | FETCH |

۳)
| | | | |
|---|---|---|---|
| PCTAR | U | JMP | NEXT |
| READ , INCPC | U | JMP | NEXT |
| DRTAR | | | |

۴)
| | | | |
|---|---|---|---|
| READ | U | JMP | NEXT |
| DRTAR | U | RET | |

### ۹. (ارشد ۱۴۰۲، سؤال ۷۹)

۷۹- در مدار زیر، حداقل تعداد سیکل‌های لازم جهت جابه‌جایی (Swap) محتوای ثبات‌های Reg۱ و Reg۴ کدام است؟ (فرض کنید که Select مالتی پلکسرها و Clock Enable (CE) ثبات‌ها توسط ماشین حالت مناسب تولید خواهد شد.)




۱) ۲


۲) ۳

۳) ۴

۴) مسیرهای لازم برای این جابه‌جایی وجود ندارد.

**۱۰. (ارشد ۱۴۰۲، سؤال ۸۱)**

۸۱- مدار زیر به همراه سیگنال‌های کنترلی مشخص‌شده طی ۵ سیکل داده شده است. مقدار ثبات $R_۳$ پس از ۵ سیکل کدام است؟




سیکل ۱: $Sel_۰ = ۰$، $LdR_۰ = ۱$، $LdR_۱ = ۱$

سیکل ۲: $Sel_۱ = ۰$، $LdR_۲ = ۱$

سیکل ۳: $Sel_۰ = ۱$، $LdR_۰ = ۱$، $Sel_۱ = ۱$، $Sel_۲ = ۰$، $LdR_۳ = ۱$

سیکل ۴: $Sub = ۱$، $LdR_۳ = ۱$، $Sel_۲ = ۱$، $Sel_۱ = ۰$، $LdR_۲ = ۱$

سیکل ۵: $Add = ۱$، $LdR_۳ = ۱$، $Sel_۲ = ۱$

۱) ۲۵

۲) ۸۹

۳) ۱۱۱

۴) ۱۶۱

**۱۱. (ارشد ۱۴۰۲، سؤال ۸۵)**

۸۵- می‌خواهیم برای یک بانک ثبات (Register File) شامل 4 ثبات 4 بیتی مداری طراحی کنیم که امکان انتخاب دو ثبات به‌عنوان ورودی به واحد ALU و یک ثبات به‌عنوان محل نگهداری خروجی ALU داشته باشد. برای طراحی این مدار (به‌غیر از ثبات‌ها) به کمک دیکودر و مالتی پلکسر به چه مشخصاتی نیاز است؟

۱) سه رمزگشای (decoder) 2×4 و 16 بافر سه حالته

۲) دو رمزگشای (decoder) 2×4 و 16 بافر سه حالته

۳) دو رمزگشای (decoder) 2×4 و 32 بافر سه حالته

۴) سه رمزگشای (decoder) 2×4 و 32 بافر سه حالته

**۱۲. (ارشد ۱۴۰۲، سؤال ۸۸)**

۸۸- با فرض اینکه X آدرس یک خانه در حافظه است، این برنامه RTL معادل اجرای کدام دستور است؟

t0 : MAR <= X

t1 : DR <= M[MAR]

t2 : M[MAR] <= A

t3: A <= DR

۱) STA X

۲) LDA X

۳) COMP A,X

۴) XCHG A, X

**۱۳. (ارشد ۱۴۰۱، سؤال ۸۸)**


۸۸- در شکل زیر، اگر قسمت Opcode دستورالعمل به شکل $x_1$ $x_0$ $y_1$ $y_0$ باشد، دستور $mov\ R_3, R_1$ (جهت انتقال از راست به چپ) دارای چه Opcode به Hex است؟

۱) D

۲) E


۳) ۷

۴) ۱




**۱۴. (ارشد ۱۴۰۰، سؤال ۹۰)**

۹۰- شکل زیر مسیر دادهٔ یک پردازندهٔ **Accumulator Based** ساده و جدول صحت واحد **ALU** آن را نشان می‌دهد. برای اجرای دستور **TWOSCOMP adr** به چند سیکل نیاز است؟ (این دستور محتویات خانهٔ حافظه به آدرس **adr** را مکمل ۲ می‌کند. توجه کنید که باید از مرحله واکشی دستور کار را شروع کنید.)





| Func | Y |
|---|---|
| 000 | A |
| 001 | B |
| 010 | A + B |
| 011 | A − B |
| 100 | B+۱ |
| 101 | A+۱ |
| 110 | A and B |
| 111 | NOT B |

۱) ۵
۲) ۶
۳) ۹
۴) ۱۰

### ۱۵. (ارشد ۱۳۹۹، سؤال ۷۵)


۷۵- مسیر داده (**datapath**) زیر داده شده است و **ALU** تنها عملیات ضرب، جمع، و انتقال (خروجی برابر با یکی از ورودی‌ها) دارد. برای محاسبهٔ $x(x+2)$ و ثبت آن در **RA** حداقل چند کلاک لازم است؟




۱) ۳ کلاک
۲) ۴ کلاک
۳) ۵ کلاک
۴) با این مسیر داده و قابلیت‌های ALU امکان‌پذیر نیست.

### ۱۶. (ارشد ۱۳۹۸، سؤال ۷۲)

۷۲- در شکل زیر $L_i$ ورودی فرمان load و $E_i$ فرمان Enable خروجی سه حالته ثبات i است. برای اینکه انتقال $R_۲ \leftarrow R_۳$ انجام شود، کدام گُد عملیات باید به این مدار اعمال شود؟ (کد به Hex نشان داده شده و با فرمت $y_۱y_۰x_۱x_۰$ است.)




B (۱ C (۲ D (۳ E (۴

🔑 **جواب‌ها و راه‌حل (کلید رسمی سازمان سنجش):** پاسخ‌نامهٔ انتهای فصل، بخش ۲ (آزمون فصل ۲ (سؤال‌های واقعی کنکور ارشد کامپیوتر))

---

## 🗂 کارت خلاصهٔ فصل ۲

- opcode گسترش‌پذیر: `تعداد × 2^(فیلد) ≥ Σ 2^(طول)` . ترکیب‌های باقی‌مانده × `2^(بیت آزادشده)` .
- پشته‌ای = PUSH، POP و عملیات بدون عملوند. `d[R] = M[R + d]` .
- RTL: سیگنال Load همان شرط است. بانک ثبات: هر درگاه خواندن یک دیکدر و `k·n` بافر.
- INDRCT مانو: `READ U JMP NEXT` و `DRTAR U RET` . واکشی ۳ سیکل.

# 🔑 پاسخ‌نامهٔ فصل

## بخش ۱: درس ۴: واحد کنترل

۱. `16 − 9 = 7` بیت opcode، پس ۱۲۸.

۲. `ADD X`

## بخش ۲: آزمون فصل ۲ (سؤال‌های واقعی کنکور ارشد کامپیوتر)

| سؤال | ۱ | ۲ | ۳ | ۴ | ۵ | ۶ | ۷ | ۸ | ۹ | ۱۰ | ۱۱ | ۱۲ | ۱۳ | ۱۴ | ۱۵ | ۱۶ |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| کلید | ۲ | ۱ | ۲ | ۳ | ۱ | ۲ | ۴ | ۴ | ۲ | ۴ | ۴ | ۴ | ۱ | ۳ | ۲ | ۴ |

**۱. گزینهٔ ۲ (۱۰۰۷).** دستور ۲۴ بیتی. دوآدرسه (حافظه ۱۰ بیت + ثبات ۴ بیت) $2^{14}$ الگو مصرف می‌کند. تک‌آدرسهٔ حافظه‌ای $2^{10}$ و تک‌آدرسهٔ ثباتی $2^4$. از $N \cdot 2^{14} + 256 \cdot 2^{10} + 1024 \cdot 2^4 \le 2^{24}$ نتیجه می‌شود $N \le 1024 - 16 - 1 = 1007$.

**۲. گزینهٔ ۱.** PUSH و POP و ADD بدون عملوند یعنی پشته‌ای.

**۳. گزینهٔ ۲.** ۱۱۲ دستور یعنی ۷ بیت، ۸ ثبات یعنی ۳ بیت، و $32 - 10 = 22$ بیت آدرس حافظه.

**۴. گزینهٔ ۳ (۱۲۸).** مثال درس ۱.

**۵. گزینهٔ ۱.**

- $D \leftarrow M[10 + 100] = -10$
- $A \leftarrow M[20 + 110] = -12$
- $D \leftarrow D \times A = 120$
- $C \leftarrow M[120] = 120$
- با `xchg`: $B = 120$ و $C = 110$

نتیجه به ترتیب A، B، C، D: $-12$، $120$، $110$، $120$.

**۶. گزینهٔ ۲ (بیشتر از ۱۰۲۳).** آدرس ۱۶ بیتی کل کلمهٔ دوم را پر می‌کند، پس کلمهٔ اول دستورهای دوکلمه‌ای فقط opcode و فیلد ثبات دارد. ۱۵ دستور یک‌کلمه‌ای فقط بخش کوچکی از فضای opcode را مصرف می‌کنند. سؤال تعداد ثبات‌ها را نگفته، ولی با فیلدهای ثبات معمول، فضای باقی‌مانده بیش از ۱۰۲۳ دستور دوکلمه‌ای جا دارد. این استدلال کلید رسمی است؛ سؤال کمی ناقص است.

**۷. گزینهٔ ۴.** سیگنال P به Load ثبات R2 وصل است: $P:\ R2 \leftarrow R1$.

**۸. گزینهٔ ۴.** زیرروال INDRCT مانو (درس ۴).

**۹. گزینهٔ ۲ (۳).**

- سیکل ۱: `Reg5 ← Reg1` و `Reg6 ← Reg4` (موازی).
- سیکل ۲: انتخاب Reg5 و نوشتن در Reg4.
- سیکل ۳: انتخاب Reg6 و نوشتن در Reg1.

**۱۰. گزینهٔ ۴ (۱۶۱).** مقدار R0 و R1 بعد از سیکل ۱ برابر ۵ و ۶ است.

- با `Sel₁ = 0` ضرب‌کننده `R0 × R0` و با `Sel₁ = 1` ضرب‌کننده `R1 × R1` را می‌دهد.
- سیکل ۲: `R2 = 25`.
- سیکل ۳: `R3 = 36` و `R0 ← 10`.
- خط بازخورد از خروجی **`A + B`** ی ALU به MUX می‌رود. پس سیگنال Sub روی R3 اثری ندارد.
- سیکل ۴: `R3 = 25 + 36 = 61` و `R2 = 100`.
- سیکل ۵: `R3 = 100 + 61 = 161`.

(اگر بازخورد از `A − B` بود، جواب در گزینه‌ها نبود.)

**۱۱. گزینهٔ ۴.** دو درگاه خواندن: ۲ دیکدر و `2 × 4 × 4 = 32` بافر سه‌حالته. یک درگاه نوشتن: یک دیکدر دیگر. جمع ۳ دیکدر.

**۱۲. گزینهٔ ۴.** حافظه در DR خوانده می‌شود، A در حافظه نوشته می‌شود، و DR در A. این تبادل یعنی `XCHG A,` X.

**۱۳. گزینهٔ ۱.** با انتقال از راست به چپ، R1 به R3 می‌رود. مقصد R3 با `x = 11` و منبع R1 با `y = 01`. پس `D = 1101`.

**۱۴. گزینهٔ ۳ (۹).**

- واکشی: ۳ سیکل.
- `MAR ← IR(adr)`، `MDR ← M`، `Tmp ← MDR`.
- `ACC ← NOT B`، `ACC ← ACC + 1` (`A + 1`).
- `MDR ← ACC` و نوشتن در حافظه.

**۱۵. گزینهٔ ۲ (۴).**

- `RA ← X`
- `RB ← X + RA = 2x`
- `RA ← RA × X = x²`
- `RA ← RA + RB`

با مسیر داده‌ای که ورودی X فقط از یک MUX می‌رسد، ۳ کلاک کافی نیست.

**۱۶. گزینهٔ ۴.** مقصد `L₃` یعنی `y = 11` و منبع `E₂` یعنی `x = 10`. پس `y₁y₀x₁x₀ = 1110 = E`.