فصل ۳: کارایی و قانون آمدال، خط لوله، و حافظهٔ نهان

سهم در کنکور: ۱۹ سؤال در ارشد ۱۳۹۸ تا ۱۴۰۴ (۶ کارایی، ۵ خط لوله، ۸ حافظهٔ نهان). همه محاسبه‌ای‌اند و با چند فرمول ثابت حل می‌شوند. **زمان مطالعه:** دو بلوک ۹۰ دقیقه‌ای.

درس ۱: کارایی و قانون آمدال

- **زمان اجرا** = `تعداد دستور × CPI / فرکانس`. کارایی = `1/زمان`.
- **CPI میانگین** = `Σ (درصد کلاس × CPI کلاس)`.
- **آمدال:** اگر کسر f از زمان s برابر سریع‌تر شود: `تسریع = 1 / ((1 − f) + f/s)`.
- **چند بخش با هم:** `تسریع = 1 / (بخش ثابت + Σ fᵢ/sᵢ)`.
- **«۲۰٪ بهبود کارایی»** یعنی زمان جدید = زمان قدیم / ۱٫۲.
- اگر بخشی **کندتر** شود (s < 1)، کسرش در فرمول بزرگ‌تر می‌شود.

مثال: ۴۰٪ زمان روی RAM (۲ برابر سریع‌تر) و ۳۰٪ روی دیسک (۳ برابر سریع‌تر): `1/(0.3 + 0.2 + 0.1) = 1.67`

درس ۲: خط لوله

- **k طبقه، n ورودی:** زمان `(k + n − 1)·τ` که τ برابر کندترین طبقه (+ تأخیر ثبات) است.
- **بدون خط لوله:** `n × مجموع تأخیرها`.
- **تسریع بیشینه** (n به بی‌نهایت) = `(مجموع تأخیرها) / τ`. با تأخیر ثبات δ: `Σ / (max + δ)`.
- **مدار با چند مسیر موازی:** تأخیر بدون خط لوله = **طولانی‌ترین مسیر**. τ = کندترین ماژول.

مخاطرهٔ داده در خط لولهٔ ۵ مرحله‌ای (IF ID EX DM WB) بدون forwarding

- دستور وابسته باید ID خود را **بعد از** WB دستور تولیدکننده انجام دهد.
- **با فرض «نوشتن در نیمهٔ اول، خواندن در نیمهٔ دوم»:** ID می‌تواند **در همان** سیکل WB باشد. فاصلهٔ ۱ (دستور بلافاصله بعد) یعنی **۲ توقف**.
- **بدون این فرض:** فاصلهٔ ۱ یعنی **۳ توقف**.
- کل سیکل = `5 + (n − 1) + توقف‌ها`.

⚠️ کنکور ۱۴۰۴ (سؤال ۸۴) فرض اول و کنکور ۱۴۰۱ (سؤال ۹۳) فرض دوم را گرفته. در تست، اگر عدد بدون فرض در گزینه‌ها نبود، فرض دیگر را امتحان کن.

درس ۳: حافظهٔ نهان

تقسیم آدرس

`آدرس = Tag | Index | Offset`

- `Offset = log₂(اندازهٔ بلوک)` (به واحد آدرس‌پذیر: بایت یا کلمه).
- `Index = log₂(تعداد مجموعه‌ها)` . تعداد مجموعه‌ها = تعداد بلوک‌های نهان / تعداد راه‌ها.
  - نگاشت مستقیم: مجموعه = بلوک.
  - انجمنی کامل: Index صفر است.
- `Tag = طول آدرس − Index − Offset` .
- **سربار:** `تعداد بلوک‌ها × (Tag + بیت اعتبار [+ dirty])` .

مثال: نهان ۱ مگابایت، حافظه ۵۱۲ مگابایت، بلوک ۳۲ بایت، نگاشت مستقیم:

- آدرس ۲۹ بیت، Offset ۵.
- بلوک‌ها $2^{20}/2^5 = 2^{15}$ ، پس Index ۱۵.
- `Tag = 29 − 15 − 5 = 9` .

شبیه‌سازی نرخ اصابت

۱. بلوک = `[آدرس / اندازهٔ بلوک]` .

۲. مجموعه = `تعداد مجموعه‌ها mod بلوک` .

۳. در هر مجموعه، فهرست LRU نگه دار.

زمان دسترسی

`AMAT = زمان اصابت + نرخ عدم اصابت × جریمه` . در مسائل «چند کلاک برای این دنباله»، برای هر دسترسی هزینهٔ اصابت یا عدم اصابت را جمع بزن. سیاست جایگزینی (LRU، MRU، FIFO) را دقیق اجرا کن.

تمرین فصل ۳

۱. خط لولهٔ ۴ طبقه با تأخیرهای `2, 3, 2, 3` و تأخیر ثبات ۱. تسریع بیشینه؟

۲. نهان ۴-راهه، ۶۴ کیلوبایت، بلوک ۶۴ بایت، آدرس ۳۲ بیتی. Tag و Index؟

۳. ٪۵۰ زمان ۱۰ برابر سریع‌تر شود. تسریع؟

🔑 **جواب‌ها:** پاسخ‌نامهٔ انتهای فصل، بخش ۱ (درس ۳: حافظهٔ نهان)

📝 آزمون فصل ۳ (سؤال‌های واقعی کنکور ارشد کامپیوتر)

زمان: ۴۵ دقیقه برای ۱۹ سؤال.

۱. (ارشد ۱۴۰۴، سؤال ۸۶)

۸۶- در یک سامانه پردازشی، ۴۰٪ زمان برای دسترسی به حافظه **RAM** و ۳۰٪ زمان برای دسترسی به هارددیسک صرف می‌شود. اگر سرعت دسترسی به حافظه **RAM** و دیسک را به‌ترتیب دو و سه برابر کنیم، تسریع چقدر می‌شود؟

۱) ۱/۳۳

۲) ۱/۵

۳) ۱/۶۶

۴) ۲/۵

۲. (ارشد ۱۴۰۳، سؤال ۸۵)

۸۵- دو پیاده‌سازی مختلف از یک معماری مجموعه دستورات را درنظر بگیرید. این دستورات براساس میزان متوسط تعداد پالس‌های ساعت برای اجرای هر دستور (**CPI**)، به چهار کلاس مختلف با نام‌های **A**، **B**، **C** و **D** تقسیم شده‌اند. مقادیر **CPI** در هر کلاس و درصد استفاده از کلاس‌های دستورات در دو پیاده‌سازی مختلف **P۱** و **P۲** مطابق با جدول زیر است. در پیاده‌سازی اول (**P۱**)، نرخ پالس ساعت ۲/۴ **G Hz** و در پیاده‌سازی دوم (**P۲**) ۳ **GHz** است. در اجرای یک برنامه با $۱۰^۶$ دستور، کدام پیاده‌سازی و چند برابر سریع‌تر است؟

	درصد استفاده در برنامه				مقدار CPI در هر کلاس			
	A	B	C	D	A	B	C	D
P۱	۳۰	۲۰	۴۰	۱۰	۱	۳	۲	۱
P۲	۲۰	۵۰	۲۰	۱۰	۱	۱	۳	۲

۱) P۲ و ۱/۵

۲) P۲ و ۲

۳) P۱ و ۱/۵

۴) P۱ و ۲

۳. (ارشد ۱۴۰۳، سؤال ۸۶)

۸۶- برای افزایش کارایی یک پردازنده، در بخش جمع‌کننده از واحد محاسبات و منطق (**ALU**) آن، به اندازه ۲ برابر تسریع ایجاد شده است. درصورتی‌که احتمال استفاده از جمع‌کننده در اجرای برنامه‌ها برابر ۲۰ درصد و احتمال استفاده از واحد محاسبات و منطق برابر ۷۰ درصد باشد، میزان تسریع پردازنده در اجرای برنامه‌ها، کدام است؟

۱) ۱/۰۷

۲) ۱/۸

۳) ۱/۱۲

۴) ۱/۵۳

۴. (ارشد ۱۴۰۲، سؤال ۸۴)

۸۴- در یک سامانه پردازشی، 40٪ زمان برای دسترسی به حافظه RAM و 30٪ زمان برای دسترسی به هارد دیسک صرف می‌شود. اگر سرعت دسترسی به حافظه RAM و دیسک را به‌ترتیب دو و سه برابر کنیم، تسریع چقدر می‌شود؟

۱) ۱/۳۳

۲) ۱/۵

۳) ۱/۶۶

۴) ۲/۵

۵. (ارشد ۱۴۰۱، سؤال ۹۱)

۹۱- فرکانس پردازنده A برابر ۱GHz، تعداد متوسط کلاک (CPI) به‌ازای هر دستورالعمل برابر ۱ و تعداد دستورات در هر حالت برابر n است. اگر بخواهیم فرکانس را برای بهبود سرعت اجرای برنامه به ۱/۵GHz برسانیم، CPI جدید چقدر باید باشد که ۲۰٪ بهبود کارایی اجرا را به دنبال داشته باشد؟

۱) ۱/۲۵

۲) ۱/۲

۳) ۰/۸

۴) ۰/۷۵

۶. (ارشد ۱۳۹۸، سؤال ۷۱)

۷۱- در یک کامپیوتر مجموعه دستورالعمل‌ها به‌گونه‌ای تغییر کرده است که ۲۰ درصد زمان یک برنامه ۴ برابر تسریع شده، ۳۰ درصد آن ۲ برابر کاهش سرعت یافته و نیز ۱۰ درصد از دستورات حذف شده است. سرعت این برنامه در حالت جدید نسبت به حالت قبل چه تغییری کرده است؟

۱) سرعت بدون تغییر است.

۲) سرعت افزایش یافته است.

۳) سرعت کاهش یافته است.

۴) مفروضات برای پاسخ کافی نیست.

۷. (ارشد ۱۴۰۴، سؤال ۸۴)

۸۴- فرض کنید که در یک پردازنده برای اجرای پایپ‌لاین دستورات از پنج مرحله واکشی دستور (IF)، به‌دست آوردن عملوندها (ID)، اجرا در ALU (EX)، مراجعه به حافظه (DM) و نوشتن نتایج در ثبات مقصد (WB) استفاده می‌شود و هیچ‌گونه امکان رفع وابستگی (hazard) به‌صورت نرم‌افزاری و یا forwarding وجود نداشته باشد. هر مرحله در یک پالس ساعت انجام می‌شود. درصورت وجود وابستگی، به کمک اضافه کردن تأخیر (Stall) رفع می‌شود. برای اجرای دستورات زیر، به چند پالس ساعت نیاز است؟ (عملیات ثباتی در دستورات، از راست به چپ است.)

```
ADD R1, R2, R3
SUB R4, R1, R2
AND R5, R2, R1
```

۱) ۸

۲) ۹

۳) ۱۰

۴) ۱۱

۸. (ارشد ۱۴۰۱، سؤال ۹۳)


۹۳- فرض کنید که در یک پردازنده برای اجرای پایپ‌لاین دستورات از پنج مرحلهٔ واکشی دستور (IF)، به‌دست آوردن عملوندها (ID)، اجرا در ALU (EX)، مراجعه به حافظه (DM) و نوشتن نتایج در ثبات مقصد (WB) استفاده می‌شود و هیچ‌گونه امکان رفع مخاطرات (Hazard) وابستگی به‌صورت نرم‌افزاری و یا روانه‌سازی (Forwarding) وجود نداشته باشد و این مخاطرات فقط با اضافه کردن تأخیر (Stall) در پایپ‌لاین رفع می‌شود. برای اجرای دستورات زیر به چند پالس ساعت نیاز است؟

LD X۱, ۲۰ (X۱۰)
LD X۲, ۳۰ (X۲۰)
ADD X۳, X۲, X۱

۱) ۱۲ ۲) ۱۱
۳) ۱۰ ۴) ۹

۹. (ارشد ۱۴۰۰، سؤال ۹۲)

۹۲- در مدار زیر با توجه به تأخیر هر ماژول که در داخل آن ذکر شده است، در صورت استفاده از خط لوله در بهترین حالت، برای بینهایت ورودی مختلف حداکثر تسریع کدام است؟ (تأخیر اتصالات ناچیز است.)



۱) ۳ ۲) ۴ ۳) ۸ ۴) ۹

۱۰. (ارشد ۱۴۰۰، سؤال ۹۴)

۹۴- در یک سیستم دیجیتال پردازش ورودی ۱۲ نانوثانیه زمان می‌برد. دو خط لوله مختلف A با ۶ طبقه و تأخیر طبقات (۱,۲,۲,۳,۲,۱) نانوثانیه و خط لوله B با ۴ طبقه و تأخیر طبقات (۳,۳,۴,۳) برای این سیستم طراحی و ساخته شده‌اند. (تأخیر بافر بین طبقات ناچیز است). اگر زمان پردازش n ورودی با خط لوله A را با TA_n و زمان پردازش n ورودی با خط لوله B را با TB_n نشان دهیم، کدام مورد درست است؟

۱) $TA_۳ \neq TB_۳$
۲) $TA_۶ > TB_۵$
۳) $\frac{TA_\infty}{TB_\infty} = ۱/۵$
۴) $TA_{۷۰} < TB_{۷۰} - ۸$

۱۱. (ارشد ۱۳۹۹، سؤال ۷۸)

۷۸- یک پردازنده با ۵ مرحله مطابق شکل زیر در نظر بگیرید. اگر تأخیر ثبات‌هایی که برای پایپ‌لاین شدن اضافه می‌شوند، برابر ۱ نانوثانیه باشد، بیشترین میزان تسریع این پایپ‌لاین چند نانوثانیه است؟



۱) ۳
۲) ۳/۲
۳) ۳/۵
۴) ۴

۱۲. (ارشد ۱۴۰۴، سؤال ۸۸)

۸۸- حافظه نهان مجموعه انجمنی ۲ تایی که اندازه هر مجموعه ۲ بلوک و اندازه هر بلوک ۴ کلمه و از الگوریتم جایگزینی LRU بهره می‌برد، مفروض است. چنانچه اندازه حافظه نهان ۱۶ کلمه باشد، نرخ موفقیت پس از انجام درخواست‌های کلمات زیر، به‌ترتیب از چپ به راست چیست؟

۲۱ – ۵۱ – ۸ – ۷۶ – ۳۰ – ۱۰ – ۰۸ – ۷۷ – ۷۹ – ۷۸ – ۲۳ – ۲۰ – ۱۸ – ۷۶ – ۸ – ۳۰ – ۳۱ – ۱۱ – ۹ – ۲۲

۱) $\frac{۱۲}{۲۰}$
۲) $\frac{۱۱}{۲۰}$
۳) $\frac{۱۰}{۲۰}$
۴) $\frac{۹}{۲۰}$

۱۳. (ارشد ۱۴۰۳، سؤال ۸۳)

۸۳- یک سیستم حافظه اصلی با ظرفیت ۲G بایت و حافظه نهان با ظرفیت ۲۵۶ Kw (w: یک کلمه معادل ۴ بایت) است. حافظه نهان از روش ۲-way set associative استفاده می‌کند و اندازه هر بلاک در آن، ۱۶ بایت است. تعداد بیت‌های index و TAG به‌ترتیب کدام‌اند؟

۱) ۱۶ و ۱۱
۲) ۱۵ و ۱۲
۳) ۱۵ و۱۱
۴) ۱۶ و ۱۲

۱۴. (ارشد ۱۴۰۳، سؤال ۸۸)

۸۸- فرض کنید یک سامانه کامپیوتری از یک سطح حافظه نهان‌داده تمام‌انجمنی با گنجایش ۴ بلوک و یک حافظه اصلی با گنجایش ۲۵۶ بلوک در کنار پردازنده تشکیل شده است. چه تعداد کلاک برای اجرای دنباله دسترسی‌های بلوکی زیر، مورد نیاز است؟ (دسترسی از چپ به راست اتفاق می‌افتد) $\overrightarrow{A, B, C, D, E, A}$

توضیح : از زمان اجرای تمامی دستورات غیر از دستورات دسترسی به حافظه صرف‌نظر شده است. همچنین زمان جستجو در حافظه نهان یک کلاک، زمان انتقال داده از حافظه نهان به پردازنده یک کلاک و زمان انتقال داده از حافظه اصلی به حافظه نهان، ۱۰ کلاک است. سیاست جایگزینی استفاده شده در حافظه نهان، سیاست MRU درنظرگرفته شده است. توجه نمایید که ارتباط پردازنده با سلسله مراتب حافظه تنها از طریق حافظه نهان صورت می‌گیرد.)

۱) ۳۳
۲) ۶۲
۳) ۷۵
۴) ۸۴

۱۵. (ارشد ۱۴۰۲، سؤال ۸۷)

۸۷- یک حافظه نهان (Cache) دارای نگاشت مستقیم (Direct mapping) و ظرفیت 1 MB و حافظه اصلی دارای ظرفیت 512 MB است. بلوک‌های حافظه هر کدام 32 بایتی هستند. میادین مختلف آدرس (Tag, Block, Word offset) چند بیتی هستند؟

۱) (5 , 15 , 9) بیت

۲) (5 , 15 , 12) بیت

۳) (5 , 18 , 9) بیت

۴) (5 , 14 , 10) بیت

۱۶. (ارشد ۱۴۰۱، سؤال ۹۲)

۹۲- حافظه نهان مجموعه انجمنی با حجم ۱ مگابایت با اندازهٔ بلوک ۸ بایتی مفروض است. اگر آدرس‌های درخواستی CPU، ۲۴ بیتی باشد، تعداد راه‌های (ways) هر مجموعهٔ این حافظه چقدر باشد تا اندازه میدان برچسب در قالب آدرس ۱۰ بیتی شود؟

۱) ۱۲۸ ۲) ۶۴

۳) ۸ ۴) ۶

۱۷. (ارشد ۱۴۰۰، سؤال ۸۹)

۸۹- یک سیستم حافظه‌ای دارای یک حافظه اصلی به گنجایش ۴GW و یک حافظه Cache با گنجایش ۲۵۶kW (W:word) (۴ کلمه در هر بلوک) است. اگر Cache از مکانیزم 4 – way set associative استفاده کند، کدام گزینه تعداد بیت‌های لازم برای فیلدهای Tag و Index را نشان می‌دهد؟

۱) ۱۴ بیت برای Index و ۱۴ بیت برای Tag ۲) ۱۴ بیت برای Index و ۱۶ بیت برای Tag

۳) ۱۶ بیت برای Index و ۱۴ بیت برای Tag ۴) ۱۶ بیت برای Index و ۱۶ بیت برای Tag

۱۸. (ارشد ۱۳۹۹، سؤال ۷۶)

۷۶- اگر حجم حافظه اصلی ۴ مگابایت باشد، و حافظهٔ Cache به‌صورت 4 – way Set Associative باشد و دارای گنجایش ۱۲۸ کیلوبایت باشد. با فرض اینکه هر بلوک ۱۶ بایت است، میزان سربار اضافه شده به Cache (شامل فیلد نشان: tag و بیت اعتبار: valid) چند کیلوبیت است؟

۱) ۱۶

۲) ۳۲

۳) ۶۴

۴) ۹۶

۱۹. (ارشد ۱۳۹۹، سؤال ۸۳)

۸۳- حجم حافظهٔ اصلی در یک کامپیوتر M کلمه است که X برابر حجم حافظهٔ نهان (اندازه بلوک B = 2b کلمه) می‌باشد. طول میدان نشان (Tag) در حافظهٔ نهان با نگاشت مستقیم (direct mapped)، مجموعهٔ انجمنی W-راهه (W-way set-associative)، و انجمنی کامل (Fully-associative) به‌ترتیب کدام است؟

(فرض کنید $M = 2^m$ ، $X = 2^x$ ، $W = 2^w$)

۱) $m - x$ ، $x + w$ و $m - b$

۲) x ، $x - w$ و $m - x$

۳) x ، $x + w$ و $m - b$

۴) $m - x$ ، $x - w$ و $m - x$

🔑 **جواب‌ها و راه‌حل (کلید رسمی سازمان سنجش):** پاسخ‌نامهٔ انتهای فصل، بخش ۲ (آزمون فصل ۳ (سؤال‌های واقعی کنکور ارشد کامپیوتر))

🗂 کارت خلاصهٔ فصل ۳

- زمان = `IC × CPI / f` . آمدال: `1/(ثابت + Σf/s)` .
- خط لوله: `(k + n − 1)τ` ؛ تسریع بیشینه `Σ/(max + δ)` . RAW پشت‌سرهم: ۲ توقف (نیم‌سیکل) یا ۳ توقف.
- نهان: Offset = بلوک، Index = مجموعه‌ها، Tag = بقیه. سربار = `(Tag + valid) × بلوک‌ها` . LRU را برای هر مجموعه جدا شبیه‌سازی کن.

🔑 پاسخ‌نامهٔ فصل

بخش ۱: درس ۳: حافظهٔ نهان

۱. $10/(3 + 1) = 2.5$

۲. بلوک‌ها 2^{10}، مجموعه‌ها 2^{8}. پس Tag ۱۸، Offset ۶، Index ۸.

۳. $1/(0.5 + 0.05) \approx 1.82$

بخش ۲: آزمون فصل ۳ (سؤال‌های واقعی کنکور ارشد کامپیوتر)

سؤال	۱	۲	۳	۴	۵	۶	۷	۸	۹	۱۰	۱۱	۱۲	۱۳	۱۴	۱۵	۱۶	۱۷	۱۸	۱۹
کلید	۳	۱	۳	۳	۱	۳	۲	۳	۱ و ۲	۲	۲	۲	۲	۲	۱	۲	۲	۳	۳

۱. گزینهٔ ۳. $1/(0.3 + 0.4/2 + 0.3/3) = 1/0.6 \approx 1.66$.

۲. گزینهٔ ۱.

- $CPI_1 = 0.3 + 0.6 + 0.8 + 0.1 = 1.8$ و $CPI_2 = 0.2 + 0.5 + 0.6 + 0.2 = 1.5$.
- زمان‌ها $1.8/2.4 = 0.75$ و $1.5/3 = 0.5$.
- پس P2 به اندازهٔ **۱٫۵ برابر** سریع‌تر است.

۳. گزینهٔ ۳. $1/(0.8 + 0.2/2) \approx 1.11$؛ نزدیک‌ترین گزینه ۱٫۱۲ است. (۷۰٪ ALU اطلاعات اضافه است؛ فقط بخش جمع‌کننده تسریع شده.)

۴. گزینهٔ ۳. همان سؤال ۱ است: ۱٫۶۶.

۵. گزینهٔ ۱. زمان جدید باید $n/1.2$ (بر حسب نانوثانیه) شود: $n \cdot CPI/1.5 = n/1.2$، پس $CPI = 1.25$.

۶. گزینهٔ ۳. $0.2/4 + 0.3 \times 2 + 0.5 = 1.15$. حتی اگر ۱۰٪ دستورهای حذف‌شده ۱۰٪ زمان را کم کنند، باز هم $1 <$ است. پس سرعت **کاهش** یافته.

۷. گزینهٔ ۲ (۹). یک وابستگی RAW بین دو دستور پشت‌سرهم داریم. با فرض نوشتن در نیمهٔ اول سیکل، ۲ توقف: $7 + 2 = 9$.

۸. گزینهٔ ۳ (۱۰). ADD به X2 از دستور قبلی وابسته است. کلید این سؤال ID را **بعد از** WB حساب کرده، یعنی ۳ توقف: $7 + 3 = 10$. (این فرض با سؤال ۷ فرق دارد؛ نکتهٔ درس ۲ را ببین.)

۹. گزینه‌های ۱ و ۲ (هر دو پذیرفته شده). طولانی‌ترین مسیر $2 + (1 + 2) + 3 + 1 = 9$ است. کندترین ماژول ۳ است. تسریع $9/3 = 3$.

۱۰. گزینهٔ ۲. $\tau_A = ۳$ و $\tau_B = ۴$.

- $TA_6 = (6 + 6 - 1)\cdot 3 = 33$
- $TB_5 = (4 + 5 - 1)\cdot 4 = 32$

پس $TA_6 > TB_5$. بقیهٔ گزینه‌ها غلط‌اند:

- $TA_3 = 8\cdot 3 = 24 = 6\cdot 4 = TB_3$ (برابرند).
- $TA_\infty / TB_\infty = 3/4$.
- $TA_{10} = 45$ و $TB_{10} - 8 = 52 - 8 = 44$، پس $TA_{10} < TB_{10} - 8$ برقرار نیست.

۱۱. گزینهٔ ۲. $16/(4 + 1) = 3.2$.

۱۲. گزینهٔ ۲ (11/20). نهان ۴ بلوکی و ۲-راهه یعنی ۲ مجموعه. با شبیه‌سازی LRU (بلوک = ⌊آدرس/4⌋ و مجموعه = بلوک mod 2) ۱۱ اصابت به دست می‌آید (شبیه‌سازی رایانه‌ای).

۱۳. گزینهٔ ۲. آدرس بایتی ۳۱ بیت، نهان ۱ مگابایت، بلوک ۱۶ بایت. بلوک‌ها 2^{16}، مجموعه‌ها 2^{15}. پس Index ۱۵ و Tag $31 - 15 - 4 = 12$.

۱۴. گزینهٔ ۲ (۶۲). عدم اصابت: $1 + 10 + 1 = 12$؛ اصابت: $1 + 1 = 2$.

- A، B، C و D عدم اصابت‌اند: 48.
- E عدم اصابت است و D را (طبق MRU) بیرون می‌اندازد: 12.
- A اصابت است: 2.

جمع 62.

۱۵. گزینهٔ ۱. (9, 15, 5) (مثال درس ۳).

۱۶. گزینهٔ ۲. Offset ۳ و Tag ۱۰، پس Index $24 - 10 - 3 = 11$. بلوک‌ها 2^{17}، پس تعداد راه‌ها $2^{17}/2^{11} = 64$.

۱۷. گزینهٔ ۲. آدرس ۳۲ بیت (بر حسب کلمه)، Offset ۲. بلوک‌ها 2^{16}، مجموعه‌ها 2^{14}. پس Index ۱۴ و Tag ۱۶.

۱۸. گزینهٔ ۳ (۶۴ کیلوبیت). آدرس ۲۲ بیت، Offset ۴. بلوک‌ها 2^{13}، مجموعه‌ها 2^{11}. Tag برابر ۷. با بیت اعتبار ۸ بیت برای هر بلوک: $8 \times 8K = 64$ کیلوبیت.

۱۹. گزینهٔ ۳. حافظهٔ اصلی X **برابر** نهان است، پس اندازهٔ نهان $2^{(m-x)}$.

- مستقیم: Tag = x.
- W-راهه: Tag = $x + w$.
- انجمنی کامل: Tag = $m - b$.