جزوهٔ آموزشی · کنکور دکتری ۱۴۰۶ · مجموعهٔ ۲۳۵۴

درس ۵ از ۱۰ سرفصل

مدار منطقی

درس‌نامهٔ کوتاه و فصل‌به‌فصل، مثال و تلهٔ تستی، تمرین با پاسخ، و آزمون آخر هر فصل از سؤال‌های واقعی کنکور

A ⊕ B

۴	۱۵	۵۱
فصل	درس	سؤال واقعی کنکور با کلید رسمی

فصل‌های این جزوه

۱ نمایش اعداد، جبر بول، جدول کارنو و مخاطره

۲ مدارهای ترکیبی (MUX، دیکدر، جمع‌کننده) و تأخیر گیت

۳ مدار ترتیبی، فلیپ‌فلاپ و شمارنده

۴ ماشین حالت، حافظه و PLD، و توصیف سخت‌افزار (Verilog/VHDL)

راهنمای استفاده از جزوه

هر فصل با یک برگهٔ رنگی شروع می‌شود و همیشه همین ترتیب را دارد: درس‌ها ← آزمون فصل ← کارت خلاصه ← پاسخ‌نامه.

✏️ مثال
یک مسئلهٔ حل‌شده برای اینکه قاعده را در عمل ببینی.

⚠️ تلهٔ تستی
جایی که طراح کنکور بیشتر از همه داوطلب‌ها را غافلگیر می‌کند.

💡 نکته و قاعده
میان‌بُرها و قاعده‌هایی که سر جلسه وقت می‌خرند.

✍️ تمرین
آخر هر درس؛ پاسخ‌ها در پاسخ‌نامهٔ آخر همان فصل است (با شمارهٔ صفحه).

📝 آزمون فصل
سؤال‌ها در کارت‌های جدا، با منبع و مربعی برای علامت غلط یا حدسی.

🗂️ کارت خلاصه
چکیدهٔ یک‌صفحه‌ای فصل برای مرور شب قبل از آزمون.

چرخهٔ مطالعهٔ هر فصل (یک بلوک ۹۰ دقیقه‌ای)

۱ — پیش‌آزمون
۵ دقیقه
سؤال اول آزمون فصل را قبل از خواندن امتحان کن

۲ — درس‌نامه
۳۵ دقیقه
مثال‌ها را قبل از دیدن حل، خودت امتحان کن

۳ — تمرین
۳۰ دقیقه
بدون نگاه به پاسخ‌نامه حل کن

۴ — آزمون فصل
۱۵+ دقیقه
با زمان، مثل جلسهٔ کنکور

۵ — دفتر خطا
۵ دقیقه
هر غلط یا حدسی = یک سطر در دفتر خطا

قانون طلایی: خواندن یعنی بلد بودن نیست. جزوه‌ای که روان خوانده شد ولی آزمونش را نزدی، یاد گرفته نشده است. معیار فقط **درصد تست** است، با فرمول نمرهٔ منفی: **(۳ × درست − غلط) ÷ (۳ × کل)**.

منبع سؤال‌ها: سؤال‌های آزمون فصل از کنکور **ارشد مهندسی کامپیوتر ۱۳۹۸ تا ۱۴۰۴** هستند و کلید آن‌ها **کلید رسمی سازمان سنجش** است. جاهایی که کلید رسمی مبهم یا مشکوک است، در راه‌حل توضیح داده شده. فهرست قابل کلیک است: روی هر عنوان بزن تا به همان صفحه بروی. در نمایشگر PDF، نشانک‌ها (bookmark) هم فصل‌ها و درس‌ها را نشان می‌دهند.

فهرست

روی هر سطر بزن تا مستقیم به همان صفحه بروی.

۱ نمایش اعداد، جبر بول، جدول کارنو و مخاطره — ۱۴ سؤال کنکور — ۴

درس ۱ نمایش اعداد ۴
درس ۲ جبر بول و پیاده‌سازی با گیت ۵
درس ۳ جدول کارنو ۵
درس ۴ مخاطره (Hazard) ۶

📝 آزمون فصل ۸ | 🗂️ کارت خلاصه ۱۲ | 🔑 پاسخ‌نامه ۱۳

۲ مدارهای ترکیبی (MUX، دیکدر، جمع‌کننده) و تأخیر گیت — ۱۲ سؤال کنکور — ۱۵

درس ۱ مالتی‌پلکسر ۱۵
درس ۲ دیکدر و دی‌مالتی‌پلکسر ۱۶
درس ۳ جمع‌کننده ۱۶
درس ۴ تأخیر و زمان‌بندی ۱۷

📝 آزمون فصل ۱۸ | 🗂️ کارت خلاصه ۲۲ | 🔑 پاسخ‌نامه ۲۳

۳ مدار ترتیبی، فلیپ‌فلاپ و شمارنده ★ — ۱۴ سؤال کنکور — ۲۵

درس ۱ فلیپ‌فلاپ‌ها ۲۵
درس ۲ تحلیل مدار ترتیبی (روش ثابت) ۲۶
درس ۳ شمارنده‌ها و تقسیم فرکانس ۲۷

📝 آزمون فصل ۲۹ | 🗂️ کارت خلاصه ۳۴ | 🔑 پاسخ‌نامه ۳۵

۴ ماشین حالت، حافظه و PLD، و توصیف سخت‌افزار (Verilog/VHDL) — ۱۱ سؤال کنکور — ۳۷

درس ۱ ماشین میلی و مور ۳۷
درس ۲ کمینه‌سازی حالت ۳۸
درس ۳ حافظه و مدارهای برنامه‌پذیر ۳۹
درس ۴ Verilog و VHDL (در حد خواندن کد) ۳۹

📝 آزمون فصل ۴۱ | 🗂️ کارت خلاصه ۴۸ | 🔑 پاسخ‌نامه ۴۹

فصل ۱

۱ نمایش اعداد، جبر بول، جدول کارنو و مخاطره

۴ درس | ۱۴ سؤال کنکور در آزمون فصل

🎯 **سهم در کنکور** ۱۴ سؤال در ارشد ۱۳۹۸ تا ۱۴۰۴ (۲ نمایش اعداد، ۳ جبر بول، ۹ کارنو و مخاطره). سؤال‌های کارنو و مخاطره هر سال می‌آیند.

⏱️ **زمان مطالعه** دو بلوک ۹۰ دقیقه‌ای.

نقشهٔ فصل: ۱ نمایش اعداد | ۲ جبر بول و پیاده‌سازی با گیت | ۳ جدول کارنو | ۴ مخاطره (Hazard) | 📝 آزمون فصل

درس ۱ نمایش اعداد

نمایش (n بیت)	بازه
بی‌علامت	0 تا $2^n - 1$
علامت و مقدار، مکمل ۱	$-(2^{n-1} - 1)$ تا $+(2^{n-1} - 1)$ (دو صفر دارند)
مکمل ۲	**-2^{n-1} تا $+(2^{n-1} - 1)$**

✏️ **مثال (۴ بیت، عدد -۵)**

- **بی‌علامت:** بازهٔ 0 تا 15 .
- **علامت و مقدار:** 1101 (بیت علامت ۱ و مقدار $101 = 5$). بازه -7 تا $+7$ ؛ دو صفر: 0000 و 1000 .
- **مکمل ۱:** $+5 = 0101$ را برعکس کن ⇐ 1010 . دو صفر: 0000 و 1111 .
- **مکمل ۲:** $1010 + 1 = 1011$. بازه -8 تا $+7$ ؛ فقط یک صفر. چک: $-8 + 0 + 2 + 1 = -5$ (وزن بیت اول -8 است).

کد گری:

- **دودویی به گری:** $g_i = b_i \oplus b_{i-1}$ (بیت اول همان می‌ماند).
- **گری به دودویی:** $b_1 = g_1$ و $b_i = b_{i-1} \oplus g_i$. یعنی هر بیت دودویی، XOR بیت دودویی قبلی و بیت گری فعلی است.

مثال

- **دودویی 0110 به گری:** $g_1 = 0$ ، $g_2 = 0 \oplus 1 = 1$ ، $g_3 = 1 \oplus 1 = 0$ ، $g_4 = 1 \oplus 0 = 1$ ⇐ 0101 .
- **برگشت:** $b_1 = 0$ ، $b_2 = 0 \oplus 1 = 1$ ، $b_3 = 1 \oplus 0 = 1$ ، $b_4 = 1 \oplus 1 = 0$ ⇐ 0110 ✓.
- **دنبالهٔ گری ۳ بیتی:** 000, 001, 011, 010, 110, 111, 101, 100 ؛ هر دو عدد پشت‌سرهم (و حتی آخری با اولی) فقط در یک بیت فرق دارند.

درس ۲ جبر بول و پیاده‌سازی با گیت

- **دمورگان:** $(xy)' = x' + y'$ و $(x + y)' = x'y'$. برای مکمل کردن یک عبارت، $+$ و $\cdot$ را جابه‌جا کن و همهٔ لیترال‌ها را نقیض کن.
- **اجماع (consensus):** $xy + x'z + yz = xy + x'z$. جملهٔ yz اضافه است، ولی **مخاطره را حذف می‌کند** (درس ۴).
- **NAND و NOR جهانی‌اند.** SOP ⇐ NAND-NAND و POS ⇐ NOR-NOR .
- **فقط با NAND دوورودی:** OR دو سیگنال $X + Y = \text{NAND}(X', Y')$ است و برای 'X و 'Y یک NAND اضافه به‌عنوان معکوس‌کننده لازم است.
- **تحلیل مدار:** از ورودی به خروجی برو و عبارت هر گیت را بنویس. جعبهٔ سیاهی که با جدول درستی داده شده را اول ساده کن.

مثال برای هر قاعده

- **دمورگان:** مکمل $x(y + z')$ ⇐ $\cdot$ و $+$ جابه‌جا و لیترال‌ها نقیض: $x' + y'z$.
- **اجماع:** در $ab + a'c + bc$ ، اگر $b = c = 1$ آنگاه یا $a = 1$ (پس $ab = 1$) یا $a = 0$ (پس $a'c = 1$). پس bc چیز تازه‌ای نمی‌گوید.
- **NAND-NAND:** $ab + cd = \text{NAND}(\text{NAND}(a, b), \text{NAND}(c, d))$ ، چون $((ab)'\cdot(cd)')' = ab + cd$. به همین ترتیب $(a + b)(c + d) = \text{NOR}(\text{NOR}(a, b), \text{NOR}(c, d))$.
- **OR فقط با ۳ NAND:** $X + Y = \text{NAND}(\text{NAND}(X, X), \text{NAND}(Y, Y))$ ⇐ گیت.

درس ۳ جدول کارنو

- **پیاده‌سازی اول (PI):** بزرگ‌ترین گروه ممکن (توانی از ۲) از خانه‌های ۱ و X.
- **PI اساسی (EPI):** PI ای که حداقل یک مینترم ۱ را **فقط خودش** می‌پوشاند. در هر جواب کمینه حتماً هست.
- **کمینه‌سازی:** اول EPI ها را بردار. بعد با کمترین تعداد PI بقیهٔ ۱ ها را بپوشان. X ها فقط اگر کمک کنند استفاده می‌شوند.
- **POS:** صفرها را گروه کن، جملهٔ SOP مکمل را بنویس و دمورگان بزن.
- **جدول ۵ متغیره:** دو جدول ۴ متغیره کنار هم. خانه‌های متناظر (با اختلاف در متغیر پنجم) هم مجاورند.

✏️ مثال (PI و EPI)

$f(a,b,c,d) = \Sigma m(0, 1, 2, 3, 5, 7, 13, 15)$.

- PI ها: $a'b'$ (۰، ۱، ۲، ۳)، $a'd$ (۱، ۳، ۵، ۷) و bd (۵، ۷، ۱۳، ۱۵).
- EPI ها: $a'b'$ (چون ۰ و ۲ را فقط خودش می‌پوشاند) و bd (چون ۱۳ و ۱۵ را فقط خودش).
- این دو همهٔ ۱ ها را پوشاندند ⇐ $f = a'b' + bd$. پس $a'd$ با اینکه PI است، لازم نیست.

✏️ مثال (بی‌اهمیت X)

$f(a,b,c) = \Sigma m(1, 3, 7) + d(5)$. هر چهار خانهٔ ۱، ۳، ۵، ۷ مقدار $c = 1$ دارند ⇐ با استفاده از X: $f = c$. بدون آن، $a'c + bc$ لازم بود.

✏️ مثال (POS)

$f(a,b,c) = \Sigma m(1, 2, 3, 5, 6, 7)$. صفرها ۰ و ۴ هستند ⇐ $f' = b'c'$ ⇐ با دمورگان $f = b + c$.

✏️ مثال (۵ متغیره)

مینترم‌های ۰ (00000) و ۱۶ (10000) در دو جدول جدا هستند، ولی چون فقط در متغیر پنجم فرق دارند، مجاورند.

درس ۴ مخاطره (Hazard)

- **مخاطرهٔ ایستای ۱ (در SOP):** وقتی ورودی بین دو خانهٔ ۱ مجاور عوض می‌شود که در **یک جملهٔ مشترک** نیستند، خروجی لحظه‌ای ۰ می‌شود (glitch).
  - **درمان:** جملهٔ اجماع آن دو را اضافه کن.
  - **شمارش:** همهٔ جفت جمله‌هایی را پیدا کن که فقط در یک متغیر متضادند و اجماعشان را هیچ جملهٔ موجودی نمی‌پوشاند.
- **با تأخیر واحد:** ببین کدام جمله زودتر خاموش می‌شود و کدام دیرتر روشن. اگر روشن شدن مسیر طولانی‌تر (مثلاً از یک NOT اضافه می‌گذرد) بعد از خاموش شدن مسیر کوتاه‌تر باشد، glitch داریم.
- **ماهیت مخاطره:**
  - در مدار **همگام** با دورهٔ کلاک درست، منطق را عوض نمی‌کند.
  - در مدار **ناهمگام** با فیدبک **ممکن است** منطق را عوض کند.
  - همیشه مصرف انرژی را زیاد می‌کند.
  - تأخیر مدار را زیاد نمی‌کند.

✏️ مثال

$f = ab + a'c$ با $b = c = 1$ و a از ۱ به ۰ می‌رود (هر گیت ۱ واحد تأخیر دارد).

- $t = 1$: گیت AND اول خاموش می‌شود ($ab = 0$)؛ همان لحظه خروجی NOT تازه ۱ شده است.
- $t = 2$: تازه $a'c = 1$ می‌شود.
- در فاصلهٔ ۱ تا ۲ هر دو جمله صفرند ⇐ خروجی لحظه‌ای $1 \to 0 \to 1$ (glitch). جملهٔ bc در این مدت ۱ است و glitch را حذف می‌کند.

✏️ مثال (شمارش)

$f = a'b + bc' + ac$.

- $a'b$ و ac در a متضادند ⇐ اجماع bc ؛ هیچ جمله‌ای آن را نمی‌پوشاند ⇐ مخاطره (گذر $111 \leftrightarrow 011$).
- bc' و ac در c متضادند ⇐ اجماع ab ؛ پوشیده نیست ⇐ مخاطره (گذر $111 \leftrightarrow 110$).
- $a'b$ و bc' متغیر متضادی ندارند. جمع: **۲ مخاطره**.

✍️ تمرین فصل ۱

اول خودت حل کن، بعد پاسخ‌نامه

۱. بازهٔ مکمل ۲ هشت بیتی؟

۲. دودویی 1011 در کد گری؟

۳. $f = \Sigma m(0, 2, 8, 10)$ (چهار متغیره) را ساده کن.

۴. $f = ab + a'c$ را بدون مخاطره بنویس.

🔑 پاسخ‌ها در پاسخ‌نامهٔ آخر فصل: **صفحهٔ ۱۳**

📝 آزمون فصل ۱

سؤال‌های واقعی کنکور ارشد کامپیوتر

۱۴ سؤال | ⏱️ زمان: ۳۵ دقیقه برای ۱۴ سؤال | 🔑 کلید و راه‌حل: **صفحهٔ ۱۳**

✔️ مثل جلسهٔ کنکور: زمان بگیر، روی هیچ سؤالی بیشتر از ۴ دقیقه نمان، و در مربع کنار سؤال‌های غلط یا حدسی علامت بزن تا در دور دوم فقط همان‌ها را حل کنی.

۱ ارشد ۱۴۰۲ · سؤال ۸۳ — غلط یا حدسی؟ ☐

۸۳- اگر یک کامپیوتر از نمایش اعداد مکمل 2 و ثبات‌های 12 بیتی استفاده کند، دامنه نمایش اعداد صحیح در آن کدام است؟

۱) از -2048 تا $+2047$

۲) از -2047 تا $+2047$

۳) از -4096 تا $+4095$

۴) از -4095 تا $+4095$

۲ ارشد ۱۳۹۹ · سؤال ۶۱ — غلط یا حدسی؟ ☐

۶۱- عدد ۱۰۱۱۰۰ را در نمایش Gray در نظر بگیرید. کدام گزینه نمایش باینری این عدد است؟

۱) ۱۱۱۰۱۱

۲) ۱۰۱۱۰۰

۳) ۱۱۰۱۱۰

۴) ۱۱۰۱۱۱

۳ ارشد ۱۴۰۴ · سؤال ۷۶ — غلط یا حدسی؟ ☐

۷۶- اگر فقط دروازه‌های NAND دو ورودی در دسترس داشته باشیم، برای پیاده‌سازی تابع $AB+CD+EF+GH$ چند دروازه نیاز است؟

۱) ۱۰

۲) ۹


۳) ۸

۴) ۷

۴ ارشد ۱۴۰۳ · سؤال ۷۹

غلط یا حدسی؟

۷۹- شکل زیر، مدار سطح گیت تابع f را نشان می‌دهد که بخشی از این تابع، با عنوان بلوک BB با جدول درستی مشخص شده است. تابع f، کدام مورد است؟



x_1	x_2	x_3	z
۰	۰	۰	۱
۰	۰	۱	۱
۰	۱	۰	۰
۰	۱	۱	۰
۱	۰	۰	۱
۱	۰	۱	۱
۱	۱	۰	۱
۱	۱	۱	۱

۱) $(a+c+d)(b+c+d)(a'+b'+c')$

۲) $(a'+c'+d')(b'+c'+d')(a+b+c)$

۳) $(c+d')(a+c')(b+c')(a'+b'+c)$

۴) $(c'+d)(a'+c)(b'+c)(a+b+c')$

۵ ارشد ۱۳۹۹ · سؤال ۶۷

غلط یا حدسی؟

۶۷- طبق قضیه DeMorgan مکمل تابع F کدام است؟

$$F(X,Y,Z)=X(YZ'+Y'Z)$$

۱) $F'(X,Y,Z)=X'-(Y'-Z)(Y+Z')$

۲) $F'(X,Y,Z)=X'(Y'+Z)(Y+Z')$

۳) $F'(X,Y,Z)=X'+(Y'Z+YZ')$

۴) $F'(X,Y,Z)=X'YZ'+X'Y'Z$

۶ ارشد ۱۴۰۴ · سؤال ۷۹

غلط یا حدسی؟

۷۹- کم‌ترین تعداد گیت AND که مخاطره پنهان در تابع زیر (که به‌صورت مجموع حاصل‌ضرب‌ها پیاده‌سازی می‌شود) را از بین می‌برد، چند عدد است؟

$$F(a,b,c,d,e)=bc'e'+a'cd'e+bcd'e+a'b'c'd+ab'de$$

۱) ۲


۲) ۱

۳) ۴

۴) ۳

۷ ارشد ۱۴۰۳ · سؤال ۷۶ غلط یا حدسی؟

۷۶- با درنظر گرفتن یک واحد تأخیر برای هر گیت در مدار زیر، ورودی به چه صورت تغییر کند تا در خروجی هازارد مشاهده شود؟ ترتیب ورودی را به‌صورت **WXY** درنظر بگیرید.



۱) ۱۰۰ → ۱۱۰
۲) ۱۰۱ → ۱۱۱
۳) ۱۱۰ → ۱۰۰
۴) ۱۱۱ → ۱۰۱

۸ ارشد ۱۴۰۲ · سؤال ۷۸ غلط یا حدسی؟

۷۸- عبارت ساده‌شدهٔ تابع زیر کدام است؟

$$F(A,B,C,D)=(A+B+\overline{C}+\overline{D})(\overline{A}+C+\overline{D})(\overline{A}+B+\overline{C}+\overline{D})(\overline{B}+C)(\overline{B}+\overline{C})(A+\overline{B})(\overline{B}+\overline{D})$$

۱) $\overline{B}(\overline{D}+\overline{A}\overline{C})$
۲) $\overline{A}\overline{B}+\overline{B}\overline{D}$
۳) $\overline{B}(\overline{A}+\overline{D})$
۴) $\overline{B}(\overline{C}+\overline{D})$

۹ ارشد ۱۴۰۱ · سؤال ۸۵ غلط یا حدسی؟

۸۵- کدام مورد، ساده شدهٔ تابع زیر است؟

$$F(a,b,c,d)=(a.b.(c+\overline{b.d})+\overline{a.b}).(\overline{c+d})$$

۱) $\overline{c}\,\overline{d}$
۲) cd
۳) $(\overline{a}+\overline{b})cd$
۴) $a\,b\,\overline{c}\,\overline{d}+\overline{a}\,\overline{b}\,\overline{c}\,\overline{d}$

۱۰ ارشد ۱۴۰۱ · سؤال ۸۷ غلط یا حدسی؟

۸۷- در پیاده‌سازی تابع $f(a,b,c,d)=\sum m(1,5,6,7,8,9,11)+d(10,12,14)$ با حداقل تعداد گیت، برای کدام تغییر ورودی پتانسیل بروز **Hazard** وجود دارد؟

۱) $abcd=0101 \leftrightarrow abcd=0001$
۲) $abcd=0111 \leftrightarrow abcd=0110$
۳) $abcd=1110 \leftrightarrow abcd=1010$
۴) $abcd=0001 \leftrightarrow abcd=1001$

۱۱ ارشد ۱۴۰۰ · سؤال ۸۲ — غلط یا حدسی؟

۸۲- تعداد Essential Prime Implicant (EPI) ها در تابع زیر برابر کدام گزینه است؟

$$f(a,b,c,d)=\sum m(0,1,4,5,10,15)+d(7,14)$$

۱) ۲
۲) ۳
۳) ۴
۴) ۵

۱۲ ارشد ۱۳۹۹ · سؤال ۶۲ — غلط یا حدسی؟

۶۲- فرض کنید تابع $f(a,b,c,d)=\sum m(0,1,4,7,11,15)+d(5)$ داده شده است. در این تابع، کدام گزینه Essential Prime Implicant ها را نشان می‌دهد؟

۱) $\bar{a}\bar{c}, acd$
۲) $\bar{a}\bar{c}, bcd, acd$
۳) $\bar{a}\bar{c}, \bar{a}\bar{b}d, bcd$
۴) $\bar{a}\bar{c}, \bar{a}\bar{b}d, bcd, acd$

۱۳ ارشد ۱۳۹۹ · سؤال ۶۶ — غلط یا حدسی؟

۶۶- کدام جمله در مورد ماهیت هازارد صحیح نیست؟

۱) رخداد هازارد در یک مدار با فیدبک آسنکرون ممکن است منطق مدار را تغییر دهد.
۲) رخداد هازارد ممکن است تابع منطقی مدار را تغییر ندهد اما باعث افزایش تأخیر در مدار می‌شود.
۳) در حالت کلی رخداد هازارد، صرف‌نظر از تأثیر منطقی آن مصرف انرژی مدار را افزایش می‌دهد.
۴) در یک مدار سنکرون با کلاک، در صورت تعیین صحیح پریود کلاک، رخداد هازارد منطق مدار را تغییر نمی‌دهد.

۱۴ ارشد ۱۳۹۸ · سؤال ۶۶ — غلط یا حدسی؟

۶۶- ساده‌ترین عبارت برای تابع زیر به شکل حاصل جمع حاصل ضرب‌ها (SOP)، چند جمله دارد؟

$$f(A,B,C,D,E)=\sum m(0,5,15,24,27,30,31)+d(8,11,13,16,21,29)$$

۱) ۳
۲) ۴
۳) ۵
۴) ۶

🗂️ کارت خلاصهٔ فصل ۱

برای مرور سریع، شب قبل از آزمون

- ✔ مکمل ۲: $-2^{n-1} \dots 2^{n-1}-1$. گری به دودویی: $b_i = b_{i-1} \oplus g_i$.
- ✔ مکمل عبارت: $+$ و $\cdot$ جابه‌جا و لیترال‌ها نقیض. NAND دوورودی برای Σ چهار جملهٔ دوتایی: ۹ گیت.
- ✔ EPI: مینترمی که فقط یک PI آن را می‌پوشاند.
- ✔ مخاطره: دو ۱ مجاور بدون جملهٔ مشترک ⇐ جملهٔ اجماع اضافه کن. با تأخیر واحد، کدام مسیر دیرتر روشن می‌شود؟ همگام: بی‌اثر روی منطق؛ ناهمگام: ممکن است اثر بگذارد.

پاسخ‌نامهٔ فصل ۱

تا تمرین‌ها و آزمون فصل را خودت حل نکرده‌ای، این صفحه‌ها را نخوان.

تمرین فصل ۱

برگشت ← صفحهٔ ۷

۱. -128 تا 127

۲. 1110

۳. $b'd'$ (چهار گوشهٔ جدول)

۴. $ab + a'c + bc$

آزمون فصل ۱ — کلید و راه‌حل

کلید رسمی سازمان سنجش

برگشت ← صفحهٔ ۸

سؤال ۱	سؤال ۲	سؤال ۳	سؤال ۴	سؤال ۵	سؤال ۶	سؤال ۷	سؤال ۸	سؤال ۹	سؤال ۱۰	سؤال ۱۱
۱	۴	۲	۱	۱	۱	۳	۱	۱	۴	۱

سؤال ۱۲	سؤال ۱۳	سؤال ۱۴
۱	۲	۲

۱ — گزینهٔ ۱

مکمل ۲ دوازده بیتی: -2048 تا $+2047$.

۲ — گزینهٔ ۴

گری 101100 به دودویی 110111 تبدیل می‌شود ($1\oplus1=0$، $1\oplus0=1$، $0\oplus1=1$، $1\oplus0=1$، $1\oplus0=1$).

۳ — گزینهٔ ۲ (۹)

$AB + CD$ با سه NAND ساخته می‌شود (دو NAND و NAND خروجی). $EF + GH$ هم سه NAND است. OR این دو: $\text{NAND}(X', Y')$ که دو NAND معکوس‌کننده و یک NAND نهایی می‌خواهد. جمع $3 + 3 + 3 = 9$.

۴ — گزینهٔ ۱

از جدول BB نتیجه می‌شود $Z = 0$ فقط وقتی $c = 0$ و $d = 1$، یعنی $Z' = c'd$. پس $f = (ab \oplus c) + c'd$. با مقایسهٔ جدول درستی (رایانه‌ای) فقط گزینهٔ ۱ برابر است.

۵ — گزینهٔ ۱

$F' = X' + (YZ' + Y'Z)' = X' + (Y' + Z)(Y + Z')$. (در دفترچه علامت $+$ به شکل $-$ چاپ شده.)

۶ **گزینهٔ ۱ (۲ گیت)**

فقط دو جفت جمله یک متغیر متضاد دارند و اجماعشان پوشیده نیست: $bc'e'$ و $a'b'c'd$ با اجماع $a'c'de'$ ، و $a'b'c'd$ و $ab'de$ با اجماع $b'c'de$.

۷ **گزینهٔ ۳**

$F = WX + WX' + Y$. با $W = 1$ و $Y = 0$ ، وقتی X از ۱ به ۰ می‌رود، جملهٔ WX بعد از ۱ تأخیر خاموش می‌شود ولی 'WX بعد از ۲ تأخیر (NOT و AND) روشن می‌شود. پس glitch داریم: $100 \to 110$.

۸ **گزینهٔ ۱**

$B'(D' + A'C')$ (با مقایسهٔ کامل جدول درستی تأیید شد).

۹ **گزینهٔ ۱**

$(c + d)' = c'd'$. با $c = d = 0$ عامل اول همیشه ۱ است، پس $F = c'd'$.

۱۰ **گزینهٔ ۴**

جواب کمینهٔ یکتا $ab' + a'bc + a'c'd$ است. مینترم‌های 0001 (پوشش با $a'c'd$) و 1001 (پوشش با ab') مجاورند ولی در یک جمله نیستند، پس مخاطره دارند.

۱۱ **گزینهٔ ۱ (دو EPI)**

EPI ها $a'c'$ و acd' هستند.

۱۲ **گزینهٔ ۱**

EPI ها $a'c'$ و acd هستند (مینترم ۰ را فقط $a'c'$ و مینترم ۱۱ را فقط acd می‌پوشاند).

۱۳ **گزینهٔ ۲**

مخاطره تأخیر را زیاد نمی‌کند. بقیهٔ گزاره‌ها درست‌اند.

۱۴ **گزینهٔ ۲ (۴ جمله)**

$BDE + CD'E + ABCD + C'D'E'$.

فصل ۲

۲ مدارهای ترکیبی (MUX، دیکدر، جمع‌کننده) و تأخیر گیت

۴ درس | ۱۲ سؤال کنکور در آزمون فصل

🎯 **سهم در کنکور** ۱۲ سؤال در ارشد ۱۳۹۸ تا ۱۴۰۴ (۹ مدار ترکیبی و ۳ تأخیر). تیپ‌ها: «این مدار چه تابعی است؟»، پیاده‌سازی با MUX، هزینهٔ گیت، و فرکانس.

⏱️ **زمان مطالعه** یک بلوک ۹۰ دقیقه‌ای.

نقشهٔ فصل: ۱ مالتی‌پلکسر | ۲ دیکدر و دی‌مالتی‌پلکسر | ۳ جمع‌کننده | ۴ تأخیر و زمان‌بندی | 📝 آزمون فصل

درس ۱ مالتی‌پلکسر

- MUX با 2^n ورودی و n خط انتخاب: $F = \Sigma$ (مینترم انتخاب‌ها) $\cdot I_k$.
- **پیاده‌سازی تابع n+۱ متغیره با 2^n MUX به ۱:** n متغیر را به انتخاب بده. برای هر ترکیب انتخاب، ستون متغیر باقی‌مانده را نگاه کن: ورودی آن خانه 0، 1، x یا x' می‌شود.
- **هزینهٔ MUX ۴ به ۱** (هزینه = تعداد ورودی گیت‌ها): ۲ معکوس‌کننده (۲) + ۴ AND سه‌ورودی (۱۲) + یک OR چهارورودی (۴) = **۱۸**.
- **MUX های زنجیره‌ای:** از اولی شروع کن و خروجی‌اش را به‌صورت عبارت به دومی بده.
- **بافر سه‌حالته:** وقتی فعال نیست، خروجی «قطع» است. دو بافر با فعال‌سازهای مکمل روی یک سیم، یک MUX ۲ به ۱ می‌سازند.
- **تابع اکثریت** $xy + xz + yz$ با MUX: انتخاب = z؛ ورودی ۰ = xy و ورودی ۱ = $x + y$.

✏️ **مثال برای هر مورد**

- **کار MUX:** در ۴ MUX به ۱ با انتخاب $s_1s_0 = 10$ خروجی I_2 است.
- **پیاده‌سازی با MUX:** $f(a,b,c) = \Sigma m(0, 1, 6)$ با انتخاب a و b:
  - $ab = 00$: مینترم‌های ۰ و ۱ هر دو در f اند ⇐ $I_0 = 1$.
  - $ab = 01$: ۲ و ۳ هیچ‌کدام ⇐ $I_1 = 0$.
  - $ab = 10$: ۴ و ۵ هیچ‌کدام ⇐ $I_2 = 0$.
  - $ab = 11$: فقط ۶ (یعنی $c = 0$) ⇐ $I_3 = c'$.
- **زنجیره:** MUX اول با انتخاب a ورودی‌های x و y را دارد ⇐ $a'x + ay$. این خروجی ورودی ۰ از MUX دوم (انتخاب b) است و ورودی ۱ آن z است ⇐ $F = b'(a'x + ay) + bz$.
- **سه‌حالته:** بافر اول با فعال‌ساز S' ورودی I_0 را می‌دهد و بافر دوم با S ورودی I_1 را. هر لحظه فقط یکی به سیم وصل است ⇐ $F = S'I_0 + SI_1$.
- **اکثریت:** با $z = 0$: $f = xy$ ✓. با $z = 1$: $f = xy + x + y = x + y$ ✓.

درس ۲ دیکدر و دی‌مالتی‌پلکسر

- دیکدر n به 2^n : هر خروجی یک مینترم است. دیکدر + OR یعنی هر تابع SOP.
- **دی‌مالتی‌پلکسر** با ورودی داده I: $D_k = I$ (مینترم k انتخاب‌ها) · . پس $D_0 + D_3$ با انتخاب A و B می‌شود $I\cdot(A'B' + AB) = I\cdot(A \odot B)$.

✏️ **مثال**

- **دیکدر ۲ به ۴** با ورودی‌های a و b: خروجی‌ها $a'b'$ ، $a'b$ ، ab' ، ab . پس $a \oplus b = D_1 + D_2$ (یک OR دوورودی).
- **دی‌مالتی‌پلکسر:** با $I = 1$ و $AB = 11$ فقط $D_3 = 1$ است؛ داده به خروجی ۳ هدایت شد.

درس ۳ جمع‌کننده

- **جمع‌کنندهٔ کامل:** $Sum = a \oplus b \oplus c$ و $Cout = ab + ac + bc$ (اکثریت).
- **با Cin = 1 :** $Sum = (a \oplus b)'$ و $Cout = a + b$.
- **جمع‌کننده با ورودی‌های جابه‌جا:** اگر بیت‌های یک عدد یک خانه بالاتر وصل شوند، یعنی ضرب در ۲. هر بیت ثابت در کم‌ارزش‌ترین خانه یا در Cin یک واحد اضافه می‌کند.

مثال برای هر مورد

- **کامل:** $a=1,b=1,c=0 \Leftarrow Sum=0$ و $Cout=1$ (یعنی $1+1=10_2$). با $c=1$: $Sum=1$ و $Cout=1$ ($3=11_2$).
- **Cin = 1:** $a=b=0 \Leftarrow Sum=(0)'=1$ و $Cout=0$ ($0+0+1=1$)؛ و $a=1,b=0 \Leftarrow Sum=0$ و $Cout=1$ ($2=10_2$).
- **جابه‌جا:** جمع‌کنندهٔ ۴ بیتی با ورودی اول A و ورودی دوم «A یک خانه بالاتر» (یعنی $2A$) و $Cin=1 \Leftarrow$ خروجی $A+2A+1=3A+1$.

درس ۴ تأخیر و زمان‌بندی

- **مسیر بحرانی:** طولانی‌ترین مسیر از ورودی یا خروجی فلیپ‌فلاپ تا ورودی فلیپ‌فلاپ.
- **حداقل دورهٔ کلاک:** $T \geq t(clk\to q)+t$(مسیر ترکیبی بیشینه)$+t(setup)$. فرکانس بیشینه $1/T$ است.
- **شرط hold:** $t(clk\to q)+t$(کمینهٔ مسیر)$\geq t(hold)$.
- **نوسانگر حلقه‌ای:** با n معکوس‌کننده (n فرد) هر کدام با تأخیر t، دوره $2nt$ است.
- **ردگیری زمانی:** برای هر گیت، زمان تغییر خروجی = زمان تغییر ورودی + تأخیر گیت. فلیپ‌فلاپ لبه‌حساس فقط روی **لبهٔ بالارونده** ورودی کلاکش عمل می‌کند.

مثال برای هر مورد

- **دوره:** $t(clk\to q)=1$، مسیر بحرانی از دو گیت $3+4=7$ و $setup=2$ (نانوثانیه) $\Leftarrow T=10\ ns$ و فرکانس $100\ MHz$.
- **hold:** با $t(clk\to q)=1$، کوتاه‌ترین مسیر ۱ و $hold=1.5$: $1+1=2\geq 1.5$ ✓.
- **حلقه:** ۵ معکوس‌کنندهٔ ۱ نانوثانیه‌ای $\Leftarrow$ دوره $2\times 5\times 1=10\ ns$. سیگنال یک بار دور حلقه برمی‌گردد و برعکس شده؛ دور دوم به حالت اول برمی‌گردد.
- **ردگیری:** ورودی در $t=0$ تغییر می‌کند؛ از NOT با تأخیر ۱ و بعد AND با تأخیر ۲ می‌گذرد $\Leftarrow$ خروجی AND در $t=3$ عوض می‌شود.

تمرین فصل ۲ — اول خودت حل کن، بعد پاسخ‌نامه

۱. $f(a,b,c)=\Sigma m(1,2,4,7)$ با MUX ۴ به ۱ (انتخاب a و b): ورودی‌ها؟

۲. نوسانگر حلقه‌ای با ۳ معکوس‌کنندهٔ ۲ نانوثانیه‌ای: فرکانس؟

۳. $t(clk\to q)=2$، مسیر ترکیبی ۱۰ و $setup=3$ نانوثانیه: فرکانس بیشینه؟

پاسخ‌ها در پاسخ‌نامهٔ آخر فصل: صفحهٔ ۲۳

📝 آزمون فصل ۲


سؤال‌های واقعی کنکور ارشد کامپیوتر

۱۲ سؤال | ⏱️ زمان: ۳۰ دقیقه برای ۱۲ سؤال | 🔑 کلید و راه‌حل: **صفحهٔ ۲۳**

✔️ مثل جلسهٔ کنکور: زمان بگیر، روی هیچ سؤالی بیشتر از ۴ دقیقه نمان، و در مربع کنار سؤال‌های غلط یا حدسی علامت بزن تا در دور دوم فقط همان‌ها را حل کنی.

۱ ارشد ۱۴۰۴ · سؤال ۸۰ — غلط یا حدسی؟


۸۰- مدار زیر، چه تابعی را پیاده‌سازی می‌کند؟



۱) XNOR
۲) XOR
۳) NAND
۴) NOR

۲ ارشد ۱۴۰۴ · سؤال ۸۲ — غلط یا حدسی؟


۸۲- کدام مورد، خروجی مدار زیر را به‌صورت حاصل‌ضرب ماکسترم‌ها به‌نحو درست نشان می‌دهد؟



۱) ۰,۲,۵,۶,۹,۱۰,۱۳,۱۵
۲) ۰,۲,۵,۶,۹,۱۱,۱۲,۱۵
۳) ۱,۳,۵,۷,۹,۱۰,۱۳,۱۵
۴) ۱,۳,۴,۷,۸,۱۱,۱۲,۱۴

۳ ارشد ۱۴۰۱ · سؤال ۸۳ — غلط یا حدسی؟

۸۳- تابع خروجی مدار زیر براساس جمع مینترم‌ها به چه صورت است؟



۱) $F(A, B, C, D) = \sum m(۲, ۳, ۵, ۷, ۱۰, ۱۱, ۱۲)$

۲) $F(A, B, C, D) = \sum m(۲, ۳, ۵, ۷, ۸, ۹, ۱۲)$

۳) $F(A, B, C, D) = \sum m(۲, ۳, ۴, ۶, ۸, ۹, ۱۵)$

۴) $F(A, B, C, D) = \sum m(۰, ۱, ۵, ۷, ۱۰, ۱۱, ۱۴, ۱۵)$

۴ ارشد ۱۴۰۰ · سؤال ۸۳ — غلط یا حدسی؟

۸۳- اگر هزینهٔ هر گیت را برابر تعداد ورودی‌های آن در نظر بگیریم، کمترین هزینهٔ لازم برای پیاده‌سازی یک مالتی‌پلکسر ۴ به ۱ کدام است؟

۱) ۷

۲) ۱۴

۳) ۱۸

۴) ۲۱

۵ ارشد ۱۴۰۰ · سؤال ۸۵ — غلط یا حدسی؟

۸۵- فرض کنید تابع $f(A,B,C,D) = \Sigma m(۲,۴,۶,۹,۱۰,۱۱,۱۵)$، با یک مالتی‌پلکسر ۸ به ۱، یک وارونگر و متغیر A به‌عنوان ورودی و B، C و D به‌ترتیب به‌عنوان انتخابگر S_0, S_1, S_2 پیاده‌سازی شده باشد. این ساختار به‌ترتیب از راست به چپ، چند ورودی ثابت صفر و چند ورودی ثابت ۱ دارد؟

۱) ۱ و ۲

۲) ۲ و ۲


۳) ۲ و ۱

۴) ۱ و ۳

۶ ارشد ۱۳۹۹ · سؤال ۶۳

غلط یا حدسی؟

۶۳- شکل زیر پیاده‌سازی کدام تابع را نشان می‌دهد؟



۱) $ab + ac$

۲) $ac + bc$


۳) $ab + ac + bc$

۴) $ac + a\bar{c} + b\bar{c}$

۷ ارشد ۱۳۹۹ · سؤال ۶۹

غلط یا حدسی؟

۶۹- تابع $F(A,B,C)$ در شکل زیر کدام است؟



۱) $\bar{A}.(B \odot C)$

۲) $A.(B \oplus C)$


۳) $C.(B \odot A)$


۴) $\bar{C}.(B \oplus A)$


۸ ارشد ۱۳۹۹ · سؤال ۷۲


غلط یا حدسی؟

۷۲- کدام مدار معادل با تابع $f(x,y,z) = xy + xz + yz$ است؟

۱)



۲)


۳)


۴)


۹ ارشد ۱۳۹۹ · سؤال ۷۳ — غلط یا حدسی؟

۷۳- اعداد ۳ بیتی دودویی محض بدون علامت $A = a_2a_1a_0$ ، $B = b_2b_1b_0$ و $D = d_2d_1d_0$ مفروضند. خروجی مدار زیر کدام است؟



۱) if $D<4$ then $S = A+B+1$ else $S = A+B$;


۲) if $D>3$ then $S = 2(A+B+1)$ else $S = A+B$;

۳) if $D>3$ then $S = 2A+2B+2$ else $S = 2A+2B$;

۴) if $D<4$ then $S = 2A+2B+1$ else $S = 2A+2B$;

۱۰ ارشد ۱۴۰۴ · سؤال ۷۷ — غلط یا حدسی؟

۷۷- در مدار زیر، ورودی A در لحظه صفر از مقدار یک به مقدار صفر تغییر می‌کند. تأخیر گیت‌ها درون آنها نوشته شده و فرض می‌کنیم فلیپ‌فلاپ که با لبه بالارونده پالس ساعت کار می‌کند، هیچ تأخیری ندارد. اگر خروجی Z در ابتدا صفر باشد، در چه زمانی یک می‌شود؟



۱) ۱۰


۲) ۱۵

۳) ۳۰

۴) ۳۵

۱۱ ارشد ۱۴۰۴ · سؤال ۸۱ — غلط یا حدسی؟

۸۱- فرکانس نوسان نوسانگر حلقه‌ای زیر، چند مگاهرتز است؟ (فرض کنید تأخیر هر معکوس‌کننده، ۵ نانوثانیه (۵ ns) است.)



۱) ۵

۲) ۱۰

۳) ۲۰

۴) ۴۰

۱۲ ارشد ۱۴۰۳ · سؤال ۸۱

غلط یا حدسی؟

۸۱- مدار ترتیبی زیر با ورودی‌های i_1 الی i_3 و خروجی z را درنظر بگیرید. فرض کنید که arrival time ورودی‌ها صفر است. با توجه به اطلاعات زمانی داده‌شده از فلیپ‌فلاپ‌ها و گیت‌ها، ماکزیمم فرکانس کاری مدار، تقریباً چند مگاهرتز است؟

$DFF_s: T_{setup} = ۴ns$, $T_{hold} = ۳ns$, $T_{clk-to-q} = ۴ns$


تأخیر گیت‌ها: $T_{NAND} = T_{NOR} = ۵ns$, $T_{AND} = ۷ns$

۱) ۵۰

۲) ۵۵/۵۶

۳) ۶۲/۵

۴) ۷۱/۴۲۹



کارت خلاصهٔ فصل ۲

برای مرور سریع، شب قبل از آزمون

- ✔ MUX: n متغیر به انتخاب، و ورودی‌ها از $\{0, 1, x, x'\}$. هزینهٔ MUX ۴ به ۱: ۱۸. اکثریت: z انتخاب، xy و $x+y$.
- ✔ دی‌مالتی‌پلکسر: $D_k = I \cdot m_k$. جمع‌کنندهٔ کامل با $Cin = 1$: $Sum = (a \oplus b)'$ و $Cout = a + b$.
- ✔ دورهٔ کلاک: $clk \to q$ + بیشینهٔ ترکیبی + $setup$. نوسانگر حلقه‌ای: $2nt$.

پاسخ‌نامهٔ فصل ۲

تا تمرین‌ها و آزمون فصل را خودت حل نکرده‌ای، این صفحه‌ها را نخوان.

تمرین فصل ۲

برگشت ← صفحهٔ ۱۷

۱. $I_0 = c$ ، $I_1 = c'$ ، $I_2 = c'$ ، $I_3 = c$ (همان XOR سه‌تایی).

۲. $2 \cdot 3 \cdot 2 = 12$ ns ، یعنی حدود 83.3 MHz .

۳. 15 ns ، یعنی حدود 66.7 MHz .

آزمون فصل ۲ – کلید و راه‌حل

کلید رسمی سازمان سنجش

برگشت ← صفحهٔ ۱۸

سؤال ۱	سؤال ۲	سؤال ۳	سؤال ۴	سؤال ۵	سؤال ۶	سؤال ۷	سؤال ۸	سؤال ۹	سؤال ۱۰	سؤال ۱۱	سؤال ۱۲
۴	۴	۲	۳	۳	۳	۳	۱	۳	۳	۳	۱

۱ — **گزینهٔ ۴**

MUX اول b' می‌دهد. MUX دوم با انتخاب a: اگر $a = 0$ خروجی b' ، وگرنه ۰. پس $a'b'$ که همان NOR است.

۲ — **گزینهٔ ۴**

با $Cin = 1$: $Sum = (a \oplus b)'$ و $Cout = a + b$. ورودی‌های MUX (انتخاب c و d) را برای ۱۶ حالت حساب کن.

صفرها (ماکسترم‌ها) $1, 3, 4, 7, 8, 11, 12, 14$ هستند (شبیه‌سازی رایانه‌ای).

۳ — **گزینهٔ ۲**

$F = A'B'C + A'BD + AB'C' + ABC'D'$. مینترم‌ها: $2, 3, 5, 7, 8, 9, 12$.

۴ — **گزینهٔ ۳ (۱۸)**

۲ معکوس‌کننده + ۴ AND سه‌ورودی + یک OR چهارورودی.

۵ — **گزینهٔ ۳**

با انتخاب‌های B، C و D، ورودی‌ها به‌ترتیب $0, A, 1, A, A', 0, A', A$ می‌شوند. پس **دو** ورودی ثابت ۰ و **یک** ورودی ثابت ۱ داریم.

۶ **گزینهٔ ۳**

بالا: $a + b$ وقتی $c = 1$ فعال است. پایین: ab وقتی $c = 0$ فعال است. پس $f = c(a+b) + c'ab = ab + ac + bc$.

۷ **گزینهٔ ۳**

$D_0 + D_3 = C{\cdot}A'B' + C{\cdot}AB = C{\cdot}(A \odot B)$.

۸ **گزینهٔ ۱**

انتخاب z: $z = 0 \Rightarrow xy$ و $z = 1 \Rightarrow x + y$. این همان اکثریت است.

۹ **گزینهٔ ۳**

هر دو عدد یک بیت به چپ رفته‌اند (×۲). d_2 (یعنی $D > 3$) در خروجی دو واحد اضافه می‌کند. پس $S = 2A + 2B + 2$ یا $2A + 2B$.

۱۰ **گزینهٔ ۳ (۳۰)**

A در زمان ۰ از ۱ به ۰ می‌رود.

- Y در ۵ صفر می‌شود و W در ۱۰ صفر می‌شود.
- A' در ۲۰ یک می‌شود، X در ۲۵ یک می‌شود، و W در ۳۰ یک می‌شود.
- این لبهٔ بالارونده است، پس Z در ۳۰ برابر ۱ می‌شود ($D = Z' = 1$).

۱۱ **گزینهٔ ۳**

$2 \times 5 \times 5 = 50$ ns ، یعنی ۲۰ مگاهرتز.

۱۲ **گزینهٔ ۱ (۵۰)**

طولانی‌ترین مسیر از r_2 یا r_1 به r_3 است: $\text{clk}\to\text{q}\ (4) + \text{AND}\ (7) + \text{NOR}\ (5) + \text{setup}\ (4) = 20$ ns. پس ۵۰ مگاهرتز. مسیرهای دیگر ۱۸ نانوثانیه‌اند.

فصل ۳

مدار ترتیبی، فلیپ‌فلاپ و شمارنده

۳

★ پرتکرار در کنکور | ۳ درس | ۱۴ سؤال کنکور در آزمون فصل

🎯 **سهم در کنکور** **۱۴ سؤال** در ارشد ۱۳۹۸ تا ۱۴۰۴، پرتکرارترین مبحث این درس. تقریباً همه با **جدول حالت دستی** حل می‌شوند: حالت فعلی، ورودی فلیپ‌فلاپ‌ها، حالت بعدی.

⏱️ **زمان مطالعه** دو بلوک ۹۰ دقیقه‌ای.

نقشهٔ فصل: ۱ فلیپ‌فلاپ‌ها | ۲ تحلیل مدار ترتیبی (روش ثابت) | ۳ شمارنده‌ها و تقسیم فرکانس | 📝 آزمون فصل

درس ۱ فلیپ‌فلاپ‌ها

نوع	معادلهٔ مشخصه	نکته
D	$Q^+ = D$	
T	$Q^+ = T \oplus Q$	$T = 1$ یعنی تغییر وضعیت
JK	$Q^+ = JQ' + K'Q$	$J = K = 1$ یعنی تغییر وضعیت
SR	$Q^+ = S + R'Q$	$S = R = 1$ ممنوع است

✏️ **مثال برای هر سطر جدول**

- **D:** با $D = 1$، بعد از لبه $Q = 1$، هر چه قبلاً بود.
- **T:** با $Q = 1$ و $T = 1$ ⇐ $Q^+ = 1 \oplus 1 = 0$ (تغییر وضعیت)؛ با $T = 0$، Q می‌ماند.
- **JK:** با $Q = 0$، $J = 1$، $K = 0$ ⇐ $Q^+ = 1 \cdot 1 + 1 \cdot 0 = 1$ (set). با $J = K = 1$ و $Q = 1$ ⇐ $Q^+ = 0$.
- **SR:** با $Q = 1$، $S = 0$، $R = 1$ ⇐ $Q^+ = 0 + 0 \cdot 1 = 0$ (reset).

جدول تحریک JK:

$Q \to Q^+$	J	K
۰ → ۰	۰	X
۰ → ۱	۱	X
۱ → ۰	X	۱
۱ → ۱	X	۰

✏️ مثال (یک سطر تحریک)

برای $0 \to 1$: باید $J = 1$ باشد. K فرقی نمی‌کند: با $K = 0$ عمل set است و با $K = 1$ عمل toggle، و هر دو از ۰ به ۱ می‌برند ⇐ $K = X$.

- **SR به T:** $S = T \cdot Q'$ و $R = T \cdot Q$. با NOR های ورودی‌معکوس: $NOR(T', Q') = TQ$.
- **لچ** حساس به سطح است و **فلیپ‌فلاپ** حساس به لبه.

✏️ مثال

فرض کن D در یک دورهٔ کلاک از ۰ به ۱ و دوباره به ۰ برود، در حالی که کلاک بالاست. لچ D همهٔ این تغییرها را دنبال می‌کند و Q هم ۱ می‌شود و هم دوباره ۰. فلیپ‌فلاپ D فقط مقدار D را در لحظهٔ لبهٔ بالارونده برمی‌دارد.

درس ۲ تحلیل مدار ترتیبی (روش ثابت)

۱. معادلهٔ ورودی هر فلیپ‌فلاپ را بنویس (مثلاً $D_A = C'$ یا $T_0 = Q_1'$).

۲. از حالت اولیه شروع کن. برای هر قدم **همهٔ ورودی‌ها را با حالت فعلی** حساب کن و **بعد** همه را با هم به‌روز کن.

۳. دنباله را تا تکرار حالت ادامه بده.

✏️ مثال

دو فلیپ‌فلاپ D با $D_A = B$ و $D_B = A'$ ، شروع از $AB = 00$.

حالت AB	$D_A = B$	$D_B = A'$	حالت بعدی
00	۰	۱	01
01	۱	۱	11
11	۱	۰	10
10	۰	۰	00

- چرخهٔ ۴ حالتی است (شمارندهٔ جانسون ۲ بیتی).
- ⚠️ اشتباه رایج: در سطر اول A را ۰ کنی و بعد برای D_B از A **جدید** استفاده کنی. هر دو ورودی با حالت **فعلی** حساب می‌شوند.

💡 نکته‌ها

- **حالت‌های غیرقابل دسترس** = همهٔ حالت‌ها منهای حالت‌های دنبالهٔ شروع از ریست.
- در **ثبات انتقال** با D، هر کلاک داده یک خانه جلو می‌رود.
- **LFSR** n بیتی (بیشینه) چرخه‌ای به طول $2^n - 1$ دارد (حالت صفر جداست).

✏️ مثال برای هر نکته

- **غیرقابل دسترس:** شمارندهٔ ۳ بیتی که از ریست $0, 1, \ldots, 5$ می‌شمارد و دوباره ۰ می‌شود ⇐ حالت‌های ۶ و ۷ غیرقابل دسترس‌اند.
- **ثبات انتقال:** ۴ بیتی با ورودی ۱ و بعد ۰ ها: $0001 \to 0010 \to 0100 \to 1000 \to 0000$.
- **LFSR ۳ بیتی** $Q_1Q_2Q_3$ که هر کلاک به راست شیفت می‌خورد و بیت ورودی $Q_2 \oplus Q_3$ است: $001 \to 100 \to 110 \to 111 \to 011 \to 001$. هفت حالت، یعنی $2^3 - 1$ ؛ حالت 000 روی خودش می‌ماند.

درس ۳ شمارنده‌ها و تقسیم فرکانس

- **شمارندهٔ دودویی با T:** $T_0 = 1$ ، $T_1 = Q_0$ ، $T_2 = Q_1Q_0$. یعنی $A + 1$.
- **تقسیم فرکانس:** هر طبقهٔ تغییر وضعیت فرکانس را نصف می‌کند. بیت kام شمارنده فرکانس $f/2^{k+1}$ دارد.
- **شمارندهٔ پیمانه‌ای با Load یا Clear همگام:** در حالت آخر، شرط Load فعال می‌شود و در **لبهٔ بعدی** مقدار اولیه بارگذاری می‌شود. پس حالت آخر هم دیده می‌شود.
- **شمارنده‌های پشت‌سرهم:** اولی پیمانهٔ ۱۰ (پاک شدن در ۹ و فعال کردن دومی) و دومی پیمانهٔ ۱۶ یعنی پیمانهٔ 160 .
- **ثبات حلقه‌ای** n بیتی: n حالت. **جانسون** n بیتی: $2n$ حالت.
- **همگام در برابر ناهمگام:** Clear همگام فقط روی لبهٔ کلاک اثر دارد. ناهمگام بلافاصله اثر دارد.

✏️ مثال برای هر مورد

- **شمارندهٔ T:** از 011 : $T_0 = 1$ ، $T_1 = Q_0 = 1$ ، $T_2 = Q_1Q_0 = 1$ ⇐ هر سه بیت عوض می‌شوند ⇐ 100 (یعنی $3 + 1 = 4$).
- **تقسیم فرکانس:** با کلاک $16\ MHz$: Q_0 با $8\ MHz$ ، Q_1 با $4\ MHz$ و Q_2 با $2\ MHz$.
- **Load همگام:** شمارنده با «بارگذاری ۰ وقتی حالت ۹ است»: $0, 1, \ldots, 9, 0, \ldots$ ⇐ پیمانهٔ ۱۰ (حالت ۹ یک کلاک کامل دیده می‌شود).
- **Clear ناهمگام در ۱۰:** همان $0, \ldots, 9$ ، ولی حالت ۱۰ یک لحظهٔ کوتاه ظاهر می‌شود و فوراً به ۰ می‌پرد.
- **پشت‌سرهم:** پیمانهٔ ۱۰ و پیمانهٔ ۱۶ ⇐ $10 \times 16 = 160$ حالت.
- **حلقه‌ای ۴ بیتی:** $0001 \to 0010 \to 0100 \to 1000$ (۴ حالت).
- **جانسون ۴ بیتی:** $0001 \to 0011 \to 0111 \to 1111 \to 1110 \to 1100 \to 1000 \to 0000$ (۸ حالت).

✍️ تمرین فصل ۳

اول خودت حل کن، بعد پاسخ‌نامه

۱. JK با $J = K = 1$ چه می‌کند؟

۲. شمارندهٔ جانسون ۴ بیتی چند حالت دارد؟

۳. برای JK از ۱ به ۱، J و K چه باشند؟

🔑 پاسخ‌ها در پاسخ‌نامهٔ آخر فصل: **صفحهٔ ۳۵**

📝 آزمون فصل ۳


سؤال‌های واقعی کنکور ارشد کامپیوتر

۱۴ سؤال | ⏱️ زمان: ۴۰ دقیقه برای ۱۴ سؤال | 🔑 کلید و راه‌حل: **صفحهٔ ۳۵**

✔️ مثل جلسهٔ کنکور: زمان بگیر، روی هیچ سؤالی بیشتر از ۴ دقیقه نمان، و در مربع کنار سؤال‌های غلط یا حدسی علامت بزن تا در دور دوم فقط همان‌ها را حل کنی.

۱ ارشد ۱۴۰۳ · سؤال ۸۲ — غلط یا حدسی؟ ☐


۸۲- اگر رشته "110101" (از چپ به راست) به ورودی W اعمال شود، خروجی این مدار، کدام رشته خواهد بود؟ خروجی اولیه فلیپ‌فلاپ‌ها را صفر درنظر بگیرید. Majority: مداری است که اگر حداقل دو ورودی از سه ورودی یک باشند، خروجی یک می‌شود.



۱) 011010
۲) 011001
۳) 010101
۴) 011101

۲ ارشد ۱۴۰۲ · سؤال ۷۷ — غلط یا حدسی؟ ☐

۷۷- شمارنده زیر چه ترتیبی را می‌شمارد؟




۱) از صفر تا دوازده
۲) از چهار تا دوازده
۳) از صفر تا پانزده
۴) از چهار تا پانزده

۳ ارشد ۱۴۰۲ · سؤال ۸۰ — غلط یا حدسی؟

۸۰- با این فرض که سیگنال CLK فرکانس ۱۶۰ MHz داشته باشد، فرکانس سیگنال Z_3 چند مگاهرتز است؟


۱) ۱۰
۲) ۸۰
۳) ۴۰
۴) ۲۰



۴ ارشد ۱۴۰۱ · سؤال ۸۱ — غلط یا حدسی؟


۸۱- با فرض $A = A_2A_1A_0$ مدار زیر بعد از لبهٔ فعال کلاک چه عملی را انجام می‌دهد؟


۱) $A-3$
۲) $A+3$
۳) $A-1$
۴) $A+1$





۵ ارشد ۱۴۰۱ · سؤال ۸۴ — غلط یا حدسی؟

۸۴- کدام‌یک از مدارهای زیر یک SR-Latch را به T-Latch تبدیل می‌کند؟

۱)



۲)


۳)


۴)


۶ ارشد ۱۴۰۱ · سؤال ۸۶ — غلط یا حدسی؟


۸۶- اگر مقدار اولیهٔ $Q_1\,Q_2$ در مدار زیر "00" باشد، با اعمال ورودی $x = "1110"$ (از چپ)، $Q_1\,Q_2$ چه مقادیری خواهد داشت؟



۱) $00 \to 11 \to 10 \to 00 \to 11$
۲) $00 \to 11 \to 00 \to 11 \to 10$
۳) $00 \to 11 \to 10 \to 10 \to 00$
۴) $00 \to 00 \to 11 \to 10 \to 00$

۷ ارشد ۱۴۰۰ · سؤال ۸۱ — غلط یا حدسی؟

۸۱- مدار زیر را در نظر بگیرید که از سه فلیپ فلاپ T تشکیل شده است و دارای خروجی با ترتیب $(Q_2\,Q_1\,Q_0)$ است. توالی تولید شده توسط این مدار در حالتی‌که شروع مدار از "۱۱۱" باشد، برابر کدام گزینه است؟



۱) ۱۱۱ → ۱۱۰ → ۰۱۰
۲) ۱۱۱ → ۰۰۱ → ۰۱۱ → ۱۰۱
۳) ۱۱۱ → ۰۰۱ → ۱۱۰ → ۱۰۰
۴) ۱۱۱ → ۰۰۰ → ۰۱۱ → ۱۰۱ → ۰۱۰

۸ ارشد ۱۴۰۰ · سؤال ۸۶ — غلط یا حدسی؟

۸۶- مدار ترتیبی با معادلات حالت زیر را در نظر بگیرید. چند حالت در این مدار قابل دسترس نیستند؟ (به عبارتی نمی‌توان با بازنشانی (Reset)کردن فلیپ‌فلاپ‌ها به حالت ۰۰۰ و چندین گذار به آن‌ها رسید.)
(لازم به ذکر است حالت مدار با ABC مشخص می‌شود.)

$\text{next } A = A.\bar{B} + \bar{A}.B.C$
$\text{next } B = \bar{C}A + \bar{A}C$
$\text{next } C = \bar{A}\bar{B} + A.B.C$

۱) ۱
۲) ۲
۳) ۳
۴) ۴

۹ ارشد ۱۳۹۹ · سؤال ۶۴ — غلط یا حدسی؟

۶۴- در یک مدار ترتیبی با سه فلیپ‌فلاپ از نوع D ، معادلات ورودی فلیپ‌فلاپ‌ها به صورت زیر است:

$$D_A = \bar{C},\quad D_B = A \oplus C,\quad D_C = B$$

اگر در شروع کار همه فلیپ فلاپ ها Clear شوند و خروجی مدار ABC باشد، این مدار چه سیکلی را می‌شمارد؟

۱) ۰,۴,۶,۷,۱

۲) ۰,۴,۶,۷,۱,۲

۳) ۰,۴,۶,۱,۷,۲

۴) ۰,۴,۶,۷,۱,۲,۵

۱۰ ارشد ۱۳۹۹ · سؤال ۶۸ — غلط یا حدسی؟

۶۸- خروجی کنونی (در لحظه t) یک فلیپ‌فلاپ JK برابر $Q = 0$ است. کدام ورودی‌ها منجر به حالت $Q(t+1)=1$ می‌شود؟ (بهترین و کامل‌ترین جواب را انتخاب کنید.)

۱) $K = 0 , J = 1$


۲) $K = 1 , J = 0$

۳) $K = 1 , J = X$

۴) $K = X , J = 1$

۱۱ ارشد ۱۳۹۹ · سؤال ۷۰ — غلط یا حدسی؟

۷۰- مدار زیر با فرض صفر بودن خروجی همه فلیپ فلاپ‌ها در زمان صفر، پس از زدن چهار پالس ساعت، چه رشته بیتی را در خروجی abc خود (از چپ به راست) نشان می‌دهد؟



۱) ۰۰۰


۲) ۰۰۱

۳) ۱۰۰

۴) ۱۱۱

۱۲ ارشد ۱۳۹۹ · سؤال ۷۱ — غلط یا حدسی؟

۷۱- مدار ترتیبی زیر را در نظر بگیرید. با فرض اینکه فلیپ‌فلاپ A در ابتدا به کمک ورودی آسنکرون CLR مقدار صفر بگیرد، در صورت ورود دنبالهٔ $x = 1011001101$ (از سمت راست)، خروجی y کدام است؟



۱) ۰۱۰۰۱۱۰۱۰


۲) ۰۱۰۰۱۱۰۰۱

۳) ۱۰۱۱۰۰۱۱۱

۴) ۱۱۱۰۰۰۱۰۱

۱۳ ارشد ۱۳۹۸ · سؤال ۶۵ غلط یا حدسی؟


۶۵- در مدار زیر ورودی‌های CLR و EN همگام با کلاک هستند. اگر EN = ۱ باشد با هر کلاک یک شمارش انجام می‌شود. Q_A خروجی با بیشترین ارزش (MSB) است. مدار زیر چه عملی را انجام می‌دهد؟



۱) شمارش مبنای ۱۰۰
۲) شمارش مبنای ۱۲۰
۳) شمارش مبنای ۱۴۰
۴) شمارش مبنای ۱۶۰

۱۴ ارشد ۱۳۹۸ · سؤال ۶۸ غلط یا حدسی؟

۶۸- مدار زیر را در نظر بگیرید که از سه فلیپ فلاپ T تشکیل شده و دارای خروجی با ترتیب $(Q_2Q_1Q_0)$ است. توالی تولید شده توسط این مدار بعد از ریست (۰۰۰)، کدام است؟



۱) ۰۰۰ → ۰۱۱ → ۱۱۰ → ۰۱۰
۲) ۰۰۰ → ۰۱۱ → ۱۱۰ → ۰۱۰
۳) ۰۰۰ → ۰۱۱ → ۱۰۱ → ۰۱۰
۴) ۰۰۰ → ۰۱۱ → ۱۰۱ → ۱۱۰ → ۱۰۰

کارت خلاصهٔ فصل ۳

برای مرور سریع، شب قبل از آزمون

- D: $Q^+ = D$ ؛ T: $Q^+ = T \oplus Q$ ؛ JK: $JQ' + K'Q$. تحریک JK برای ۰→۱: 1X و برای ۱→۰: X1 . SR به T: $S = R = TQ$ و TQ' .
- تحلیل: همهٔ ورودی‌ها را با حالت فعلی حساب کن و بعد همه را با هم به‌روز کن. غیرقابل دسترس = همه منهای دنبالهٔ ریست.
- شمارنده: هر طبقه فرکانس را نصف می‌کند. Load همگام در لبهٔ **بعد** اثر می‌کند. پشت‌سرهم ۱۰ × ۱۶ = ۱۶۰. جانسون $2n$.

پاسخ‌نامهٔ فصل ۳

تا تمرین‌ها و آزمون فصل را خودت حل نکرده‌ای، این صفحه‌ها را نخوان.

تمرین فصل ۳

برگشت ← صفحهٔ ۲۸

۱. تغییر وضعیت (toggle).

۲. ۸

۳. $J = X$ و $K = 0$.

آزمون فصل ۳ – کلید و راه‌حل

کلید رسمی سازمان سنجش

برگشت ← صفحهٔ ۲۹

سؤال ۱	سؤال ۲	سؤال ۳	سؤال ۴	سؤال ۵	سؤال ۶	سؤال ۷	سؤال ۸	سؤال ۹	سؤال ۱۰	سؤال ۱۱
۴	۲	۴	۴	۲	۳	۳	۳	۴	۴	۴

سؤال ۱۲	سؤال ۱۳	سؤال ۱۴
۱	۴	۳

۱ گزینهٔ ۴

حالت‌های ثبات بعد از هر کلاک: 100، 110، 011، 101، 010، 101 . اکثریت هر کدام: 0، 1، 1، 1، 0، 1 .

۲ گزینهٔ ۲

با $Reset = 0$ ، $Load = Q_3Q_2$ است. وقتی شمارنده به ۱۲ (1100) می‌رسد، در لبهٔ بعد ۴ (0100) بارگذاری می‌شود. پس شمارش از ۴ تا ۱۲.

۳ گزینهٔ ۴

Z_1 بر ۲ تقسیم می‌کند (۸۰)، Z_2 بر ۴ (۴۰)، و Z_3 بیت سوم شمارنده است، یعنی تقسیم بر ۸: **۲۰ مگاهرتز**.

۴ گزینهٔ ۴

$D_0 = A_0'$ ، $D_1 = A_1 \oplus A_0$ ، $D_2 = A_2 \oplus A_1A_0$. این یعنی $A + 1$.

۵ گزینهٔ ۲

NOR با ورودی‌های معکوس‌شده: $R = \text{NOR}(T', Q') = TQ$ و $S = \text{NOR}(T', \bar{Q}') = TQ'$. این دقیقاً تبدیل SR به T است.

۶ گزینهٔ ۳

$D_1 = x(Q_1 + Q_2')$ و $D_2 = x \cdot Q_1' \cdot Q_2'$. با ورودی‌های $1, 1, 1, 0$: $00 \to 11 \to 10 \to 10 \to 00$.

۷ **گزینهٔ ۳**

$T_2 = Q_0$ ، $T_1 = 1$ ، $T_0 = Q_1'$. از ۱۱۱: $111 \to 001 \to 110 \to 100 \to 111$.

۸ **گزینهٔ ۳**

از ۰۰۰: $000 \to 010 \to 110 \to 011 \to 001 \to 000$. پنج حالت قابل دسترس‌اند، پس **۳** حالت غیرقابل دسترس.

۹ **گزینهٔ ۴**

از ۰۰۰ (به‌ترتیب ABC): $0 \to 5 \to 2 \to 1 \to 7 \to 6 \to 4 \to 0$.

۱۰ **گزینهٔ ۴**

از ۰ به ۱: $J = 1$ و $K = X$.

۱۱ **گزینهٔ ۴**

a یک T با $T = c$ ، b یک D با $D = a$ ، و c یک T با $T = a \odot b$ است. $000 \to 001 \to 100 \to 110 \to 111$.

۱۲ **گزینهٔ ۱**

$D = X + A$ (بعد از اولین ۱، A برای همیشه ۱ می‌ماند) و $Y = X \oplus A$. ورودی از راست خوانده می‌شود:

$0,1,1,0,0,1,1,0,1$. خروجی‌ها $0,1,0,1,1,0,0,1,0$ هستند که از راست نوشته می‌شوند: 010011010 .

۱۳ **گزینهٔ ۴ (با تأثیر مثبت)**

شمارندهٔ پایین (همیشه فعال) در ۹ ($QA \cdot QD$) پاک می‌شود و هم‌زمان شمارندهٔ بالا را یکی جلو می‌برد. پس شمارش مبنای $10 \times 16 = 160$.

۱۴ **گزینهٔ ۳**

همان مدار سؤال ۷ است. از ۰۰۰: $000 \to 010 \to 101 \to 011 \to 000$.

فصل ۴

۴ ماشین حالت، حافظه و PLD، و توصیف سخت‌افزار (Verilog/VHDL)

۴ درس | ۱۱ سؤال کنکور در آزمون فصل

🎯 **سهم در کنکور** ۱۱ سؤال در ارشد ۱۳۹۸ تا ۱۴۰۴ (۶ ماشین حالت، ۱ حافظه و ۴ PLD، توصیف سخت‌افزار) + ۱ سؤال حذف‌شده.

⏱️ **زمان مطالعه** یک بلوک ۹۰ دقیقه‌ای.

نقشهٔ فصل: ۱ ماشین میلی و مور | ۲ کمینه‌سازی حالت | ۳ حافظه و مدارهای برنامه‌پذیر | ۴ Verilog و VHDL (در حد خواندن کد) | 📝 آزمون فصل

درس ۱ ماشین میلی و مور

	مور	میلی
خروجی وابسته به	فقط حالت	حالت **و** ورودی
در نمودار	داخل حالت (a, 0)	روی یال (x/z)
تعداد حالت برای یک تشخیص‌دهنده	معمولاً یکی بیشتر	کمتر

✏️ **مثال (تشخیص ۱۱ با هم‌پوشانی، ورودی ۰۱۱۱)**

- **مور:** حالت‌های S_0 (خروجی ۰)، S_1 («۱ دیده شد»، خروجی ۰) و S_2 («۱۱»، خروجی ۱). مسیر $S_0 \to S_0 \to S_1 \to S_2 \to S_2$ و خروجی‌ها (با حالت شروع) 0, 0, 0, 1, 1 .
- **میلی:** دو حالت کافی است: A («آخری ۱ نبود») و B («آخری ۱ بود»). روی یال B --1/1--> B خروجی ۱ است. خروجی‌ها برای 0111 : 0, 0, 1, 1 .

طراحی تشخیص‌دهندهٔ دنباله (مثلاً 1001 با هم‌پوشانی)

۱. حالت‌ها بر اساس «بلندترین پیشوندی که تا الان دیده شده» تعریف می‌شوند: S_0: –، S_1: 1، S_2: 10، S_3: 100 .

۲. انتقال‌ها: در هر حالت برای ورودی ۰ و ۱، بلندترین پسوند رشتهٔ جدید که پیشوند الگو است را پیدا کن.

۳. با کدگذاری دودویی ($S_0 = 00$ ، ...)، برای هر بیت حالت بعدی یک تابع بنویس و ساده کن.

مثال (جدول انتقال ۱۰۰۱، میلی)

حالت	ورودی ۰	ورودی ۱
S_0 (-)	$S_0 / 0$	$S_1 / 0$
S_1 (۱)	$S_2 / 0$	$S_1 / 0$ (رشتهٔ ۱۱ ⇐ پسوند ۱)
S_2 (۱۰)	$S_3 / 0$	$S_1 / 0$ (رشتهٔ ۱۰۱ ⇐ پسوند ۱)
S_3 (۱۰۰)	$S_0 / 0$ (رشتهٔ ۱۰۰۰ ⇐ هیچ)	$S_1 / 1$ (۱۰۰۱ پیدا شد؛ پسوند ۱ برای هم‌پوشانی)

خواندن نمودار: ورودی‌ها را قدم‌به‌قدم روی نمودار اجرا کن. در مور، خروجی حالت **شروع** هم معمولاً جزو دنباله است.

درس ۲ کمینه‌سازی حالت

- دو حالت **هم‌ارزند** اگر برای هر ورودی خروجی یکسان داشته باشند **و** حالت‌های بعدی‌شان هم‌ارز باشند.
- **روش افراز:**
  ۱. گروه‌بندی اول بر اساس سطر خروجی.
  ۲. هر گروه را بر اساس «گروه حالت بعدی» برای هر ورودی ریزتر کن.
  ۳. تا ثابت شدن تکرار کن.
- **میان‌بُر:** دو سطر **کاملاً یکسان** (حالت بعدی و خروجی) را فوراً یکی کن و همه‌جا جایگزین کن. بعد دوباره نگاه کن.

مثال

حالت	$x = 0$	$x = 1$	خروجی
A	B	C	۰
B	A	D	۰
C	A	D	۰
D	D	A	۱

- سطرهای B و C کاملاً یکسان‌اند ⇐ C را حذف کن و همه‌جا B بگذار. حالا A می‌شود $B, B / 0$.
- افراز بر اساس خروجی: $\{A, B\}$ و $\{D\}$. با $x = 1$ ، A به B (گروه اول) می‌رود و B به D (گروه دوم) ⇐ A و B جدا می‌شوند.
- جواب: ۳ حالت (A، B، D).

درس ۳ حافظه و مدارهای برنامه‌پذیر

- **ROM** با $2^n \times m$ خانه، هر m تابع از n متغیر را پیاده می‌کند. PLA: AND و OR هر دو برنامه‌پذیر. PAL: فقط AND برنامه‌پذیر و OR ثابت.
- **بلوک FPGA (جدول جست‌وجوی ۱×۱۶ + فلیپ‌فلاپ + MUX):** هر بلوک یک تابع **حداکثر ۴ ورودی** و یک فلیپ‌فلاپ اختیاری دارد. برای شمردن تعداد بلوک:

۱. مدار را به «مخروط‌های» حداکثر ۴ ورودی تقسیم کن.

۲. هر فلیپ‌فلاپ یک بلوک می‌خواهد (اگر با منطق قبلش هم‌بلوک نشود).

✏️ **مثال برای هر مورد**

- **ROM:** نیم‌جمع‌کننده (Sum و Carry از a و b) با ROM 4×2 : آدرس $00 \to 00$ ، $01 \to 10$ ، $10 \to 10$ ، $11 \to 01$ (بیت اول Sum و بیت دوم Carry).
- **PLA در برابر PAL:** اگر $f_1 = ab + c$ و $f_2 = ab + d$ ، در PLA جملهٔ ab یک بار ساخته می‌شود و هر دو OR از آن استفاده می‌کنند. در PAL هر OR جمله‌های اختصاصی خودش را دارد.
- **FPGA:** $f = (a \oplus b \oplus c \oplus d)\cdot(e + g)$ شش ورودی دارد ⇐ بلوک ۱: $h = a \oplus b \oplus c \oplus d$ ؛ بلوک ۲: $f = h\cdot(e +$ g (۳ ورودی) ⇐ **۲ بلوک**.

درس ۴ Verilog و VHDL (در حد خواندن کد)

کد	سخت‌افزار
`always @(posedge clk)` با `if (!clr)`	فلیپ‌فلاپ با **پاک‌کردن همگام**
`always @(posedge clk or negedge rst)` با `if (!rst)`	فلیپ‌فلاپ با **ریست ناهمگام**
VHDL: `process(clk, rst)` با `if rst='0' … elsif rising_edge(clk)`	ریست ناهمگام
`assign y = …`	منطق ترکیبی
`Q <= {Q[2], Q[0]^Q[2], Q[1]}`	ثبات انتقال یا LFSR (همهٔ مقادیر سمت راست با مقدار **قبلی** حساب می‌شوند)

ردگیری موج: فقط در لحظه‌های رویداد فهرست حساسیت (مثلاً لبهٔ بالارونده d یا لبهٔ پایین‌رونده e) کد اجرا می‌شود. شرط‌ها را به‌ترتیب چک کن.

✏️ مثال برای هر سطر جدول

- **پاک‌کردن همگام:** در `always @(posedge clk) if (!clr) q <= 0; else q <= d;` اگر clr بین دو لبه صفر شود، q تا **لبهٔ بعدی** تغییر نمی‌کند.
- **ریست ناهمگام:** با `posedge clk or negedge rst` ، همان لحظه‌ای که rst صفر می‌شود بلوک اجرا شده و q صفر می‌شود.
- **شیفت/LFSR:** با `Q = 100` (یعنی `Q[2] = 1`، `Q[1] = 0`، `Q[0] = 0`) : `{Q[2], Q[0]^Q[2], Q[1]} = {1, 0^1, 0}` = 110. لبهٔ بعدی: `{1, 0^1, 1}` = 111 .

✍️ تمرین فصل ۴

اول خودت حل کن، بعد پاسخ‌نامه

۱. تشخیص‌دهندهٔ مور برای `11` (با هم‌پوشانی) چند حالت دارد؟

۲. برای ۴ تابع از ۵ متغیر چه ROM ای لازم است؟

🔑 پاسخ‌ها در پاسخ‌نامهٔ آخر فصل: **صفحهٔ ۴۹**

📝 آزمون فصل ۴

سؤال‌های واقعی کنکور ارشد کامپیوتر

۱۱ سؤال | ⏱️ زمان: ۳۰ دقیقه برای ۱۱ سؤال | 🔑 کلید و راه‌حل: صفحهٔ ۴۹

✔️ مثل جلسهٔ کنکور: زمان بگیر، روی هیچ سؤالی بیشتر از ۴ دقیقه نمان، و در مربع کنار سؤال‌های غلط یا حدسی علامت بزن تا در دور دوم فقط همان‌ها را حل کنی.

۱ ارشد ۱۴۰۴ · سؤال ۷۸ — غلط یا حدسی؟

۷۸- اگر در جدول حالت زیر، حالت‌های معادل را حذف کنیم، چند حالت باقی می‌ماند؟


۱) ۴
۲) ۵
۳) ۶
۴) ۷


حالت فعلی	حالت بعدی		خروجی	
	$x=0$	$x=1$	$x=0$	$x=1$
a	f	b	0	0
b	d	c	0	0
c	f	e	0	0
d	g	a	1	0
e	d	c	0	0
f	f	b	1	1
g	g	h	0	1


۲ ارشد ۱۴۰۳ · سؤال ۷۷


غلط یا حدسی؟


۷۷- مدار ترتیبی زیر با ورودی x و خروجی z را درنظر بگیرید. کدام مورد، ماشین حالت این مدار را نشان می‌دهد؟ (متغیرهای حالت به‌صورت y_1y_2 درنظر گرفته شوند.)



۱)


۲)



۳)


۴)


۳ ارشد ۱۴۰۲ · سؤال ۷۶

غلط یا حدسی؟

۷۶- ماشین حالت زیر چه رشته‌ای را نمی‌تواند تشخیص دهد؟



۱) تعدادی صفر سپس یک

۲) ابتدا صفر، تعدادی یک سپس صفر

۳) تعدادی یک سپس صفر

۴) تعدادی یک سپس صفر و تعدادی یک سپس صفر

۴ ارشد ۱۴۰۰ · سؤال ۸۴ — غلط یا حدسی؟

۸۴- تابع بولی متناظر با ورودی‌های فلیپ فلاپ D که جهت طراحی مدار تشخیص رشته ورودی ۱۰۰۱ با طراحی به‌صورت میلی لازم است، در کدام گزینه درست است؟ رشته ورودی می‌تواند همپوشان باشد. برای مثال:

$x = 0101001000110010010$

$z = 0000001000000010010$

فرض کنید کدگذاری حالت‌ها به‌ترتیب دنبالهٔ اعداد باینری باشد.

۱) $d_1 = x \oplus y_1$
$d_0 = y_1\bar{y}_0 + \bar{x}(y_1 + y_0)$

۲) $d_1 = x + y_1.\bar{y}_0$
$d_0 = \bar{x}(y_1 \oplus y_0)$

۳) $d_1 = x \oplus y_1$
$d_0 = y_1y_0 + \bar{x}(\bar{y}_1 \,\mathrm{l}\, y_0)$

۴) $d_1 = x \odot y_1$
$d_0 = y_1\bar{y}_0 x + \bar{x}y_1$

۵ ارشد ۱۳۹۹ · سؤال ۶۵ — غلط یا حدسی؟


۶۵- جدول حالت زیر پس از کاهش تعداد حالات دارای چند حالت خواهد بود؟

PS	NS/Output	
	x = ۰	x = ۱
a	f/۰	b/۰
b	d/۰	c/۰
c	f/۰	e/۰
d	g/۱	a/۰
e	d/۰	c/۰
f	f/۱	b/۱
g	g/۰	h/۱
h	g/۱	a/۰

۱) ۴
۲) ۵
۳) ۶
۴) ۷

۶ ارشد ۱۳۹۸ · سؤال ۶۹ — غلط یا حدسی؟

۶۹- نمودار حالت ماشینی به‌صورت زیر است. اگر ابتدای کار، ماشین در حالت b و ورودی‌ها به‌صورت ۱۰۱۱۰۱۰۰ باشند، کدام خروجی درست است؟ (ترتیب اعمال ورودی‌ها از بیت چپ به راست است.)




۱) ۱۰۰۱۰۰۱۰۱
۲) ۱۱۰۰۰۱۱۰۱
۳) ۱۰۱۱۰۰۱۰۰
۴) ۱۰۰۱۰۰۰۱۰


۷ ارشد ۱۴۰۳ · سؤال ۷۸

غلط یا حدسی؟

۷۸- فرض کنید یک تراشه (آی سی) برنامه‌پذیر در اختیار داریم که در آن، آرایه‌ای از بلوک‌ها مانند شکل (الف) وجود دارد. مدار سطح گیت شکل (ب) بدون ساده‌سازی، حداقل به چه تعداد از این بلوک‌ها نیاز دارد؟ (محتوای ROM و خط انتخاب مالتی‌پلکسر (S)، قابل برنامه‌ریزی هستند.)



(الف)



(ب)


۱) ۲
۲) ۳
۳) ۴
۴) ۵

۸ ارشد ۱۴۰۳ · سؤال ۸۰

غلط یا حدسی؟

۸۰- کد Verilog/VHDL زیر را درنظر بگیرید. با توجه به مقادیر ورودی‌ها که به‌صورت شکل موج داده شده‌اند، مقدار خروجی z پس از چهار سیکل، کدام است؟

۱) ۸۳
۲) ۶۱
۳) ۳۱
۴) ۲۰




```
module exam(A, B, d, e, z);
  input A,B, d, e;
  output z;
  wire [7:0] A, B;
  wire d, e;
  reg [7:0] z;

  always @(posedge d or negedge e)
    if ( !e ) begin
          z <= 0;
    end else begin
          z <= z + A + B;
    end
endmodule
```

```
entity exam is
port(
     d, e : in bit;
     A, B : in signed (7 downto 0);
     z : out signed (7 downto 0));
end entity exam;

architecture AR of exam is
begin
    process(d, e)
    begin
       if e = '0' then
          z <= (others => '0');
       elsif rising_edge(d) then
          z <= z + A + B;
       end if;
    end process;
end AR;
```

۹ ارشد ۱۴۰۲ · سؤال ۸۲

غلط یا حدسی؟


۸۲- کد Verilog/VHDL زیر را در نظربگیرید. با توجه به مقادیر ورودی‌ها که به صورت شکل‌موج داده شده‌اند، خروجی Z کدام است؟

Verilog

```
module ParReg (A , load , clear , clk , Z);
   input  A , load , clear , clk;   output Z;
   wire  [7 : 0] A ;          wire  load , clear , clk;
   reg    [7 : 0]  Z;
   always @ (posedge  clk)
            if (!clear)  begin
                 Z = 0;
           end else begin
                 if (load) begin
                    Z = A;
                 end
            end
end module
```

VHDL

```
entity   ParReg is
      port (A : in bit underline vector;  clk, load, clear : in bit;   Z : out bit _vector);
end entity ParReg;
architecture RTL  of Par Reg is
begin
  L : p r ocess (clk)
  begin
      if (ri sin g – edge(clk)) then
          if clear = '0'  then => '0');
          Z <=   (others => '0');
         elsif load = '1' then
         Z <= A;
        end if ;
  end process;
end architecture RTL;
```



۱۰ ارشد ۱۴۰۱ · سؤال ۸۲ — غلط یا حدسی؟

۸۲- کد وریلاگ زیر، توصیف‌کنندهٔ یک توالی شمارش با چه تعداد سیکل ساعت تکرار می‌باشد؟ (علامت ^ نشان‌دهندهٔ XOR است.)

```
module func (R, L, clk, Q);
    input [0:2]R;
    input L,clk;
    output reg [0:2]Q;
    always @(posedge clk)
        if (L)
            Q <= R;
        else
            Q <= {Q[2], Q[0] ^ Q[2], Q[1]};
end module
```

۱) ۸ ۲) ۷ ۳) ۶ ۴) ۵

۱۱ ارشد ۱۳۹۸ · سؤال ۶۷ — غلط یا حدسی؟

۶۷- در توصیف زیر، کدام مورد درست است؟ (هر دو کد یک مدار را توصیف می‌کنند.)

```
module DQ(Q, D, M, N);
    output Q;
    input D, M, N;
    reg Q;
    always @(posedge M or negedge N)
        if(N == 0) Q = 1'b0;
        else Q = D;
end module
```

(نسخه وریلاگ)

```
architecture ARCH of DQ is
begin
    process(M, N)
    begin
        if(N = '0')then
            Q <= '0';
        elseif(rising_edge(M)) then
            Q <= D;
        end if;
    end process;
end ARCH;
```

(نسخه VHDL)

۱) توصیف یک فیلپ فلاپ است. M کلاک و N بازنشانی ناهمگام (Async reset) است.
۲) توصیف یک فلیپ فلاپ است. M کلاک و N بازنشانی همگام (Sync reset) است.
۳) توصیف یک لچ است. M فعال‌ساز و N بازنشانی ناهمگام (Async reset) است.
۴) توصیف یک لچ است. M فعال‌ساز و N بازنشانی همگام (Sync reset) است.

🗂️ کارت خلاصهٔ فصل ۴

برای مرور سریع، شب قبل از آزمون

- ✔ مور: خروجی در حالت؛ میلی: خروجی روی یال. تشخیص‌دهنده: حالت = بلندترین پیشوند دیده‌شده.
- ✔ کمینه‌سازی: سطرهای یکسان را ادغام کن و تکرار کن.
- ✔ ROM $2^n \times m$. بلوک FPGA: تابع حداکثر ۴ ورودی + یک فلیپ‌فلاپ.
- ✔ `posedge clk` تنها یعنی همگام. `or negedge rst` یعنی ناهمگام. سمت راست `<=` با مقادیر قبلی حساب می‌شود.

پاسخ‌نامهٔ فصل ۴

تا تمرین‌ها و آزمون فصل را خودت حل نکرده‌ای، این صفحه‌ها را نخوان.

تمرین فصل ۴

برگشت ← صفحهٔ ۴۰

۱. ۳ (هیچ، 1 ، 11 با خروجی ۱).

۲. 32×4

آزمون فصل ۴ – کلید و راه‌حل

کلید رسمی سازمان سنجش

برگشت ← صفحهٔ ۴۱

سؤال ۱	سؤال ۲	سؤال ۳	سؤال ۴	سؤال ۵	سؤال ۶	سؤال ۷	سؤال ۸	سؤال ۹	سؤال ۱۰	سؤال ۱۱
۲	۳	۳	۲	۲	۱	۲	۳	۴	۲	۱

۱ گزینهٔ ۲ (۵)

همان جدول سؤال ۵ است. در این دفترچه سطر h جا افتاده، ولی g به h اشاره می‌کند.

- b و e یکسان‌اند.
- با این یکی شدن، a و c هم یکسان می‌شوند.
- d و h یکسان‌اند.
- f و g جدا می‌مانند.

کلاس‌ها: $\{a,c\}$، $\{b,e\}$، $\{d,h\}$، $\{f\}$، $\{g\}$ (با کمینه‌سازی رایانه‌ای تأیید شد).

۲ گزینهٔ ۳

$z = x \cdot y_1 \cdot y_2'$ ، $y_1^+ = z'$ و $y_2^+ = y_2$ (چون ل همان y_2 است و $K = z$). در نتیجه:

- $00 \to 10$ (هر ورودی، خروجی ۰).
- در ۱۰: $x = 0$ حلقه با خروجی ۰؛ $x = 1$ به ۰۰ با خروجی ۱.
- $01 \to 11$ و ۱۱ روی خودش.

۳ گزینهٔ ۳

«تعدادی یک و بعد صفر» به S_3 می‌رسد که خروجی ۰ دارد. برای رسیدن به S_5 یک صفر دیگر لازم است. بقیهٔ الگوها به S_5 (خروجی ۱) می‌رسند.

۴ **گزینهٔ ۲**

حالت‌ها: 00 (–)، 01 (1)، 10 (10)، 11 (100) .

- $y_0^+ = 1$ وقتی حالت بعد S_1 یا S_3 است: $d_0 = x + y_1 y_0'$.
- $y_1^+ = 1$ وقتی حالت بعد S_2 یا S_3 است: $d_1 = x'(y_1 \oplus y_0)$.

---

۵ **گزینهٔ ۲ (۵)**

کلاس‌ها {a,c}، {b,e}، {d,h}، {f}، {g} .

---

۶ **گزینهٔ ۱**

از b با ورودی‌های 10110100 : حالت‌ها b,e,a,b,e,a,b,c,d با خروجی‌های 100100101 .

---

۷ **گزینهٔ ۲ (۳ بلوک)**

- یک بلوک برای فلیپ‌فلاپ i_1.
- یک بلوک برای منطق ۴ ورودی (i_0، Q، i_2، i_3).
- یک بلوک برای ۴ ورودی بعدی (خروجی قبلی، i_6، i_5، i_4) همراه با فلیپ‌فلاپ خروجی.

---

۸ **گزینهٔ ۳ (۳۱)**

- لبهٔ اول d: چون $e = 0$ ، $z = 0$.
- لبهٔ دوم: $z = 14 + 16 = 30$.
- لبهٔ پایین‌روندهٔ e: $z = 0$.
- لبهٔ سوم: $z = 5 + 6 = 11$.
- لبهٔ چهارم: $z = 11 + 10 + 10 = 31$.

---

۹ **گزینهٔ ۴**

clear همگام است و فقط در لبهٔ بالارونده‌ٔ کلاک اثر دارد. در لبه‌هایی که $clear = 1$ و $load = 1$ ، Z مقدار A را می‌گیرد. در لبه‌ای که $clear = 0$ ، Z صفر می‌شود.

---

۱۰ **گزینهٔ ۲ (۷)**

این یک LFSR بیشینه است: از هر حالت غیرصفر چرخه‌ای به طول ۷ دارد (شبیه‌سازی رایانه‌ای).

---

۱۱ **گزینهٔ ۱**

حساس به لبهٔ بالارونده‌ٔ M (کلاک) است و N با لبهٔ پایین‌رونده در فهرست حساسیت آمده. پس فلیپ‌فلاپ با ریست ناهمگام.

(سؤال ۸۷ ارشد ۱۴۰۰ در این مبحث حذف شده است.)