جزوهٔ آموزشی · کنکور دکتری ۱۴۰۶ · مجموعهٔ ۲۳۵۴

درس ۶ از ۱۰ سرفصل

معماری کامپیوتر

درس‌نامهٔ کوتاه و فصل‌به‌فصل، مثال و تلهٔ تستی، تمرین با پاسخ، و آزمون آخر هر فصل از سؤال‌های واقعی کنکور

CPI · ALU

۳	۱۱	۵۱
فصل	درس	سؤال واقعی کنکور با کلید رسمی

فصل‌های این جزوه

۱ محاسبات کامپیوتری و ALU

۲ مجموعهٔ دستورالعمل، آدرس‌دهی، انتقال ثبات و واحد کنترل

۳ کارایی و قانون آمدال، خط لوله، و حافظهٔ نهان

راهنمای استفاده از جزوه

هر فصل با یک برگهٔ رنگی شروع می‌شود و همیشه همین ترتیب را دارد: درس‌ها ← آزمون فصل ← کارت خلاصه ← پاسخ‌نامه.

✏️ مثال
یک مسئلهٔ حل‌شده برای اینکه قاعده را در عمل ببینی.

⚠️ تلهٔ تستی
جایی که طراح کنکور بیشتر از همه داوطلب‌ها را غافلگیر می‌کند.

💡 نکته و قاعده
میان‌بُرها و قاعده‌هایی که سر جلسه وقت می‌خرند.

✍️ تمرین
آخر هر درس؛ پاسخ‌ها در پاسخ‌نامهٔ آخر همان فصل است (با شمارهٔ صفحه).

📝 آزمون فصل
سؤال‌ها در کارت‌های جدا، با منبع و مربعی برای علامت غلط یا حدسی.

🗂️ کارت خلاصه
چکیدهٔ یک‌صفحه‌ای فصل برای مرور شب قبل از آزمون.

چرخهٔ مطالعهٔ هر فصل (یک بلوک ۹۰ دقیقه‌ای)

۱ — پیش‌آزمون
۵ دقیقه
سؤال اول آزمون فصل را قبل از خواندن امتحان کن

۲ — درس‌نامه
۳۵ دقیقه
مثال‌ها را قبل از دیدن حل، خودت امتحان کن

۳ — تمرین
۳۰ دقیقه
بدون نگاه به پاسخ‌نامه حل کن

۴ — آزمون فصل
۱۵+ دقیقه
با زمان، مثل جلسهٔ کنکور

۵ — دفتر خطا
۵ دقیقه
هر غلط یا حدسی = یک سطر در دفتر خطا

قانون طلایی: خواندن یعنی بلد بودن نیست. جزوه‌ای که روان خوانده شد ولی آزمونش را نزدی، یاد گرفته نشده است. معیار فقط **درصد تست** است، با فرمول نمرهٔ منفی: **(۳ × درست − غلط) ÷ (۳ × کل)**.

منبع سؤال‌ها: سؤال‌های آزمون فصل از کنکور **ارشد مهندسی کامپیوتر ۱۳۹۸ تا ۱۴۰۴** هستند و کلید آن‌ها **کلید رسمی سازمان سنجش** است. جاهایی که کلید رسمی مبهم یا مشکوک است، در راه‌حل توضیح داده شده. فهرست قابل کلیک است: روی هر عنوان بزن تا به همان صفحه بروی. در نمایشگر PDF، نشانک‌ها (bookmark) هم فصل‌ها و درس‌ها را نشان می‌دهند.

فهرست

روی هر سطر بزن تا مستقیم به همان صفحه بروی.

۱ محاسبات کامپیوتری و ALU ★ ۱۶ سؤال کنکور ۴

درس ۱ واحد حسابی با MUX و تمام‌جمع‌کننده ۴
درس ۲ بیت‌های وضعیت و مقایسه ۵
درس ۳ ضرب و تقسیم ۵
درس ۴ ممیز شناور ۶

📝 آزمون فصل ۸ | 🗂️ کارت خلاصه ۱۳ | 🔑 پاسخ‌نامه ۱۴

۲ مجموعهٔ دستورالعمل، آدرس‌دهی، انتقال ثبات و واحد کنترل ۱۶ سؤال کنکور ۱۶

درس ۱ قالب دستور و opcode گسترش‌پذیر ۱۶
درس ۲ معماری‌ها و شیوه‌های آدرس‌دهی ۱۷
درس ۳ انتقال ثبات (RTL) و مسیر داده ۱۸
درس ۴ واحد کنترل ۱۸

📝 آزمون فصل ۲۰ | 🗂️ کارت خلاصه ۲۶ | 🔑 پاسخ‌نامه ۲۷

۳ کارایی و قانون آمدال، خط لوله، و حافظهٔ نهان ۱۹ سؤال کنکور ۳۱

درس ۱ کارایی و قانون آمدال ۳۱
درس ۲ خط لوله ۳۲
درس ۳ حافظهٔ نهان ۳۳

📝 آزمون فصل ۳۵ | 🗂️ کارت خلاصه ۴۰ | 🔑 پاسخ‌نامه ۴۱

فصل ۱

۱ محاسبات کامپیوتری و ALU

★ پرتکرار در کنکور | ۴ درس | ۱۶ سؤال کنکور در آزمون فصل

🎯 **سهم در کنکور** **۱۶ سؤال** در ارشد ۱۳۹۸ تا ۱۴۰۴، پرتکرارترین مبحث معماری. تیپ‌ها: واحد حسابی با MUX، ممیز شناور، رمزگذاری بوث، و بیت‌های وضعیت (سرریز، نقلی، مقایسه).

🧩 **پیش‌نیاز** مدار منطقی فصل ۱ و ۲ (مکمل ۲، جمع‌کننده، MUX).

⏱️ **زمان مطالعه** دو بلوک ۹۰ دقیقه‌ای.

نقشهٔ فصل: ۱ واحد حسابی با MUX و تمام‌جمع‌کننده | ۲ بیت‌های وضعیت و مقایسه | ۳ ضرب و تقسیم | ۴ ممیز شناور | 📝 آزمون فصل

درس ۱ واحد حسابی با MUX و تمام‌جمع‌کننده

در هر طبقه، ورودی دوم تمام‌جمع‌کننده (y_i) از یک MUX می‌آید. **کل واحد =** $A + Y + Cin$.

ورودی MUX (برای همهٔ بیت‌ها)	Y	نتیجه با Cin = ۰	نتیجه با Cin = ۱
b_i	B	$A + B$	$A + B + 1$
$\bar{b}_i$	$\bar{B} = -B - 1$	$A - B - 1$	$\mathbf{A - B}$
0	۰	A	$A + 1$
1	$11\ldots1 = -1$	$A - 1$	A

✏️ **مثال برای هر سطر جدول (۴ بیتی، ۶ = ۰۱۱۰ = A و ۳ = ۰۰۱۱ = B)**

- **b ، Cin = 0 :** $0110 + 0011 = 1001$ (۹ بی‌علامت).
- **$\bar{b}$ ، Cin = 1 :** $\bar{B} = 1100 \Leftarrow 0110 + 1100 + 1 = 1\,0011$ ⇐ با کنار گذاشتن نقلی: $3 - 6 = 3 = 0011$ ✓.
- **0 ، Cin = 1 :** $A + 1 = 7 = 0111 = 0110 + 0000 + 1$.
- **1 ، Cin = 0 :** $A - 1 = 5 = 0101 \Leftarrow 0110 + 1111 = 1\,0101$.

💡 **روش حل**

برای هر سطر جدول عملکرد، از روی نتیجه بفهم Y چه بوده و کدام ورودی MUX است.

درس ۲ بیت‌های وضعیت و مقایسه

بیت	معنی
C (نقلی)	نقلی خروجی از بیت آخر؛ برای **بی‌علامت** یعنی سرریز جمع
V (سرریز)	$c_n \oplus c_{(n-1)}$ ؛ برای **مکمل ۲** معنی دارد. دو عدد هم‌علامت که جمعشان علامت مخالف بدهد
S (علامت)	بیت آخر نتیجه
Z (صفر)	نتیجه صفر است

مقایسه با $A - B = A + \bar{B} + 1$:

شرط	بی‌علامت	باعلامت (مکمل ۲)
$A \geq B$	$C = 1$	$S = V$ (یعنی $S \odot V = 1$)
$A = B$	$Z = 1$	$Z = 1$
$A < B$	$C = 0$	$S \neq V$

✏️ **مثال (۴ بیتی)**

- $0111 + 0001 = 1000$: $C = 0$ ، $S = 1$ ، $Z = 0$ و $V = 1$ ($۷ + ۱ = ۸$ در بازهٔ $-8..7$ جا نمی‌شود).
- $1111 + 0001 = 1\,0000$: $C = 1$ ، $Z = 1$ ، $V = 0$ ($-1 + 1 = 0$ درست است).
- **مقایسهٔ $A = 0010$ (۲) و $B = 0101$ (۵):** $0010 + 1010 + 1 = 1101$. $C = 0$ ⇐ بی‌علامت $A < B$ ✓. $S = 1$ و $V = 0$ ⇐ $S \neq V$ ⇐ باعلامت هم $A < B$ ✓.
- **وقتی سرریز هست، $A = 0111$ (۷) و $B = 1000$ (-8) باعلامت، ۸ بی‌علامت:** $0111 + 0111 + 1 = 1111$ با $C = 0$ ، $S = 1$ ، $V = 1$.
  - بی‌علامت: $C = 0$ ⇐ $7 < 8$ ✓.
  - باعلامت: $S = V$ ⇐ $7 \geq -8$ ✓. اگر فقط به S نگاه می‌کردی (منفی)، اشتباه نتیجه می‌گرفتی.

✏️ **مثال**

$F3E2 + EA29$ (۱۶ بیتی) = $1DE0B$. پس $C = 1$ و $S = 1$. دو عدد منفی جمعشان منفی شده، پس $V = 0$.

درس ۳ ضرب و تقسیم

- **جمع و شیفت:** هر بیت ۱ در مضروب‌فیه یک جمع می‌خواهد. همیشه **n** شیفت.
- **بوث:** رقم ام رمزشده = $b_{i-1} - b_i$ (با $b_{-1} = 0$). 10 یعنی تفریق، 01 یعنی جمع، 00 و 11 یعنی هیچ.
  - تعداد شیفت همیشه **n** (تعداد بیت‌ها) است، ولی تعداد جمع و تفریق به الگو بستگی دارد.

- کمترین تعداد جمع و تفریق صفر است (مثلاً مضروب‌فیه صفر).
- برای اعداد علامت‌دار در مکمل ۲ کار می‌کند.
- تعداد گام‌ها (شیفت‌ها) از روش جمع و شیفت **کمتر نیست**.

- **تقسیم ۲n بیتی بر n بیتی با خارج‌قسمت n بیتی:** شرط عدم سرریز این است که مقسوم‌علیه از **نیمهٔ بالای** مقسوم بزرگ‌تر باشد. در حالت کلی: مقسوم‌علیه بزرگ‌تر از «بالاترین بیت‌های مقسوم به طول مقسوم‌علیه».

✏️ **مثال بوث**

10011101 (از بیت ۷ تا ۰) رمز می‌شود به $(-1, 0, +1, 0, 0, -1, +1, -1)$.

✏️ **مثال برای هر مورد**

- **جمع و شیفت:** 3×5 با مضروب‌فیه 0011 : دو بیت ۱ ⇐ ۲ جمع و ۴ شیفت.
- **بوث 0011 :** از بیت ۰: $0 - 1 = -1$ ، $1 - 1 = 0$ ، $1 - 0 = +1$ ، $0 - 0 = 0$ ⇐ $(0, +1, 0, -1)$ یعنی $4 - 1 = 3$ ✓: یک جمع و یک تفریق.
- **جایی که بوث می‌درخشد:** $01111110 = 126$ ⇐ $(+1, 0, 0, 0, 0, 0, -1, 0)$ یعنی $128 - 2$: فقط ۲ عمل به‌جای ۶ جمع.
- **چک مثال بالا:** $(-1, 0, +1, 0, 0, -1, +1, -1)$ ⇐ $-128 + 32 - 4 + 2 - 1 = -99$ ، و 10011101 در مکمل ۲ هم -99 است ✓.
- **سرریز تقسیم:** مقسوم ۸ بیتی 0101 0000 (۸۰)، مقسوم‌علیه ۴ بیتی، خارج‌قسمت ۴ بیتی (حداکثر ۱۵). با مقسوم‌علیه 0100 (۴): نیمهٔ بالا $0101 = 5 \geq 4$ ⇐ سرریز ($80/4 = 20 > 15$). با 0110 (۶): $6 > 5$ ⇐ بدون سرریز ($80/6 = 13$).

درس ۴ ممیز شناور

مقدار = (−1)^S × مانتیس × 2^(E − بایاس)

- **یک ضمنی (implicit):** مانتیس $1.M$ ، پس همهٔ بیت‌های M کسری‌اند.
- **یک صریح (explicit):** بیت اول مانتیس خودش همان «۱.» است، پس یک بیت کسری کمتر داریم.
- **بزرگ‌ترین عدد** (بدون نمای رزرو): بیشینهٔ نما منهای بایاس، و مانتیس همه ۱.

✏️ مثال

S=۱، E=۳ بیت (بایاس ۴)، M=۴ بیت با یک ضمنی:

- $0.75 = 1.1_2 \times 2^{-1}$
- $E = -1 + 4 = 3 = 011$ و $M = 1000$
- رشته $0\ 011\ 1000$ در مبنای ۱۶ می‌شود 38 .
- بزرگ‌ترین عدد: $1.1111_2 \times 2^{(7-4)} = 15.5$.

✏️ مثال (همان قالب، عدد -۲٫۵)

- $2.5 = 10.1_2 = 1.01_2 \times 2^1 \Leftarrow E = 1 + 4 = 5 = 101$ و $M = 0100$ و $S = 1$.
- رشته $1\ 101\ 0100$ در مبنای ۱۶: $D4$.
- **کوچک‌ترین مثبت** (با $E = 000$ رزرونشده): $1.0000_2 \times 2^{(0-4)} = 1/16$.
- **یک صریح:** اگر همان ۴ بیت M شامل «۱.» باشد، 2.5 می‌شود $M = 1010$ (یعنی 1.010) و بزرگ‌ترین عدد $1.111_2 \times 2^3 = 15$.

✍️ تمرین فصل ۱ — اول خودت حل کن، بعد پاسخ‌نامه

۱. در واحد درس ۱، با ورودی $\bar{b}$ و $Cin = 1$ چه عملی انجام می‌شود؟

۲. $00000001 + 01111111$ (هشت بیتی): مقدار C و V؟

۳. رمز بوت 0110 ؟

🔑 پاسخ‌ها در پاسخ‌نامهٔ آخر فصل: **صفحهٔ ۱۴**

📝 آزمون فصل ۱


سؤال‌های واقعی کنکور ارشد کامپیوتر

۱۶ سؤال | ⏱️ زمان: ۴۰ دقیقه برای ۱۶ سؤال | 🔑 کلید و راه‌حل: **صفحهٔ ۱۴**

✔️ مثل جلسهٔ کنکور: زمان بگیر، روی هیچ سؤالی بیشتر از ۴ دقیقه نمان، و در مربع کنار سؤال‌های غلط یا حدسی علامت بزن تا در دور دوم فقط همان‌ها را حل کنی.

۱ ارشد ۱۴۰۴ · سؤال ۸۵ — غلط یا حدسی؟ ☐

۸۵- شکل زیر جزء i اُم یک واحد حسابی (Arithmetic Unit) n بیتی است که عملکرد آن با خطوط S_1 S_0 براساس ورودی‌های n بیتی A و B و تک‌بیت C_{in} کنترل می‌شود. FAi یک تمام‌افزا (Full adder) است. اگر $S_1 = 1$، کدام حالت مربوط به عملکرد این واحد حسابی است؟



۱)

S_1	S_0	C_{in}	F
1	0	0	A-1
1	0	1	A
1	1	0	A-B-1
1	1	1	A-B

۲)

S_1	S_0	C_{in}	F
1	0	0	A-1
1	0	1	A
1	1	0	A-B-1
1	1	1	A-B+1

۳)

S_1	S_0	C_{in}	F
1	0	0	A
1	0	1	A-1
1	1	0	A-B-1
1	1	1	A-B

۴)

S_1	S_0	C_{in}	F
1	0	0	A
1	0	1	A+1
1	1	0	A-B
1	1	1	A-B+1

۲ ارشد ۱۴۰۳ · سؤال ۸۴ — غلط یا حدسی؟ ☐

۸۴- یک سیستم نمایش اعداد ممیز شناور را درنظر بگیرید که بخش‌های مانتیس ۴ بیت، توان ۳ بیت و علامت یک بیت باشند (مطابق جدول زیر). نمایش توان biased_۴ و نمایش مانتیس implicit one representation فرض شده است. نمایش عدد دهدهی $+0/75$ در این صورت کدام است؟ (گزینه‌ها در مبنای ۱۶ هستند.)

مانتیس	توان	علامت
۴ bit	۳ bit	۱ bit

۱) ۳۱
۲) ۳۸
۳) ۴۳
۴) ۴۵


۳ ارشد ۱۴۰۳ · سؤال ۸۹ — غلط یا حدسی؟

۸۹- چه تعداد عملیات شیف به راست در الگوریتم ضرب **Booth** برای انجام عملیات ضرب $(-۱۳)\times(-۹)$، مورد نیاز است؟

۱) ۷
۲) ۶
۳) ۵
۴) ۴

۴ ارشد ۱۴۰۲ · سؤال ۸۹ — غلط یا حدسی؟

۸۹- شکل زیر جزء iأم یک واحد حسابی (Arithmetic Unit) n بیتی است که عملکرد آن با خطوط S_1S_0 برای ورودی‌های n بیتی A و B و تک بیت Cin، کنترل می‌شود. FA_i یک تمام‌افزا (Full adder) است.



اگر $S_1 = 1$، کدام حالت مربوط به عملکرد این واحد حسابی است؟

۱)

S_1	S_0	C_{in}	F
1	0	0	A − 1
1	0	1	A
1	1	0	A − B − 1
1	1	1	A − B + 1

۲)

S_1	S_0	C_{in}	F
1	0	0	A − 1
1	0	1	A
1	1	0	A − B − 1
1	1	1	A − B

۳)

S_1	S_0	C_{in}	F
1	0	0	A
1	0	1	A − 1
1	1	0	A − B − 1
1	1	1	A − B


۴)

S_1	S_0	C_{in}	F
1	0	0	A
1	0	1	A + 1
1	1	0	A − B
1	1	1	A − B + 1

۵ ارشد ۱۴۰۱ · سؤال ۸۹ — غلط یا حدسی؟

۸۹- FA_i یک تمام‌افزا (Full adder) است که در طبقه i اُم یک واحد حسابی n بیتی (Arithmetic Unit) قرار دارد که خروجی واحد حسابی F و ورودی‌هایش C_0، A (n بیت) و B (n بیت) است. اگر جدول کارکرد این واحد حسابی جدول زیر باشد، سیگنال‌های $uvwz$ برابر کدام مقادیر یا سیگنال‌ها باید باشند؟

S_1	S_0	C_0	F
۰	۰	۰	A
۰	۰	۱	A+۱
۰	۱	۰	A+B
۰	۱	۱	A+B+۱
۱	۰	۰	A−۱
۱	۰	۱	A
۱	۱	۰	A−B−۱
۱	۱	۱	A−B



z	w	v	u	
b_i'	۱	b_i	۰	(۱
۰	b_i'	۱	b_i	(۲
b_i	۱	b_i'	۰	(۳
۱	b_i	۰	b_i'	(۴

۶ ارشد ۱۴۰۱ · سؤال ۹۰ — غلط یا حدسی؟

۹۰- در یک پردازندهٔ ۱۶ بیتی که محاسبات را به‌صورت مکمل دو انجام می‌دهد، سه بیت ثبات وضعیت به‌نام‌های S(Sign)، C(Carry out) و O(Overflow) وجود دارند. بعداز انجام عمل جمع دو عدد F۳E۲ و EA۲۹ (اعداد در مبنای ۱۶ نمایش داده شده‌اند)، مقدار بیت‌های ثبات وضعیت کدام است؟

۱) $O=۱ ، C=۱ ، S=۰$
۲) $O=۰ ، C=۰ ، S=۱$
۳) $O=۰ ، C=۱ ، S=۱$
۴) $O=۱ ، C=۱ ، S=۱$

۷ ارشد ۱۴۰۱ · سؤال ۹۴ — غلط یا حدسی؟

۹۴- یک سیستم نمایش اعداد ممیز شناور را با مشخصات ۱ بیت برای علامت، ۵ بیت برای توان و ۱۰ بیت برای مانتیس در نظر بگیرید. برای نمایش مانتیس از روش Explicit One و برای نمایش توان از روش Biased-۱۶ استفاده می‌کنیم. اعداد به شکل هنجار شده (Normalized) با یک رقم صحیح و بقیه اعشاری دودویی نمایش داده می‌شوند. بزرگترین عدد مثبت قابل نمایش در این سیستم کدام است؟

۱) $۲^{۳۳}-۲^{۲۲}$
۲) $۲^{۳۲}-۲^{۲۳}$
۳) $۲^{۱۷}-۲^{۵}$
۴) $۲^{۱۶}-۲^{۶}$


۸ ارشد ۱۴۰۰ · سؤال ۸۸ — غلط یا حدسی؟

۸۸- عدد مکمل ۲ 10011101 در عملیات ضرب به روش Booth به‌عنوان ضرب‌کننده (Multiplier) شرکت می‌کند. این عدد براساس این روش با توجه به ارقام (+1,0,−1) به چه صورت رمزگشایی می‌شود؟

۱) (+1,0,+1,0,0,+1,−1,+1)
۲) (+1,0,+1,0,0,+1,+1,−1)
۳) (−1,0,+1,0,0,−1,−1,+1)
۴) (−1,0,+1,0,0,−1,+1,−1)

۹ ارشد ۱۴۰۰ · سؤال ۹۱ — غلط یا حدسی؟

۹۱- قالب نمایش اعداد ممیز شناور زیر را در نظر بگیرید. درصورتی‌که در این نمایش از Implicit One Representation و Biased − ۴ استفاده شود، کدام گزینه، بزرگ‌ترین عدد قابل نمایش را نشان می‌دهد؟



۱) ۷/۵
۲) ۱۵/۵
۳) ۱۲۰
۴) ۲۴۸

۱۰ ارشد ۱۴۰۰ · سؤال ۹۳ — غلط یا حدسی؟

۹۳- کدام گزاره نادرست است؟

۱) هنگام تقسیم مقسوم ۲n بیتی بر مقسوم‌علیه n بیتی در خارج قسمت n بیتی شرط کافی سریز نشدن آن است که مقسوم‌علیه بزرگ‌تر از نیمه پر ارزش مقسوم باشد.

۲) هنگام تقسیم مقسوم ۳n بیتی بر مقسوم‌علیه ۲n بیتی و خارج قسمت n بیتی شرط کافی سرریز نشدن آن است که مقسوم‌علیه بزرگ‌تر از ۲n بیت پر ارزش مقسوم باشد.

۳) هنگام تقسیم مقسوم ۴n بیتی بر مقسوم‌علیه n بیتی و خارج قسمت ۳n بیتی شرط کافی سرریز نشدن آن است که مقسوم‌علیه از n بیت پر ارزش مقسوم بزرگ‌تر باشد.

۴) هنگام تقسیم مقسوم ۴n بیتی بر مقسوم‌علیه ۳n بیتی در خارج قسمت n بیتی شرط کافی سرریز نشدن آن است که ۲n بیت پر ارزش مقسوم از نیمه پر ارزش مقسوم‌علیه کوچک‌تر باشد.

۱۱ ارشد ۱۳۹۹ · سؤال ۷۴ — غلط یا حدسی؟

۷۴- کدام گزاره صحیح نیست؟

۱) کمترین تعداد ممکن جمع/ تفریق، در ضرب دو عدد علامت‌دار در الگوریتم Booth صفر است.

۲) الگوریتم Booth برای ضرب دو عدد علامت دار، در نمایش ۲'s complement هم قابل استفاده است.


۳) با عوض کردن جای دو عامل ضرب (عملوند اول و عملوند دوم ضرب) در الگوریتم Booth تعداد گام‌ها ثابت می‌ماند.

۴) تعداد گام‌ها برای محاسبهٔ حاصل‌ضرب دو عدد n بیتی با استفاده از الگوریتم Booth کمتر از الگوریتم add-and-shift است.

۱۲ ارشد ۱۳۹۹ · سؤال ۷۹ — غلط یا حدسی؟

۷۹- شکل سمت چپ زیر یکی از طبقات یک مدار حسابی است که ورودی‌های a_i ، b_i ، C_{in} (بیت نقلی) را گرفته، خروجی Y را بر حسب A، B و C_{in} محاسبه می‌کند. (در شکل، محل اتصال b_i یا مکمل آن b_i'، عمداً مشخص نشده است). FA_i یک تمام‌افزا (Full adder) برای بیت iاُم است.

با توجه به جدول عملکرد سمت راست، مقادیر (u, v, w, z) به‌ترتیب کدام است؟



S_1 S_0	Y $(C_{in}=0)$	Y $(C_{in}=1)$
۰ ۰	$A+B$	$A+B+1$
۰ ۱	$A-B+1$	$A-B$
۱ ۰	A	$A+1$
۱ ۱	$A-1$	A

۱) $(b_i, b_i', 0, 1)$

۲) $(b_i', b_i, 0, 1)$

۳) $(1, 0, b_i, b_i')$

۴) $(0, 1, b_i', b_i)$

۱۳ ارشد ۱۳۹۹ · سؤال ۸۱ — غلط یا حدسی؟

۸۱- بیت‌های وضعیت یک ALU شامل موارد زیر است:

c: رقم نقلی — z: بیت نشانگر صفر شدن خروجی ALU

v: بیت پرچم سرریز (Overflow) — s: بیت علامت نتیجه ALU

بسته به اینکه عملوندهای A و B با علامت یا بدون علامت فرض شوند، مشخص کنید کدام مورد شرط $A \geq B$ را ارضا می‌کند؟ (توجه کنید که در حالت اعداد علامت‌دار، نمایش آن‌ها به‌صورت مکمل ۲ می‌باشد.)

	با علامت	بدون علامت
۱)	$S=0$	$S=0$
۲)	$V \odot S=1$	$C=1$
۳)	$S=1$	$S=1$
۴)	$V \oplus S=1$	$C=0$

۱۴ ارشد ۱۳۹۹ · سؤال ۸۲ — غلط یا حدسی؟

۸۲- دو عدد ۱۶ بیتی $A = a_{15}\,a_{14}\cdots a_1\,a_0$ و $B = b_{15}\,b_{14}\cdots b_1\,b_0$ توسط یک جمع‌کنندهٔ ۱۶ بیتی دودویی جمع‌شده و حاصل $S = s_{16}\,s_{15}\cdots s_1\,s_0$ تولید می‌شود. درخصوص گزاره‌های «الف» و «ب» کدام گزینه درست است؟

الف) در نمایش مکمل ۲، $s_{15} \oplus s_{14}$ نشان‌دهندهٔ سرریزی است.

ب) در نمایش دودویی محض و بدون علامت، $s_{15} \oplus a_{15} \oplus b_{15}$ نشان‌دهندهٔ سرریزی است.

۱) «الف» و «ب» درست هستند.
۲) «الف» درست اما «ب» نادرست است.
۳) «الف» نادرست ولی «ب» درست است.
۴) «الف» و «ب» نادرست است.

۱۵ ارشد ۱۳۹۸ · سؤال ۷۰ — غلط یا حدسی؟

۷۰- دو عدد $A = 10100110$: مضروب و $B = 11100111$: مضروب فیه به روش Add & Shift درهم ضرب می‌شوند. تعداد عملیات جمع کدام است؟

۱) ۵
۲) ۴
۳) ۳
۴) ۲

۱۶ ارشد ۱۳۹۸ · سؤال ۷۳ — غلط یا حدسی؟

۷۳- حداقل شرط لازم و کافی برای تشخیص دو عدد بی‌علامت A و B به‌طوری‌که $A >= B$ باشد، با استفاده از روش $A + \bar{B} + 1$ کدام است؟

۱) $Z = 1$ OR $S = 0$
۲) $Z = 1$ OR $C = 1$
۳) $S = 0$
۴) $C = 1$

کارت خلاصهٔ فصل ۱

برای مرور سریع، شب قبل از آزمون

- واحد حسابی: $A + Y + Cin$ ؛ $Y \in \{B, \bar{B}, 0, -1\}$. $\bar{B} + 1 = -B$.
- $A \geq B$: بی‌علامت $C = 1$ ؛ باعلامت $S = V$. سرریز مکمل ۲: $c_n \oplus c_{(n-1)}$.
- بوث: رقم = $b_{i-1} - b_i$ ؛ شیفت‌ها همیشه n. جمع و شیفت: تعداد جمع = تعداد ۱ ها.
- ممیز شناور: ضمنی یعنی $1.M$ ؛ صریح یعنی یک بیت کسری کمتر. بیشینه: $(2 - 2^{-f}) \cdot 2^{(Emax)}$ بایاس .

پاسخ‌نامهٔ فصل ۱

تا تمرین‌ها و آزمون فصل را خودت حل نکرده‌ای، این صفحه‌ها را نخوان.

تمرین فصل ۱

برگشت ← صفحهٔ ۷

۱. $A - B$

۲. $C = 0$ و $V = 1$ (دو مثبت، نتیجه منفی).

۳. از بیت ۰: $0 - 0 = 0$ ، $0 - 1 = -1$ ، $1 - 1 = 0$ ، $1 - 0 = +1$. پس (از بیت ۳ به ۰): $(+1, 0, -1, 0)$.

آزمون فصل ۱ – کلید و راه‌حل

کلید رسمی سازمان سنجش

برگشت ← صفحهٔ ۸

سؤال ۱	سؤال ۲	سؤال ۳	سؤال ۴	سؤال ۵	سؤال ۶	سؤال ۷	سؤال ۸	سؤال ۹	سؤال ۱۰	سؤال ۱۱
۱	۲	۳	۲	۱	۳	۴	۴	۲	۴	۳ و ۴

سؤال ۱۲	سؤال ۱۳	سؤال ۱۴	سؤال ۱۵	سؤال ۱۶
۱	۲	۴	۱	۴

۱ گزینهٔ ۱

طبق جدول درس ۱: با $S_1S_0 = 10$ (ورودی ثابت ۱ یعنی -۱): $A - 1$ و A. با 11 (ورودی $\bar{b}$): $A - B - 1$ و $A - B$.

۲ گزینهٔ ۲

$0\,011\,1000$ یعنی 38 در مبنای ۱۶ (درس ۴).

۳ گزینهٔ ۳ (۵)

-13 و -9 هر کدام ۵ بیت (مکمل ۲) می‌خواهند. در بوث تعداد شیفت برابر تعداد بیت‌هاست.

۴ گزینهٔ ۲

همان مدار سؤال ۱ است. ترتیب گزینه‌ها در این دفترچه فرق دارد.

۵ گزینهٔ ۱

طبق جدول: سطر ۰۰ یعنی $A + Cin$ ، پس $u = 0$. سطر ۰۱ یعنی $A + B$ ، پس $v = b_i$. سطر ۱۰ یعنی $A - 1$ ، پس $w = 1$. سطر ۱۱ یعنی $A - B - 1$ ، پس $z = \bar{b}_i$.

۶ گزینهٔ ۳

$F3E2 + EA29 = 1DE0B$ ، پس $C = 1$ ، $S = 1$ و $O = 0$ (دو منفی، نتیجه منفی).

۷ **گزینهٔ ۴**

بیشینهٔ نما $31 - 16 = 15$. با یک صریح، مانتیس 1.111111111 است (۹ بیت کسری) که برابر $2 - 2^{-9}$ می‌شود. پس $(2 - 2^{-9}) \cdot 2^{15} = 2^{16} - 2^{6}$.

۸ **گزینهٔ ۴**

$(-1, 0, +1, 0, 0, -1, +1, -1)$ (درس ۳).

۹ **گزینهٔ ۲**

$1.1111_2 \times 2^3 = 15.5$.

۱۰ **گزینهٔ ۴ (نادرست)**

برای خارج‌قسمت n بیتی از تقسیم ۴n بر ۳n، شرط درست این است که مقسوم‌علیه از **۳n بیت بالای** مقسوم بزرگ‌تر باشد، نه آنچه گزینه می‌گوید.

۱۱ **گزینه‌های ۳ و ۴ (هر دو پذیرفته شده)**

گزارهٔ ۴ قطعاً غلط است: تعداد گام‌ها (شیفت‌ها) در بوث همان n است. گزارهٔ ۳ هم اگر «گام» را تعداد جمع و تفریق بدانیم غلط است، چون با جابه‌جایی عملوندها این تعداد عوض می‌شود.

۱۲ **گزینهٔ ۱**

$u = b$ (جمع)، $v = b'$ (تفریق)، $w = 0$ (A و $A + 1$)، $z = 1$ ($A - 1$ و A). در جدول سؤال، سطر ۰۱ با Cin $= 0$ به‌جای $A - B - 1$ به شکل $A - B + 1$ چاپ شده که ظاهراً غلط تایپی است.

۱۳ **گزینهٔ ۲**

بی‌علامت: $C = 1$. باعلامت: $V \odot S = 1$ (درس ۲).

۱۴ **گزینهٔ ۴**

هر دو نادرست‌اند. سرریز مکمل ۲ برابر $c_{16} \oplus c_{15} = s_{16} \oplus (s_{15} \oplus a_{15} \oplus b_{15})$ است، نه $s_{15} \oplus s_{14}$. سرریز بی‌علامت خود s_{16} (نقلی) است، نه $s_{15} \oplus a_{15} \oplus b_{15}$ (که همان c_{15} است).

۱۵ **گزینهٔ ۱**

1110011 پنج بیت ۱ دارد، پس ۵ جمع.

۱۶ **گزینهٔ ۴**

بی‌علامت با $A + \bar{B} + 1$: $A \geq B \Leftrightarrow C = 1$.

فصل ۲

۲ مجموعهٔ دستورالعمل، آدرس‌دهی، انتقال ثبات و واحد کنترل

۴ درس | ۱۶ سؤال کنکور در آزمون فصل

🎯 **سهم در کنکور** ۱۶ سؤال در ارشد ۱۳۹۸ تا ۱۴۰۴ (۶ دستورالعمل و آدرس‌دهی، ۱۰ انتقال ثبات و کنترل). تیپ‌ها: شمردن opcode با کدگذاری گسترش‌پذیر، اجرای چند دستور روی حافظه، و ردگیری مسیر داده.

⏱️ **زمان مطالعه** دو بلوک ۹۰ دقیقه‌ای.

نقشهٔ فصل: ۱ قالب دستور و opcode گسترش‌پذیر | ۲ معماری‌ها و شیوه‌های آدرس‌دهی | ۳ انتقال ثبات (RTL) و مسیر داده | ۴ واحد کنترل | 📝 آزمون فصل

درس ۱ قالب دستور و opcode گسترش‌پذیر

- طول دستور = opcode + فیلدهای آدرس. با k بیت opcode حداکثر 2^k دستور داریم.
- **روش «فضای کل»:** هر دستور با f بیت فیلد آدرس، 2^{f} الگوی بیتی مصرف می‌کند. جمع مصرف همهٔ دستورها باید $\geq 2^{(طول دستور)}$ باشد.

✏️ مثال

دستور ۱۴ بیتی با آدرس ۵ بیتی، ۱۴ دستور دوعملوندی و ۶۰ دستور تک‌عملوندی.

- دوعملوندی: opcode چهار بیتی (۱۶ ترکیب)؛ ۱۴ تا مصرف شده و ۲ ترکیب می‌ماند.
- هر ترکیب باقی‌مانده با ۵ بیت اضافه، ۳۲ تک‌عملوندی می‌دهد: $2 \times 32 = 64$. ۶۰ تا مصرف شده و ۴ ترکیب می‌ماند.
- هر ترکیب باقی‌مانده با ۵ بیت دیگر، ۳۲ بدون‌عملوند می‌دهد: $4 \times 32 = 128$.

تعداد بیت‌های فیلد: opcode برابر $\lceil \log_2 \text{تعداد دستورها} \rceil$ ، ثبات برابر $\log_2$ تعداد ثبات‌ها ، و آدرس حافظه همهٔ بیت‌های باقی‌مانده.

✏️ مثال

دستور ۲۴ بیتی با قالب «opcode + ثبات + آدرس حافظه»، ۳۲ دستور و ۱۶ ثبات: opcode $\lceil \log_2 32 \rceil = 5$ بیت، ثبات $\log_2 16 = 4$ بیت، و آدرس $24 - 5 - 4 = 15$ بیت ⇐ $2^{15} = 32768$ خانهٔ حافظه قابل آدرس‌دهی است.

درس ۲ معماری‌ها و شیوه‌های آدرس‌دهی

معماری	نمونه
پشته‌ای (صفرآدرسه)	PUSH A ، PUSH B ، ADD ، POP C
انباشتگر (تک‌آدرسه)	LOAD A ، ADD B ، STORE C
ثبات-حافظه	ADD R1, A
بارگذاری و ذخیره (RISC)	فقط LD و ST با حافظه کار می‌کنند

✏️ **مثال (C × (A + B) = D در هر معماری)**

- **پشته‌ای:** PUSH A ، PUSH B ، ADD ، PUSH C ، MUL ، POP D (۶ دستور، بدون آدرس در ADD و MUL).
- **انباشتگر:** LOAD A ، ADD B ، MUL C ، STORE D (۴ دستور).
- **ثبات-حافظه:** LOAD R1, A ، ADD R1, B ، MUL R1, C ، STORE R1, D .
- **RISC:** LD R1, A ، LD R2, B ، LD R3, C ، ADD R4, R1, R2 ، MUL R4, R4, R3 ، ST R4, D (۶ دستور، ولی همه ساده و هم‌طول).

آدرس‌دهی	عملوند
بی‌واسطه	خود عدد
مستقیم	M[addr]
غیرمستقیم	M[M[addr]]
ثبات غیرمستقیم [R]	M[R]
ایندکس یا جابه‌جایی d[R]	M[R + d]

✏️ **مثال برای هر سطر جدول**

M[100] = 200 ، M[200] = 300 ، R1 = 100 ، و فیلد آدرس دستور ۱۰۰ است.

- بی‌واسطه: عملوند **۱۰۰**.
- مستقیم: M[100] = 200 .
- غیرمستقیم: M[M[100]] = M[200] = 300 .
- ثبات غیرمستقیم [R1] : M[100] = 200 .
- ایندکس 100[R1] : M[100 + 100] = M[200] = 300 .

اجرای برنامه: هر خط را جداگانه اجرا کن و جدولی از ثبات‌ها نگه دار. جهت (مقصد چپ یا راست) را از صورت سؤال بخوان.

درس ۳ انتقال ثبات (RTL) و مسیر داده

- $P: R2 \leftarrow R1$ یعنی وقتی سیگنال P فعال است، در لبهٔ کلاک R۱ در R۲ نوشته می‌شود. **سیگنال کنترلی که به Load وصل است همان شرط RTL است.**
- **گذرگاه مشترک با بافر سه‌حالته:** یک دیکدر روی Enable ها (منبع) و یک دیکدر روی Load ها (مقصد).
- **بانک ثبات با دو درگاه خواندن و یک درگاه نوشتن:** هر درگاه خواندن یک دیکدر و (برای k ثبات n بیتی) $k{\cdot}n$ بافر سه‌حالته می‌خواهد. درگاه نوشتن هم یک دیکدر برای Load ها.
- **ردگیری چند سیکل:** در هر سیکل، همهٔ ورودی‌ها را با مقادیر **فعلی** حساب کن و بعد ثبات‌هایی را که Load دارند هم‌زمان به‌روز کن.
- **حداقل سیکل:** کارهای مستقل که منبع مشترک ندارند (ALU، گذرگاه، درگاه نوشتن) می‌توانند هم‌زمان انجام شوند.

✏️ **مثال برای هر مورد**

- **شرط RTL:** در $T1: R2 \leftarrow R1$ ، سیم T۱ به Load ثبات R۲ وصل است. اگر در لبهٔ کلاک $T1 = 1$ باشد، R۲ مقدار R۱ را می‌گیرد؛ وگرنه عوض نمی‌شود.
- **گذرگاه:** با ۴ ثبات، برای $R1 \leftarrow R3$ دیکدر منبع کد 11 می‌گیرد (Enable بافر R۳) و دیکدر مقصد کد 01 (Load ثبات R۱).
- **بانک ثبات:** ۸ ثبات ۱۶ بیتی با دو درگاه خواندن ⇐ هر درگاه یک دیکدر ۳ به ۸ و $8 \times 16 = 128$ بافر، یعنی ۲۵۶ بافر برای دو درگاه. درگاه نوشتن یک دیکدر ۳ به ۸ روی Load ها دارد.
- **هم‌زمانی:** با $R1 = 5$ و $R2 = 3$ ، در یک سیکل $R1 \leftarrow R2, R2 \leftarrow R1$ ⇐ $R1 = 3$ و $R2 = 5$. هر دو مقدار قدیمی را خواندند، پس جابه‌جایی بدون ثبات کمکی انجام شد.
- **موازی:** $R1 \leftarrow R1 + R2$ (از ALU) و $PC \leftarrow PC + 1$ (با شمارندهٔ خود PC) منبع مشترکی ندارند و در یک سیکل انجام می‌شوند.

درس ۴ واحد کنترل

- **سخت‌افزاری:** سریع؛ با شمارندهٔ زمانی و دیکدر.
- **ریزبرنامه‌ای:** حافظهٔ کنترل. ریزدستور مانو چهار فیلد دارد: عملیات، شرط (U بی‌شرط، I ، S ، Z)، پرش (JMP ، $CALL$ ، RET ، MAP)، و آدرس.
  - **زیرروال INDRCT (آدرس غیرمستقیم) در مانو:**

```
INDRCT: READ   U  JMP  NEXT
        DRTAR  U  RET
```

- **چرخهٔ واکشی:** $MAR \leftarrow PC$ ؛ $MDR \leftarrow M[MAR]$ و $PC \leftarrow PC + 1$ ؛ $IR \leftarrow MDR$. یعنی ۳ سیکل در مسیر دادهٔ ساده.

✏️ مثال برای هر مورد

- **INDRCT:** با $AR = 50$ و $M[50] = 300$: ریزدستور اول (READ) کار $DR \leftarrow M[AR] = 300$ را انجام می‌دهد و به خط بعد می‌رود؛ دومی (DRTAR) کار $AR \leftarrow DR = 300$ را انجام می‌دهد و برمی‌گردد. حالا AR آدرس مؤثر را دارد.
- **واکشی:** با $PC = 100$ و دستور X در $M[100]$: سیکل ۱ ⇐ $MAR = 100$ ؛ سیکل ۲ ⇐ $MDR = X$ و $PC = 101$؛ سیکل ۳ ⇐ $IR = X$.

✍️ تمرین فصل ۲

اول خودت حل کن، بعد پاسخ‌نامه

۱. دستور ۱۶ بیتی، ۸ ثبات، دستورهای سه‌ثباتی. حداکثر چند دستور سه‌ثباتی داریم؟

۲. RTL زیر چه دستوری است؟ $MAR \leftarrow X;\ DR \leftarrow M[MAR];\ A \leftarrow A + DR$

🔑 پاسخ‌ها در پاسخ‌نامهٔ آخر فصل: صفحهٔ ۲۷

📝 آزمون فصل ۲

سؤال‌های واقعی کنکور ارشد کامپیوتر

۱۶ سؤال | ⏱️ زمان: ۴۰ دقیقه برای ۱۶ سؤال | 🔑 کلید و راه‌حل: **صفحهٔ ۲۷**

✔️ مثل جلسهٔ کنکور: زمان بگیر، روی هیچ سؤالی بیشتر از ۴ دقیقه نمان، و در مربع کنار سؤال‌های غلط یا حدسی علامت بزن تا در دور دوم فقط همان‌ها را حل کنی.

۱ ارشد ۱۴۰۴ · سؤال ۸۳ — غلط یا حدسی؟ ☐

۸۳- در یک کامپیوتر دارای ۱۶ ثبات عام‌منظوره و گذرگاه آدرس ۱۰ بیتی، قالب دستورالعمل‌ها ۲۴ بیتی است. چنانچه ۲۵۶ دستور تک‌آدرسی از نوع حافظه‌ای مستقیم و ۱۰۲۴ دستور تک‌آدرسی ثباتی مستقیم و غیرمستقیم باشد، حداکثر چند دستور دو آدرسی که یکی آدرس حافظه و دیگری ثبات باشد، می‌توان داشت؟

۱) ۵۱۲
۲) ۱۰۰۷
۳) ۱۰۲۴
۴) ۱۰۶۴

۲ ارشد ۱۴۰۴ · سؤال ۸۹ — غلط یا حدسی؟ ☐

۸۹- تکه‌کد زیر، مربوط به کدام معماری است؟

```
Push A
push B
Add
Pop C
```

۱) مبتنی بر پشته
۲) مبتنی بر انباشتگر
۳) مبتنی بر ثبات ـ حافظه
۴) مبتنی بر ثبات ـ ثبات / بارگذاری ـ ذخیره‌سازی

۳ ارشد ۱۴۰۲ · سؤال ۸۶ — غلط یا حدسی؟ ☐

۸۶- یک کامپیوتر دارای دستورات و حافظه‌ای با کلمات 32 بیتی، 8 ثبات و 112 دستورالعمل است. هر دستورالعمل از یک بخش Opcode و دو میدان (Field) آدرس تشکیل شده است: یکی برای ثبات و یکی برای حافظه. می‌توان از حافظه در هر ثبات و یا بالعکس، از ثبات در خانه‌ای از حافظه نوشت. امکان جابه‌جایی مستقیم داده بین خانه‌های حافظه وجود ندارد. تعداد بیت‌های مورد نیاز برای میادین مختلف دستورات کدام است؟ (Opcode, RegAddr, MemAddr)

۱) (8 , 3 , 21) بیت
۲) (7 , 3 , 22) بیت
۳) (7 , 22 , 3) بیت
۴) (8 , 8 , 16) بیت

۴ ارشد ۱۳۹۹ · سؤال ۷۷ — غلط یا حدسی؟

۷۷- در کامپیوتری طول دستورات ۱۴ بیتی و فیلدهای مربوط به آدرس ۵ بیتی است. اگر این پردازنده ۱۴ دستور مختلف دو اپرندی و ۶۰ دستور یک اپرندی داشته باشد، تعداد دستورات صفر اپرندی این پردازنده کدام است؟

۱) ۶۰
۲) ۶۴
۳) ۱۲۸
۴) ۱۶۰

۵ ارشد ۱۳۹۹ · سؤال ۸۰ — غلط یا حدسی؟

۸۰- مقادیر حافظه در آدرس‌های مختلف در شکل زیر مشخص شده است.

ثبات‌های A، B، C و D نیز به‌ترتیب با مقادیر اولیه: 100 ، 110 ، 0 و 1 مقداردهی شده‌اند.

مشخص کنید خروجی برنامه زیر کدام است؟ (توجه: جهت عملیات از راست به چپ است.)

بعد از اجرای برنامه زیر مقادیر ثبات‌های D و C و B و A به‌ترتیب کدام است؟

```
move  D,10[A]
move  A,20[B]
mult  D,A
move  C,[D]
xchg B,C     ;   Exchange Registers Contents
```

آدرس	حافظه
100 :	100
110 :	−10
120 :	120
130 :	−12

۱) ۱۲۰ , ۱۱۰ , ۱۲۰ , −۱۲
۲) ۱۱۰ , ۱۳۰ , ۱۱۰ , ۱۳۰
۳) ۱۲۰ , −۱۲ , ۱۱۰ , ۱۳۰
۴) ۱۳۰ , −۱۱۰ , ۱۲۰ , ۱

۶ ارشد ۱۳۹۹ · سؤال ۸۴ — غلط یا حدسی؟


۸۴- در یک کامپیوتر دو آدرسه با طول کلمه ۱۶ بیت (طول واحد آدرس‌پذیر ۸ بیتی) و حافظه‌ای به حجم ۶۴ کیلوبایت، دستورات در دو قالب یک و دو کلمه‌ای کد می‌شوند و شیوهٔ نشانی‌دهی مورد استفاده مستقیم حافظه‌ای و ثباتی است. اگر تعداد دستورات یک کلمه‌ای ۱۵ باشد (با فرض استفادهٔ کامل از فضای opcode) حداکثر تعداد دستورات دو کلمه‌ای کدام است؟

۱) ۱۰۲۳
۲) بیشتر از ۱۰۲۳
۳) کمتر از ۱۰۲۳
۴) با این اطلاعات قابل تعیین نیست.

۷ ارشد ۱۴۰۴ · سؤال ۸۷

غلط یا حدسی؟

۸۷- کد معادل با معماری زیر، در زبان **RTL** چیست؟



۱) $CLK: R۲ \leftarrow R۱$

۲) $CLK: R۱ \leftarrow R۲$

۳) $P: R۱ \leftarrow R۲$

۴) $P: R۲ \leftarrow R۱$

۸ ارشد ۱۴۰۳ · سؤال ۸۷

غلط یا حدسی؟

۸۷- کدام‌یک از موارد زیر، مشخص‌کننده **Subroutine** مربوط به عملیات **INDRCT** (دسترسی به آدرس غیرمستقیم) در یک واحد کنترل مبتنی بر ریزبرنامه است؟

۱)

NOP	S	JMP	OVER
NOP	U	JMP	FETCH

۲)

NOP	I	CALL	INDRCT
ACTDR	U	JMP	NEXT
WRITE	U	JMP	FETCH

۳)

PCTAR	U	JMP	NEXT
READ , INCPC DRTAR	U	JMP	NEXT


۴)

READ	U	JMP	NEXT
DRTAR	U	RET	

۹ ارشد ۱۴۰۲ · سؤال ۷۹

غلط یا حدسی؟

۷۹- در مدار زیر، حداقل تعداد سیکل‌های لازم جهت جابه‌جایی (Swap) محتوای ثبات‌های **Reg۱** و **Reg۴** کدام است؟ (فرض کنید که **Select** مالتی پلکسرها و **Clock Enable (CE)** ثبات‌ها توسط ماشین حالت مناسب تولید خواهد شد.)



۱) ۲


۲) ۳

۳) ۴

۴) مسیرهای لازم برای این جابه‌جایی وجود ندارد.

۱۰ ارشد ۱۴۰۲ · سؤال ۸۱ غلط یا حدسی؟

۸۱- مدار زیر به همراه سیگنال‌های کنترلی مشخص‌شده طی ۵ سیکل داده شده است. مقدار ثبات R_3 پس از ۵ سیکل کدام است؟



سیکل ۱: $Sel_0 = 0$ ، $LdR_0 = 1$ ، $LdR_1 = 1$

سیکل ۲: $Sel_1 = 0$ ، $LdR_2 = 1$

سیکل ۳: $Sel_0 = 1$ ، $LdR_0 = 1$ ، $Sel_1 = 1$ ، $Sel_2 = 0$ ، $LdR_3 = 1$

سیکل ۴: $Sub = 1$ ، $LdR_3 = 1$ ، $Sel_2 = 1$ ، $Sel_1 = 0$ ، $LdR_2 = 1$

سیکل ۵: $Add = 1$ ، $LdR_3 = 1$ ، $Sel_2 = 1$

۱) ۲۵
۲) ۸۹
۳) ۱۱۱
۴) ۱۶۱

۱۱ ارشد ۱۴۰۲ · سؤال ۸۵ غلط یا حدسی؟

۸۵- می‌خواهیم برای یک بانک ثبات (Register File) شامل 4 ثبات 4 بیتی مداری طراحی کنیم که امکان انتخاب دو ثبات به‌عنوان ورودی به واحد ALU و یک ثبات به‌عنوان محل نگهداری خروجی ALU داشته باشد. برای طراحی این مدار (به‌غیر از ثبات‌ها) به کمک دیکودر و مالتی پلکسر به چه مشخصاتی نیاز است؟

۱) سه رمزگشای (decoder) 2×4 و 16 بافر سه حالته
۲) دو رمزگشای (decoder) 2×4 و 16 بافر سه حالته
۳) دو رمزگشای (decoder) 2×4 و 32 بافر سه حالته
۴) سه رمزگشای (decoder) 2×4 و 32 بافر سه حالته

۱۲ ارشد ۱۴۰۲ · سؤال ۸۸ — غلط یا حدسی؟

۸۸- با فرض اینکه **X** آدرس یک خانه در حافظه است، این برنامه **RTL** معادل اجرای کدام دستور است؟

t0 : MAR <= X

t1 : DR <= M[MAR]

t2 : M[MAR] <= A

t3 : A <= DR

۱) STA X

۲) LDA X

۳) COMP A,X

۴) XCHG A, X

۱۳ ارشد ۱۴۰۱ · سؤال ۸۸ — غلط یا حدسی؟


۸۸- در شکل زیر، اگر قسمت **Opcode** دستورالعمل به شکل | x_1 | x_0 | y_1 | y_0 | باشد، دستور **mov R_3 , R_1** (جهت انتقال از راست به چپ) دارای چه **Opcode** به **Hex** است؟

۱) D

۲) E

۳) ۷


۴) ۱



۱۴ ارشد ۱۴۰۰ · سؤال ۹۰

غلط یا حدسی؟

۹۰- شکل زیر مسیر دادهٔ یک پردازندهٔ Accumulator Based ساده و جدول صحت واحد ALU آن را نشان می‌دهد. برای اجرای دستور TWOSCOMP adr به چند سیکل نیاز است؟ (این دستور محتویات خانهٔ حافظه به آدرس adr را مکمل ۲ می‌کند. توجه کنید که باید از مرحله واکشی دستور کار را شروع کنید.)




Func	Y
000	A
001	B
010	A + B
011	A − B
100	B + ۱
101	A + ۱
110	A and B
111	NOT B

۱) ۵
۲) ۶
۳) ۹
۴) ۱۰

۱۵ ارشد ۱۳۹۹ · سؤال ۷۵

غلط یا حدسی؟

۷۵- مسیر داده (datapath) زیر داده شده است و ALU تنها عملیات ضرب، جمع، و انتقال (خروجی برابر با یکی از ورودی‌ها) دارد. برای محاسبهٔ $x(x+2)$ و ثبت آن در RA حداقل چند کلاک لازم است؟




۱) ۳ کلاک
۲) ۴ کلاک
۳) ۵ کلاک
۴) با این مسیر داده و قابلیت‌های ALU امکان‌پذیر نیست.

۱۶ ارشد ۱۳۹۸ · سؤال ۷۲

غلط یا حدسی؟

۷۲- در شکل زیر L_i ورودی فرمان load و E_i فرمان Enable خروجی سه حالته ثبات i است. برای اینکه انتقال $R_2 \leftarrow R_3$ انجام شود، کدام کُد عملیات باید به این مدار اعمال شود؟ (کد به Hex نشان داده شده و با فرمت $y_1y_0x_1x_0$ است.)



۱) B ۲) C ۳) D ۴) E

کارت خلاصهٔ فصل ۲

برای مرور سریع، شب قبل از آزمون

- opcode گسترش‌پذیر: Σ تعداد × 2^(فیلد) ≥ 2^(طول) . ترکیب‌های باقی‌مانده × 2^(بیت آزادشده) .
- پشته‌ای = PUSH، POP و عملیات بدون عملوند. d[R] = M[R + d] .
- RTL: سیگنال Load همان شرط است. بانک ثبات: هر درگاه خواندن یک دیکدر و k·n بافر.
- INDRCT مانو: READ U JMP NEXT و DRTAR U RET . واکشی ۳ سیکل.

پاسخ‌نامهٔ فصل ۲

تا تمرین‌ها و آزمون فصل را خودت حل نکرده‌ای، این صفحه‌ها را نخوان.

تمرین فصل ۲

برگشت ← صفحهٔ ۱۹

۱. $16 - 9 = 7$ بیت opcode، پس ۱۲۸.

۲. ADD X

آزمون فصل ۲ — کلید و راه‌حل

کلید رسمی سازمان سنجش

برگشت ← صفحهٔ ۲۰

سؤال ۱	سؤال ۲	سؤال ۳	سؤال ۴	سؤال ۵	سؤال ۶	سؤال ۷	سؤال ۸	سؤال ۹	سؤال ۱۰	سؤال ۱۱
۲	۱	۲	۳	۱	۲	۴	۴	۲	۴	۴

سؤال ۱۲	سؤال ۱۳	سؤال ۱۴	سؤال ۱۵	سؤال ۱۶
۴	۱	۳	۲	۴

۱ گزینهٔ ۲ (۱۰۰۷)

دستور ۲۴ بیتی. دوآدرسه (حافظه ۱۰ بیت + ثبات ۴ بیت) 2^{14} الگو مصرف می‌کند. تک‌آدرسهٔ حافظه‌ای 2^{10} و تک‌آدرسهٔ ثباتی 2^4. از $N{\cdot}2^{14} + 256{\cdot}2^{10} + 1024{\cdot}2^4 \le 2^{24}$ نتیجه می‌شود $N \le 1024 - 16 - 1 = 1007$.

۲ گزینهٔ ۱

PUSH و POP و ADD بدون عملوند یعنی پشته‌ای.

۳ گزینهٔ ۲

۱۱۲ دستور یعنی ۷ بیت، ۸ ثبات یعنی ۳ بیت، و $32 - 10 = 22$ بیت آدرس حافظه.

۴ گزینهٔ ۳ (۱۲۸)

مثال درس ۱.

۵ **گزینهٔ ۱**

- $D \leftarrow M[10 + 100] = -10$
- $A \leftarrow M[20 + 110] = -12$
- $D \leftarrow D \times A = 120$
- $C \leftarrow M[120] = 120$
- با xchg : $B = 120$ و $C = 110$

نتیجه به ترتیب D، C، B، A: 120، 110، 120، -12.

۶ **گزینهٔ ۲ (بیشتر از ۱۰۲۳)**

آدرس ۱۶ بیتی کل کلمهٔ دوم را پر می‌کند، پس کلمهٔ اول دستورهای دوکلمه‌ای فقط opcode و فیلد ثبات دارد. ۱۵ دستور یک‌کلمه‌ای فقط بخش کوچکی از فضای opcode را مصرف می‌کنند. سؤال تعداد ثبات‌ها را نگفته، ولی با فیلدهای ثبات معمول، فضای باقی‌مانده بیش از ۱۰۲۳ دستور دوکلمه‌ای جا دارد. این استدلال کلید رسمی است؛ سؤال کمی ناقص است.

۷ **گزینهٔ ۴**

سیگنال P به Load ثبات R۲ وصل است: $P: R2 \leftarrow R1$.

۸ **گزینهٔ ۴**

زیرروال INDRCT مانو (درس ۴).

۹ **گزینهٔ ۲ (۳)**

- سیکل ۱: $Reg5 \leftarrow Reg1$ و $Reg6 \leftarrow Reg4$ (موازی).
- سیکل ۲: انتخاب Reg۵ و نوشتن در Reg۴.
- سیکل ۳: انتخاب Reg۶ و نوشتن در Reg۱.

۱۰ **گزینهٔ ۴ (۱۶۱)**

مقدار R۰ و R۱ بعد از سیکل ۱ برابر ۵ و ۶ است.

- با $Sel_1 = 0$ ضرب‌کننده $R0 \times R0$ و با $Sel_1 = 1$ ضرب‌کننده $R1 \times R1$ را می‌دهد.
- سیکل ۲: $R2 = 25$.
- سیکل ۳: $R3 = 36$ و $R0 \leftarrow 10$.
- خط بازخورد از خروجی $\mathbf{A + B}$ ی ALU به MUX می‌رود. پس سیگنال Sub روی R۳ اثری ندارد.
- سیکل ۴: $R3 = 25 + 36 = 61$ و $R2 = 100$.
- سیکل ۵: $R3 = 100 + 61 = 161$.

(اگر بازخورد از $A - B$ بود، جواب در گزینه‌ها نبود.)

---

۱۱ **گزینهٔ ۴**

دو درگاه خواندن: ۲ دیکدر و $2 \times 4 \times 4 = 32$ بافر سه‌حالته. یک درگاه نوشتن: یک دیکدر دیگر. جمع ۳ دیکدر.

---

۱۲ **گزینهٔ ۴**

حافظه در DR خوانده می‌شود، A در حافظه نوشته می‌شود، و DR در A. این تبادل یعنی $XCHG\ A, X$.

---

۱۳ **گزینهٔ ۱**

با انتقال از راست به چپ، R۱ به R۳ می‌رود. مقصد R۳ با $x = 11$ و منبع R۱ با $y = 01$. پس $1101 = D$.

---

۱۴ **گزینهٔ ۳ (۹)**

- واکشی: ۳ سیکل.
- $MAR \leftarrow IR(adr)$ ، $MDR \leftarrow M$ ، $Tmp \leftarrow MDR$.
- $ACC \leftarrow NOT\ B$ ، $ACC \leftarrow ACC + 1$ $(A + 1)$.
- $MDR \leftarrow ACC$ و نوشتن در حافظه.

---

۱۵ **گزینهٔ ۲ (۴)**

- $RA \leftarrow X$
- $RB \leftarrow X + RA = 2x$
- $RA \leftarrow RA \times X = x^2$
- $RA \leftarrow RA + RB$

با مسیر داده‌ای که ورودی X فقط از یک MUX می‌رسد، ۳ کلاک کافی نیست.

---

۱۶ **گزینهٔ ۴**

مقصد L_3 یعنی $y = 11$ و منبع E_2 یعنی $x = 10$. پس $y_1y_0x_1x_0 = 1110 = E$.

فصل ۳

۳ کارایی و قانون آمدال، خط لوله، و حافظهٔ نهان

۳ درس | ۱۹ سؤال کنکور در آزمون فصل

🎯 **سهم در کنکور** ۱۹ سؤال در ارشد ۱۳۹۸ تا ۱۴۰۴ (۶ کارایی، ۵ خط لوله، ۸ حافظهٔ نهان). همه محاسبه‌ای‌اند و با چند فرمول ثابت حل می‌شوند.

⏱️ **زمان مطالعه** دو بلوک ۹۰ دقیقه‌ای.

نقشهٔ فصل: ۱ کارایی و قانون آمدال | ۲ خط لوله | ۳ حافظهٔ نهان | 📝 آزمون فصل

درس ۱ کارایی و قانون آمدال

- **زمان اجرا** = تعداد دستور × CPI / فرکانس . کارایی = 1/زمان .
- **CPI میانگین** = Σ (درصد کلاس × CPI کلاس) .
- **آمدال:** اگر کسر f از زمان s برابر سریع‌تر شود: تسریع = $1 / ((1 - f) + f/s)$.
- **چند بخش با هم:** تسریع = $1 / (\text{بخش ثابت} + \Sigma\, f_i/s)$.
- **«۲۰٪ بهبود کارایی»** یعنی زمان جدید = زمان قدیم / ۱٫۲.
- اگر بخشی **کندتر** شود ($s < 1$)، کسرش در فرمول بزرگ‌تر می‌شود.

✏️ **مثال برای هر قاعده**

- **زمان اجرا:** 10^9 دستور، $CPI = 2$ و فرکانس 2 GHz ⇐ $10^9 \times 2 / (2 \times 10^9) = 1$ ثانیه.
- **CPI میانگین:** ۵۰٪ ALU (CPI ۱)، ۲۰٪ load (CPI ۲)، ۳۰٪ پرش (CPI ۳) ⇐ $0.5 + 0.6 + 0.6 = 1.7$.
- **آمدال:** ۶۰٪ زمان ۴ برابر سریع‌تر ⇐ $1/(0.4 + 0.15) \approx 1.82$. حتی اگر آن بخش بی‌نهایت سریع شود، تسریع از $1/0.4 = 2.5$ بیشتر نمی‌شود.
- **۲۰٪ بهبود:** برنامهٔ ۱۰ ثانیه‌ای ⇐ $10/1.2 \approx 8.33$ ثانیه (نه ۸).
- **کندتر:** ۲۰٪ زمان دو برابر کندتر ($s = 0.5$) ⇐ $1/(0.8 + 0.4) \approx 0.83$ ، یعنی کندتر شدن کل.

✏️ **مثال**

۴۰٪ زمان روی RAM (۲ برابر سریع‌تر) و ۳۰٪ روی دیسک (۳ برابر سریع‌تر): $1/(0.3 + 0.2 + 0.1) = 1.67$

درس ۲ خط لوله

- **k طبقه، n ورودی:** زمان $(k + n - 1)\cdot\tau$ که τ برابر کندترین طبقه (+ تأخیر ثبات) است.
- **بدون خط لوله:** $n \times$ مجموع تأخیرها .
- **تسریع بیشینه** (n به بی‌نهایت) = (مجموع تأخیرها) / τ . با تأخیر ثبات δ: $\Sigma / (\max + \delta)$.
- **مدار با چند مسیر موازی:** تأخیر بدون خط لوله = **طولانی‌ترین مسیر**. τ = کندترین ماژول.

✏️ **مثال برای هر مورد**

- **زمان:** ۴ طبقهٔ ۱۰ نانوثانیه‌ای و ۱۰۰ ورودی ⇐ $(4 + 99) \times 10 = 1030$ ns . بدون خط لوله $100 \times 40 = 4000$ ns . تسریع ≈ 3.88 که با زیاد شدن n به ۴ نزدیک می‌شود.
- **با تأخیر ثبات:** طبقه‌های $8, 10, 9, 7$ (جمع ۳۴) و $\delta = 1$ ⇐ $\tau = 11$ و تسریع بیشینه $34/11 \approx 3.09$.
- **مسیر موازی:** ماژول (۵) A، بعد B (۷) و C (۴) به‌صورت موازی، بعد D (۳). بدون خط لوله: $5 + 7 + 3 = 15$. با خط لوله: $\tau = 7$ (کندترین ماژول).

مخاطرهٔ داده در خط لولهٔ ۵ مرحله‌ای (IF ID EX DM WB) بدون forwarding

- دستور وابسته باید ID خود را **بعد از** WB دستور تولیدکننده انجام دهد.
- **با فرض «نوشتن در نیمهٔ اول، خواندن در نیمهٔ دوم»:** ID می‌تواند **در همان** سیکل WB باشد. فاصلهٔ ۱ (دستور بلافاصله بعد) یعنی **۲ توقف**.
- **بدون این فرض:** فاصلهٔ ۱ یعنی **۳ توقف**.
- کل سیکل = $(n - 1) + 5 +$ توقف‌ها .

✏️ **مثال**

ADD R1, R2, R3 و بلافاصله SUB R4, R1, R5 .

سیکل	۱	۲	۳	۴	۵	۶
ADD	IF	ID	EX	DM	WB	
SUB		IF	–	–	ID	EX ...

- با فرض «نوشتن در نیمهٔ اول»: ID دستور SUB در سیکل ۵ (همراه WB) ⇐ ID به‌جای سیکل ۳ در سیکل ۵ ⇐ **۲ توقف**. کل: $5 + 1 + 2 = 8$ سیکل.
- بدون آن فرض: ID در سیکل ۶ ⇐ **۳ توقف**.
- اگر یک دستور مستقل بینشان باشد (فاصلهٔ ۲)، یک توقف کمتر.

> ⚠️ **تلهٔ تستی**
>
> کنکور ۱۴۰۴ (سؤال ۸۴) فرض اول و کنکور ۱۴۰۱ (سؤال ۹۳) فرض دوم را گرفته. در تست، اگر عدد بدون فرض در گزینه‌ها نبود، فرض دیگر را امتحان کن.

درس ۳ حافظهٔ نهان

تقسیم آدرس

آدرس = Tag | Index | Offset

- $\text{Offset} = \log_2$(اندازهٔ بلوک) (به واحد آدرس‌پذیر: بایت یا کلمه).
- $\text{Index} = \log_2$(تعداد مجموعه‌ها) . تعداد مجموعه‌ها = تعداد بلوک‌های نهان / تعداد راه‌ها.
  - نگاشت مستقیم: مجموعه = بلوک.
  - انجمنی کامل: Index صفر است.
- Tag = طول آدرس − Index − Offset .
- **سربار:** (Tag + بیت اعتبار [+ dirty]) × تعداد بلوک‌ها .

> ✏️ **مثال**
>
> نهان ۱ مگابایت، حافظه ۵۱۲ مگابایت، بلوک ۳۲ بایت، نگاشت مستقیم:
>
> - آدرس ۲۹ بیت، Offset ۵.
> - بلوک‌ها $2^{20}/2^5 = 2^{15}$ ، پس Index ۱۵.
> - Tag $29 - 15 - 5 = 9$.

> ✏️ **مثال (تقسیم آدرس کوچک)**
>
> آدرس ۸ بیتی، بلوک ۴ بایتی، ۸ بلوک با نگاشت مستقیم ⇐ Tag ۳، Index ۳، Offset ۲. آدرس $185 = 101\ 110$
> 01_2: بلوک $\lfloor 185/4 \rfloor = 46$ ، مجموعه $46 \bmod 8 = 6$ (110) و Tag ۵ (101). سربار: $(3 + 1) \times 8 = 32$ بیت.

شبیه‌سازی نرخ اصابت

۱. بلوک = ⌊آدرس / اندازهٔ بلوک⌋ .

۲. مجموعه = بلوک mod تعداد مجموعه‌ها .

۳. در هر مجموعه، فهرست LRU نگه دار.

مثال ✏️

۴ بلوک نهان، بلوک یک‌کلمه‌ای، دنبالهٔ $0, 4, 0, 4, 1$.

- **نگاشت مستقیم (۴ مجموعه):** ۰ و ۴ هر دو به مجموعهٔ ۰ می‌روند و مدام هم را بیرون می‌کنند ⇐ ۵ عدم اصابت، ۰ اصابت.
- **۲-راهه (۲ مجموعه):** ۰ و ۴ هر دو در مجموعهٔ ۰ جا می‌شوند ⇐ M, M, H, H, M ⇐ **۲ اصابت**.

زمان دسترسی

$\text{AMAT} = \text{زمان اصابت} + \text{نرخ عدم اصابت} \times \text{جریمه}$. در مسائل «چند کلاک برای این دنباله»، برای هر دسترسی هزینهٔ اصابت یا عدم اصابت را جمع بزن. سیاست جایگزینی (LRU، MRU، FIFO) را دقیق اجرا کن.

مثال ✏️

- **AMAT:** اصابت ۱ سیکل، عدم اصابت ۵٪ و جریمهٔ ۱۰۰ ⇐ $1 + 0.05 \times 100 = 6$ سیکل.
- **LRU در برابر FIFO** (یک مجموعهٔ ۲-راهه، دنبالهٔ A, B, A, C, B):
  - LRU: M, M, H ؛ C جای B را می‌گیرد (B کمتر اخیراً استفاده شده)؛ **۱**. M ⇐ B **اصابت**.
  - FIFO: M, M, H ؛ C جای A را می‌گیرد (A اول آمده بود)؛ **۲**. H ⇐ B **اصابت**. پس LRU همیشه بهتر نیست؛ سیاست را دقیق اجرا کن.

تمرین فصل ۳ ✍️ — اول خودت حل کن، بعد پاسخ‌نامه

۱. خط لولهٔ ۴ طبقه با تأخیرهای $2, 3, 2, 3$ و تأخیر ثبات ۱. تسریع بیشینه؟

۲. نهان ۴-راهه، ۶۴ کیلوبایت، بلوک ۶۴ بایت، آدرس ۳۲ بیتی. Tag و Index؟

۳. ۵۰٪ زمان ۱۰ برابر سریع‌تر شود. تسریع؟

🔑 پاسخ‌ها در پاسخ‌نامهٔ آخر فصل: **صفحهٔ ۴۱**

📝 آزمون فصل ۳

سؤال‌های واقعی کنکور ارشد کامپیوتر

۱۹ سؤال | ⏱️ زمان: ۴۵ دقیقه برای ۱۹ سؤال | 🔑 کلید و راه‌حل: **صفحهٔ ۴۱**

✔️ مثل جلسهٔ کنکور: زمان بگیر، روی هیچ سؤالی بیشتر از ۴ دقیقه نمان، و در مربع کنار سؤال‌های غلط یا حدسی علامت بزن تا در دور دوم فقط همان‌ها را حل کنی.

۱ ارشد ۱۴۰۴ · سؤال ۸۶ — غلط یا حدسی؟ ☐

۸۶- در یک سامانه پردازشی، ۴۰٪ زمان برای دسترسی به حافظه **RAM** و ۳۰٪ زمان برای دسترسی به هارددیسک صرف می‌شود. اگر سرعت دسترسی به حافظه **RAM** و دیسک را به‌ترتیب دو و سه برابر کنیم، تسریع چقدر می‌شود؟

۱) ۱/۳۳
۲) ۱/۵
۳) ۱/۶۶
۴) ۲/۵

۲ ارشد ۱۴۰۳ · سؤال ۸۵ — غلط یا حدسی؟ ☐

۸۵- دو پیاده‌سازی مختلف از یک معماری مجموعه دستورات را درنظر بگیرید. این دستورات براساس میزان متوسط تعداد پالس‌های ساعت برای اجرای هر دستور (CPI)، به چهار کلاس مختلف با نام‌های A، B، C و D تقسیم شده‌اند. مقادیر CPI در هر کلاس و درصد استفاده از کلاس‌های دستورات در دو پیاده‌سازی مختلف P۱ و P۲ مطابق با جدول زیر است. در پیاده‌سازی اول (P۱)، نرخ پالس ساعت ۲/۴ G Hz و در پیاده‌سازی دوم (P۲) ۳ GHz است. در اجرای یک برنامه با 10^6 دستور، کدام پیاده‌سازی و چند برابر سریع‌تر است؟

	درصد استفاده در برنامه				مقدار CPI در هر کلاس			
	A	B	C	D	A	B	C	D
P۱	۳۰	۲۰	۴۰	۱۰	۱	۳	۲	۱
P۲	۲۰	۵۰	۲۰	۱۰	۱	۱	۳	۲

۱) P۲ و ۱/۵
۲) P۲ و ۲
۳) P۱ و ۱/۵
۴) P۱ و ۲

۳ ارشد ۱۴۰۳ · سؤال ۸۶ — غلط یا حدسی؟ ☐

۸۶- برای افزایش کارایی یک پردازنده، در بخش جمع‌کننده از واحد محاسبات و منطق (ALU) آن، به اندازه ۲ برابر تسریع ایجاد شده است. درصورتی‌که احتمال استفاده از جمع‌کننده در اجرای برنامه‌ها برابر ۲۰ درصد و احتمال استفاده از واحد محاسبات و منطق برابر ۷۰ درصد باشد، میزان تسریع پردازنده در اجرای برنامه‌ها، کدام است؟

۱) ۱/۰۷
۲) ۱/۸
۳) ۱/۱۲
۴) ۱/۵۳

۴ ارشد ۱۴۰۲ · سؤال ۸۴ — غلط یا حدسی؟

۸۴- در یک سامانه پردازشی، 40٪ زمان برای دسترسی به حافظه RAM و 30٪ زمان برای دسترسی به هارد دیسک صرف می‌شود. اگر سرعت دسترسی به حافظه RAM و دیسک را به‌ترتیب دو و سه برابر کنیم، تسریع چقدر می‌شود؟

۱) ۱/۳۳
۲) ۱/۵
۳) ۱/۶۶
۴) ۲/۵

۵ ارشد ۱۴۰۱ · سؤال ۹۱ — غلط یا حدسی؟

۹۱- فرکانس پردازنده A برابر ۱GHz، تعداد متوسط کلاک (CPI) به‌ازای هر دستورالعمل برابر ۱ و تعداد دستورات در هر حالت برابر n است. اگر بخواهیم فرکانس را برای بهبود سرعت اجرای برنامه به ۱/۵GHz برسانیم، CPI جدید چقدر باید باشد که ۲۰٪ بهبود کارایی اجرا را به دنبال داشته باشد؟

۱) ۱/۲۵
۲) ۱/۲
۳) ۰/۸
۴) ۰/۷۵

۶ ارشد ۱۳۹۸ · سؤال ۷۱ — غلط یا حدسی؟

۷۱- در یک کامپیوتر مجموعه دستورالعمل‌ها به‌گونه‌ای تغییر کرده است که ۲۰ درصد زمان یک برنامه ۴ برابر تسریع شده، ۳۰ درصد آن ۲ برابر کاهش سرعت یافته و نیز ۱۰ درصد از دستورات حذف شده است. سرعت این برنامه در حالت جدید نسبت به حالت قبل چه تغییری کرده است؟

۱) سرعت بدون تغییر است.
۲) سرعت افزایش یافته است.
۳) سرعت کاهش یافته است.
۴) مفروضات برای پاسخ کافی نیست.

۷ ارشد ۱۴۰۴ · سؤال ۸۴ — غلط یا حدسی؟

۸۴- فرض کنید که در یک پردازنده برای اجرای پایپ‌لاین دستورات از پنج مرحله واکشی دستور (IF)، به‌دست آوردن عملوندها (ID)، اجرا در ALU (EX)، مراجعه به حافظه (DM) و نوشتن نتایج در ثبات مقصد (WB) استفاده می‌شود و هیچ‌گونه امکان رفع وابستگی (hazard) به‌صورت نرم‌افزاری و یا forwarding وجود نداشته باشد. هر مرحله در یک پالس ساعت انجام می‌شود. درصورت وجود وابستگی، به کمک اضافه کردن تأخیر (Stall) رفع می‌شود. برای اجرای دستورات زیر، به چند پالس ساعت نیاز است؟ (عملیات ثباتی در دستورات، از راست به چپ است.)

```
ADD R1, R2, R3
SUB R4, R1, R2
AND R5, R2, R1
```

۱) ۸
۲) ۹
۳) ۱۰
۴) ۱۱

۸ ارشد ۱۴۰۱ · سؤال ۹۳ — غلط یا حدسی؟


۹۳- فرض کنید که در یک پردازنده برای اجرای پایپ‌لاین دستورات از پنج مرحلهٔ واکشی دستور (IF)، به‌دست آوردن عملوندها (ID)، اجرا در ALU (EX)، مراجعه به حافظه (DM) و نوشتن نتایج در ثبات مقصد (WB) استفاده می‌شود و هیچ‌گونه امکان رفع مخاطرات (Hazard) وابستگی به‌صورت نرم‌افزاری و یا روانه‌سازی (Forwarding) وجود نداشته باشد و این مخاطرات فقط با اضافه کردن تأخیر (Stall) در پایپ‌لاین رفع می‌شود. برای اجرای دستورات زیر به چند پالس ساعت نیاز است؟

LD X۱, ۲۰ (X۱۰)
LD X۲, ۳۰ (X۲۰)
ADD X۳, X۲, X۱

۱) ۱۲ ۲) ۱۱ ۳) ۱۰ ۴) ۹

۹ ارشد ۱۴۰۰ · سؤال ۹۲ — غلط یا حدسی؟

۹۲- در مدار زیر با توجه به تأخیر هر ماژول که در داخل آن ذکر شده است، در صورت استفاده از خط لوله در بهترین حالت، برای بینهایت ورودی مختلف حداکثر تسریع کدام است؟ (تأخیر اتصالات ناچیز است.)



۱) ۳ ۲) ۴ ۳) ۸ ۴) ۹

۱۰ ارشد ۱۴۰۰ · سؤال ۹۴ — غلط یا حدسی؟

۹۴- در یک سیستم دیجیتال پردازش ورودی ۱۲ نانوثانیه زمان می‌برد. دو خط لوله مختلف A با ۶ طبقه و تأخیر طبقات (۱,۲,۲,۳,۲,۱) نانوثانیه و خط لوله B با ۴ طبقه و تأخیر طبقات (۳,۳,۴,۳) برای این سیستم طراحی و ساخته شده‌اند. (تأخیر بافر بین طبقات ناچیز است). اگر زمان پردازش n ورودی با خط لوله A را با TA_n و زمان پردازش n ورودی با خط لوله B را با TB_n نشان دهیم، کدام مورد درست است؟

۱) $TA_۳ \neq TB_۳$
۲) $TA_۶ > TB_۵$
۳) $\frac{TA_\infty}{TB_\infty} = ۱/۵$
۴) $TA_{۷۰} < TB_{۷۰} - ۸$

۱۱ ارشد ۱۳۹۹ · سؤال ۷۸ — غلط یا حدسی؟

۷۸- یک پردازنده با ۵ مرحله مطابق شکل زیر در نظر بگیرید. اگر تأخیر ثبات‌هایی که برای پایپ‌لاین شدن اضافه می‌شوند، برابر ۱ نانوثانیه باشد، بیشترین میزان تسریع این پایپ‌لاین چند نانوثانیه است؟



۱) ۳
۲) ۳٫۲
۳) ۳٫۵
۴) ۴

۱۲ ارشد ۱۴۰۴ · سؤال ۸۸ — غلط یا حدسی؟

۸۸- حافظه نهان مجموعه انجمنی ۲ تایی که اندازه هر مجموعه ۲ بلوک و اندازه هر بلوک ۴ کلمه و از الگوریتم جایگزینی LRU بهره می‌برد، مفروض است. چنانچه اندازه حافظه نهان ۱۶ کلمه باشد، نرخ موفقیت پس از انجام درخواست‌های کلمات زیر، به‌ترتیب از چپ به راست چیست؟

۲۱-۵۱-۸-۷۶-۳۰-۱۰-۰۸-۷۷-۷۹-۷۸-۲۳-۲۰-۱۸-۷۶-۸-۳۰-۳۱-۱۱-۹-۲۲

۱) $\frac{۱۲}{۲۰}$
۲) $\frac{۱۱}{۲۰}$
۳) $\frac{۱۰}{۲۰}$
۴) $\frac{۹}{۲۰}$

۱۳ ارشد ۱۴۰۳ · سؤال ۸۳ — غلط یا حدسی؟

۸۳- یک سیستم حافظه اصلی با ظرفیت ۲G بایت و حافظه نهان با ظرفیت ۲۵۶ Kw (w: یک کلمه معادل ۴ بایت) است. حافظه نهان از روش ۲-way set associative استفاده می‌کند و اندازه هر بلاک در آن، ۱۶ بایت است. تعداد بیت‌های index و TAG به‌ترتیب کدام‌اند؟

۱) ۱۶ و ۱۱
۲) ۱۵ و ۱۲
۳) ۱۵ و ۱۱
۴) ۱۶ و ۱۲

۱۴ ارشد ۱۴۰۳ · سؤال ۸۸ — غلط یا حدسی؟

۸۸- فرض کنید یک سامانه کامپیوتری از یک سطح حافظه نهان‌داده تمام‌انجمنی با گنجایش ۴ بلوک و یک حافظه اصلی با گنجایش ۲۵۶ بلوک در کنار پردازنده تشکیل شده است. چه تعداد کلاک برای اجرای دنباله دسترسی‌های بلوکی زیر، مورد نیاز است؟ (دسترسی از چپ به راست اتفاق می‌افتد) $\overrightarrow{A, B, C, D, E, A}$

توضیح : از زمان اجرای تمامی دستورات غیر از دستورات دسترسی به حافظه صرف‌نظر شده است. همچنین زمان جستجو در حافظه نهان یک کلاک، زمان انتقال داده از حافظه نهان به پردازنده یک کلاک و زمان انتقال داده از حافظه اصلی به حافظه نهان، ۱۰ کلاک است. سیاست جایگزینی استفاده شده در حافظه نهان، سیاست MRU درنظرگرفته شده است. توجه نمایید که ارتباط پردازنده با سلسله مراتب حافظه تنها از طریق حافظه نهان صورت می‌گیرد.)

۱) ۳۳
۲) ۶۲
۳) ۷۵
۴) ۸۴

۱۵ ارشد ۱۴۰۲ · سؤال ۸۷ — غلط یا حدسی؟

۸۷- یک حافظه نهان (Cache) دارای نگاشت مستقیم (Direct mapping) و ظرفیت 1 MB و حافظه اصلی دارای ظرفیت 512 MB است. بلوک‌های حافظه هر کدام 32 بایتی هستند. میادین مختلف آدرس (Tag, Block, Word offset) چند بیتی هستند؟

۱) (5 , 15 , 9) بیت

۲) (5 , 15 , 12) بیت

۳) (5 , 18 , 9) بیت

۴) (5 , 14 , 10) بیت

۱۶ ارشد ۱۴۰۱ · سؤال ۹۲ — غلط یا حدسی؟

۹۲- حافظه نهان مجموعه انجمنی با حجم ۱ مگابایت با اندازهٔ بلوک ۸ بایتی مفروض است. اگر آدرس‌های درخواستی CPU، ۲۴ بیتی باشد، تعداد راه‌های (ways) هر مجموعهٔ این حافظه چقدر باشد تا اندازه میدان برچسب در قالب آدرس ۱۰ بیتی شود؟

۱) ۱۲۸ — ۲) ۶۴

۳) ۸ — ۴) ۶

۱۷ ارشد ۱۴۰۰ · سؤال ۸۹ — غلط یا حدسی؟

۸۹- یک سیستم حافظه‌ای دارای یک حافظه اصلی به گنجایش ۴GW و یک حافظه Cache با گنجایش ۲۵۶kW (W:word) (۴ کلمه در هر بلوک) است. اگر Cache از مکانیزم ۴ – way set associative استفاده کند، کدام گزینه تعداد بیت‌های لازم برای فیلدهای Tag و Index را نشان می‌دهد؟

۱) ۱۴ بیت برای Index و ۱۴ بیت برای Tag

۲) ۱۴ بیت برای Index و ۱۶ بیت برای Tag

۳) ۱۶ بیت برای Index و ۱۴ بیت برای Tag

۴) ۱۶ بیت برای Index و ۱۶ بیت برای Tag

۱۸ ارشد ۱۳۹۹ · سؤال ۷۶ — غلط یا حدسی؟

۷۶- اگر حجم حافظه اصلی ۴ مگابایت باشد، و حافظهٔ Cache به‌صورت ۴ – way Set Associative باشد و دارای گنجایش ۱۲۸ کیلوبایت باشد. با فرض اینکه هر بلوک ۱۶ بایت است، میزان سربار اضافه شده به Cache (شامل فیلد نشان: tag و بیت اعتبار: valid) چند کیلوبیت است؟

۱) ۱۶

۲) ۳۲

۳) ۶۴

۴) ۹۶

۱۹ ارشد ۱۳۹۹ · سؤال ۸۳

غلط یا حدسی؟

۸۳- حجم حافظهٔ اصلی در یک کامپیوتر M کلمه است که X برابر حجم حافظهٔ نهان (اندازه بلوک $B = 2b$ کلمه) می‌باشد. طول میدان نشان (Tag) در حافظهٔ نهان با نگاشت مستقیم (direct mapped)، مجموعهٔ انجمنی W-راهه (W-way set-associative)، و انجمنی کامل (Fully-associative) به‌ترتیب کدام است؟

(فرض کنید $M = 2^m$ ، $X = 2^x$ ، $W = 2^w$)

۱) $m-x$ ، $x+w$ و $m-b$

۲) x ، $x-w$ و $m-x$

۳) x ، $x+w$ و $m-b$

۴) $m-x$ ، $x-w$ و $m-x$

کارت خلاصهٔ فصل ۳

برای مرور سریع، شب قبل از آزمون

- ✔ زمان = $IC \times CPI / f$. آمدال: $1/(\text{ثابت} + \Sigma f/s)$.
- ✔ خط لوله: $(k + n - 1)\tau$ ؛ تسریع بیشینه $\Sigma/(\max + \delta)$. RAW پشت‌سرهم: ۲ توقف (نیم‌سیکل) یا ۳ توقف.
- ✔ نهان: Offset = بلوک، Index = مجموعه‌ها، Tag = بقیه. سربار = $(\text{Tag} + \text{valid}) \times$ بلوک‌ها . LRU را برای هر مجموعه جدا شبیه‌سازی کن.

پاسخ‌نامهٔ فصل ۳

تا تمرین‌ها و آزمون فصل را خودت حل نکرده‌ای، این صفحه‌ها را نخوان.

تمرین فصل ۳

برگشت ← صفحهٔ ۳۴

۱. $10/(3+1) = 2.5$

۲. بلوک‌ها 2^{10}، مجموعه‌ها 2^8. پس Tag ۱۸، Offset ۶، Index ۸.

۳. $1/(0.5+0.05) \approx 1.82$

آزمون فصل ۳ — کلید و راه‌حل

کلید رسمی سازمان سنجش

برگشت ← صفحهٔ ۳۵

سؤال ۱	سؤال ۲	سؤال ۳	سؤال ۴	سؤال ۵	سؤال ۶	سؤال ۷	سؤال ۸	سؤال ۹	سؤال ۱۰	سؤال ۱۱
۳	۱	۳	۳	۱	۳	۲	۳	۱ و ۲	۲	۲

سؤال ۱۲	سؤال ۱۳	سؤال ۱۴	سؤال ۱۵	سؤال ۱۶	سؤال ۱۷	سؤال ۱۸	سؤال ۱۹
۲	۲	۲	۱	۲	۲	۳	۳

۱ — **گزینهٔ ۳**

$1/(0.3 + 0.4/2 + 0.3/3) = 1/0.6 \approx 1.66$.

۲ — **گزینهٔ ۱**

- $CPI_1 = 0.3 + 0.6 + 0.8 + 0.1 = 1.8$ و $CPI_2 = 0.2 + 0.5 + 0.6 + 0.2 = 1.5$.
- زمان‌ها $1.8/2.4 = 0.75$ و $1.5/3 = 0.5$.
- پس P۲ به اندازهٔ **۱٫۵ برابر** سریع‌تر است.

۳ — **گزینهٔ ۳**

$1/(0.8 + 0.2/2) \approx 1.11$؛ نزدیک‌ترین گزینه ۱٫۱۲ است. (۷۰٪ ALU اطلاعات اضافه است؛ فقط بخش جمع‌کننده تسریع شده.)

۴ — **گزینهٔ ۳**

همان سؤال ۱ است: ۱٫۶۶.

۵ — **گزینهٔ ۱**

زمان جدید باید $n/1.2$ (بر حسب نانوثانیه) شود: $n \cdot CPI/1.5 = n/1.2$، پس $CPI = 1.25$.

۶ **گزینهٔ ۳**

$0.2/4 + 0.3 \times 2 + 0.5 = 1.15$. حتی اگر ۱۰٪ دستورهای حذف‌شده ۱۰٪ زمان را کم کنند، باز هم > 1 است. پس سرعت **کاهش** یافته.

۷ **گزینهٔ ۲ (۹)**

یک وابستگی RAW بین دو دستور پشت‌سرهم داریم. با فرض نوشتن در نیمهٔ اول سیکل، ۲ توقف: $7 + 2 = 9$.

۸ **گزینهٔ ۳ (۱۰)**

ADD به X۲ از دستور قبلی وابسته است. کلید این سؤال ID را **بعد از** WB حساب کرده، یعنی ۳ توقف: $7 + 3 = 10$.
(این فرض با سؤال ۷ فرق دارد؛ نکتهٔ درس ۲ را ببین.)

۹ **گزینه‌های ۱ و ۲ (هر دو پذیرفته شده)**

طولانی‌ترین مسیر $2 + (1 + 2) + 3 + 1 = 9$ است. کندترین ماژول ۳ است. تسریع $9/3 = 3$.

۱۰ **گزینهٔ ۲**

$\tau_A = 3$ و $\tau_B = 4$.

- $TA_6 = (6 + 6 - 1)\cdot 3 = 33$
- $TB_5 = (4 + 5 - 1)\cdot 4 = 32$

پس $TA_6 > TB_5$. بقیهٔ گزینه‌ها غلط‌اند:

- $TA_3 = 8\cdot 3 = 24 = 6\cdot 4 = TB_3$ (برابرند).
- $TA\infty/TB\infty = 3/4$.
- $TA_{10} = 45$ و $TB_{10} - 8 = 52 - 8 = 44$ ، پس $TA_{10} < TB_{10} - 8$ برقرار نیست.

۱۱ **گزینهٔ ۲**

$16/(4 + 1) = 3.2$.

۱۲ **گزینهٔ ۲ (۱۱/۲۰)**

نهان ۴ بلوکی و ۲-راهه یعنی ۲ مجموعه. با شبیه‌سازی LRU (بلوک = آدرس/L4 و مجموعه = بلوک mod ۲) ۱۱ اصابت به دست می‌آید (شبیه‌سازی رایانه‌ای).

۱۳ **گزینهٔ ۲**

آدرس بایتی ۳۱ بیت، نهان ۱ مگابایت، بلوک ۱۶ بایت. بلوک‌ها 2^{16} ، مجموعه‌ها 2^{15} . پس Index ۱۵ و Tag $31 - 15 - 4 = 12$.

۱۴ **گزینهٔ ۲ (۶۲)**

عدم اصابت: $1 + 10 + 1 = 12$؛ اصابت: $1 + 1 = 2$.

- A، B، C و D عدم اصابت‌اند: 48.
- E عدم اصابت است و D را (طبق MRU) بیرون می‌اندازد: 12.
- A اصابت است: 2.

جمع 62.

---

۱۵ **گزینهٔ ۱**

$(9, 15, 5)$ (مثال درس ۳).

---

۱۶ **گزینهٔ ۲**

Offset ۳ و Tag ۱۰، پس Index $24 - 10 - 3 = 11$. بلوک‌ها 2^{17}، پس تعداد راه‌ها $2^{17}/2^{11} = 64$.

---

۱۷ **گزینهٔ ۲**

آدرس ۳۲ بیت (بر حسب کلمه)، Offset ۲. بلوک‌ها 2^{16}، مجموعه‌ها 2^{14}. پس Index ۱۴ و Tag ۱۶.

---

۱۸ **گزینهٔ ۳ (۶۴ کیلوبیت)**

آدرس ۲۲ بیت، Offset ۴. بلوک‌ها 2^{13}، مجموعه‌ها 2^{11}. Tag برابر ۷. با بیت اعتبار ۸ بیت برای هر بلوک: $8 \times 8K =$ 64 کیلوبیت.

---

۱۹ **گزینهٔ ۳**

حافظهٔ اصلی X **برابر** نهان است، پس اندازهٔ نهان $2^{(m-x)}$.

- مستقیم: Tag = x.
- w-راهه: Tag = $x + w$.
- انجمنی کامل: Tag = $m - b$.