فصل ۴: ماشین حالت، حافظه و PLD، و توصیف سخت‌افزار (Verilog/VHDL)

سهم در کنکور: ۱۱ سؤال در ارشد ۱۳۹۸ تا ۱۴۰۴ (۶ ماشین حالت، ۱ حافظه و ۴ PLD، توصیف سخت‌افزار) + ۱ سؤال حذف‌شده. **زمان مطالعه:** یک بلوک ۹۰ دقیقه‌ای.

درس ۱: ماشین میلی و مور

	مور	میلی
خروجی وابسته به	فقط حالت	حالت **و** ورودی
در نمودار	داخل حالت (`a, 0`)	روی یال (`x/z`)
تعداد حالت برای یک تشخیص‌دهنده	معمولاً یکی بیشتر	کمتر

طراحی تشخیص‌دهندهٔ دنباله (مثلاً `1001` با هم‌پوشانی)

۱. حالت‌ها بر اساس «بلندترین پیشوندی که تا الان دیده شده» تعریف می‌شوند: S_0: –، S_1: 1، S_2: 10، S_3: 100.

۲. انتقال‌ها: در هر حالت برای ورودی ۰ و ۱، بلندترین پسوند رشتهٔ جدید که پیشوند الگو است را پیدا کن.

۳. با کدگذاری دودویی (S_0 = 00، …)، برای هر بیت حالت بعدی یک تابع بنویس و ساده کن.

خواندن نمودار: ورودی‌ها را قدم‌به‌قدم روی نمودار اجرا کن. در مور، خروجی حالت **شروع** هم معمولاً جزو دنباله است.

درس ۲: کمینه‌سازی حالت

- دو حالت **هم‌ارزند** اگر برای هر ورودی خروجی یکسان داشته باشند **و** حالت‌های بعدی‌شان هم‌ارز باشند.
- **روش افراز:**
  ۱. گروه‌بندی اول بر اساس سطر خروجی.
  ۲. هر گروه را بر اساس «گروه حالت بعدی» برای هر ورودی ریزتر کن.
  ۳. تا ثابت شدن تکرار کن.

- **میان‌بُر:** دو سطر **کاملاً یکسان** (حالت بعدی و خروجی) را فوراً یکی کن و همه‌جا جایگزین کن. بعد دوباره نگاه کن.

درس ۳: حافظه و مدارهای برنامه‌پذیر

- **ROM** با `2ⁿ × m` خانه، هر m تابع از n متغیر را پیاده می‌کند. PLA: AND و OR هر دو برنامه‌پذیر. PAL: فقط AND برنامه‌پذیر و OR ثابت.
- **بلوک FPGA (جدول جست‌وجوی ۱۶×۱ + فلیپ‌فلاپ + MUX):** هر بلوک یک تابع **حداکثر ۴ ورودی** و یک فلیپ‌فلاپ اختیاری دارد. برای شمردن تعداد بلوک:

  ۱. مدار را به «مخروط‌های» حداکثر ۴ ورودی تقسیم کن.

  ۲. هر فلیپ‌فلاپ یک بلوک می‌خواهد (اگر با منطق قبلش هم‌بلوک نشود).

درس ۴: Verilog و VHDL (در حد خواندن کد)

کد	سخت‌افزار
`always @(posedge clk)` با `if (!clr)`	فلیپ‌فلاپ با **پاک‌کردن همگام**
`always @(posedge clk or negedge rst)` با `if (!rst)`	فلیپ‌فلاپ با **ریست ناهمگام**
VHDL: `process(clk, rst)` با `if rst='0' … elsif rising_edge(clk)`	ریست ناهمگام
`assign y = …`	منطق ترکیبی
`Q <= {Q[2], Q[0]^Q[2], Q[1]}`	ثبات انتقال یا LFSR (همهٔ مقادیر سمت راست با مقدار **قبلی** حساب می‌شوند)

ردگیری موج: فقط در لحظه‌های رویداد فهرست حساسیت (مثلاً لبهٔ بالارونده‌ٔ d یا لبهٔ پایین‌رونده‌ٔ e) کد اجرا می‌شود. شرط‌ها را به‌ترتیب چک کن.

تمرین فصل ۴

۱. تشخیص‌دهندهٔ مور برای `11` (با هم‌پوشانی) چند حالت دارد؟

۲. برای ۴ تابع از ۵ متغیر چه ROM ای لازم است؟

> 🔑 **جواب‌ها:** پاسخ‌نامهٔ انتهای فصل، بخش ۱ (درس ۴: Verilog و VHDL (در حد خواندن کد))

📝 آزمون فصل ۴ (سؤال‌های واقعی کنکور ارشد کامپیوتر)

زمان: ۳۰ دقیقه برای ۱۱ سؤال.

۱. (ارشد ۱۴۰۴، سؤال ۷۸)


۷۸- اگر در جدول حالت زیر، حالت‌های معادل را حذف کنیم، چند حالت باقی می‌ماند؟


۱) ۴
۲) ۵
۳) ۶
۴) ۷


حالت فعلی	حالت بعدی		خروجی	
	$x=0$	$x=1$	$x=0$	$x=1$
a	f	b	0	0
b	d	c	0	0
c	f	e	0	0
d	g	a	1	0
e	d	c	0	0
f	f	b	1	1
g	g	h	0	1


۲. (ارشد ۱۴۰۳، سؤال ۷۷)


۷۷- مدار ترتیبی زیر با ورودی x و خروجی z را درنظر بگیرید. کدام مورد، ماشین حالت این مدار را نشان می‌دهد؟ (متغیرهای حالت به‌صورت y_1y_2 درنظر گرفته شوند.)



۱)



۲)


۳)


۴)


۳. (ارشد ۱۴۰۲، سؤال ۷۶)

۷۶- ماشین حالت زیر چه رشته‌ای را نمی‌تواند تشخیص دهد؟



۱) تعدادی صفر سپس یک

۲) ابتدا صفر، تعدادی یک سپس صفر

۳) تعدادی یک سپس صفر

۴) تعدادی یک سپس صفر و تعدادی یک سپس صفر

۴. (ارشد ۱۴۰۰، سؤال ۸۴)

۸۴- تابع بولی متناظر با ورودی‌های فلیپ فلاپ D که جهت طراحی مدار تشخیص رشته ورودی ۱۰۰۱ با طراحی به‌صورت میلی لازم است، در کدام گزینه درست است؟ رشته ورودی می‌تواند همپوشان باشد. برای مثال:

$x = 0101001000110010010$

$z = 0000001000000010010$

فرض کنید کدگذاری حالت‌ها به‌ترتیب دنبالهٔ اعداد باینری باشد.

۱) $d_0 = x \oplus y_1$
$d_1 = y_1\bar{y}_0 + \bar{x}(y_1 + y_0)$

۲) $d_0 = x + y_1.\bar{y}_0$
$d_1 = \bar{x}(y_1 \oplus y_0)$

۳) $d_0 = x \oplus y_1$
$d_1 = y_1y_0 + \bar{x}(\bar{y}_1 \,!y_0)$

۴) $d_0 = x \odot y_1$
$d_1 = y_1\bar{y}_0 x + \bar{x}y_1$

۵. (ارشد ۱۳۹۹، سؤال ۶۵)

۶۵- جدول حالت زیر پس از کاهش تعداد حالات دارای چند حالت خواهد بود؟

۱) ۴

۲) ۵


۳) ۶

۴) ۷

PS	NS/Output	
	x = ۰	x = ۱
a	f/۰	b/۰
b	d/۰	c/۰
c	f/۰	c/۰
d	g/۱	a/۰
e	d/۰	c/۰
f	f/۱	b/۱
g	g/۰	h/۱
h	g/۱	a/۰

۶. (ارشد ۱۳۹۸، سؤال ۶۹)

۶۹- نمودار حالت ماشینی به‌صورت زیر است. اگر ابتدای کار، ماشین در حالت b و ورودی‌ها به‌صورت ۱۰۱۱۰۱۰۰ باشند، کدام خروجی درست است؟ (ترتیب اعمال ورودی‌ها از بیت چپ به راست است.)



۱) ۱۰۰۱۰۰۱۰۱


۲) ۱۱۰۰۰۱۱۰۱

۳) ۱۰۱۱۰۰۱۰۰


۴) ۱۰۰۱۰۰۰۱۰

۷. (ارشد ۱۴۰۳، سؤال ۷۸)

۷۸- فرض کنید یک تراشه (آی سی) برنامه‌پذیر در اختیار داریم که در آن، آرایه‌ای از بلوک‌ها مانند شکل (الف) وجود دارد. مدار سطح گیت شکل (ب) بدون ساده‌سازی، حداقل به چه تعداد از این بلوک‌ها نیاز دارد؟ (محتوای ROM و خط انتخاب مالتی‌پلکسر (S)، قابل برنامه‌ریزی هستند.)



(الف)



(ب)

۱) ۲


۲) ۳

۳) ۴

۴) ۵

۸. (ارشد ۱۴۰۳، سؤال ۸۰)

۸۰- کد Verilog/VHDL زیر را درنظر بگیرید. با توجه به مقادیر ورودی‌ها که به‌صورت شکل موج داده شده‌اند، مقدار خروجی z پس از چهار سیکل، کدام است؟



۱) ۸۳
۲) ۶۱
۳) ۳۱
۴) ۲۰

```
module exam(A, B, d, e, z);
  input A,B, d, e;
  output z;
  wire [7:0] A, B;
  wire d, e;
  reg [7:0] z;

  always @(posedge d or negedge e)
   if ( !e ) begin
          z <= 0;
   end else begin
          z <= z + A + B;
   end
endmodule
```

```
entity exam is
port(
     d, e : in bit;
     A, B : in signed (7 downto 0);
     z : out signed (7 downto 0));
end entity exam;

architecture AR of exam is
begin
    process(d, e)
    begin
      if e = '0' then
          z <= (others => '0');
      elsif rising_edge(d) then
          z <= z + A + B;
      end if;
    end process;
end AR;
```

۹. (ارشد ۱۴۰۲، سؤال ۸۲)


۸۲- کد Verilog/VHDL زیر را در نظربگیرید. با توجه به مقادیر ورودی‌ها که به صورت شکل‌موج داده شده‌اند، خروجی Z کدام است؟

Verilog

```
module ParReg (A , load , clear , clk , Z);
   input  A , load , clear , clk;   output Z;
   wire  [7 : 0] A ;            wire  load , clear , clk;
   reg    [7 : 0]  Z;
   always @ (posedge  clk)
              if (!clear)   begin
                   Z = 0;
             end else begin
                   if (load) begin
                       Z = A;
                   end
              end
end module
```

VHDL

```
entity   ParReg is
      port (A : in bit underline vector;  clk, load, clear : in bit;   Z : out bit _vector);
end entity ParReg;
architecture RTL  of  Par Reg is
begin
   L : p r ocess (clk)
   begin
       if (ri sin g – edge(clk)) then
           if clear = '0'   then => '0');
           Z <=    (others => '0');
          elsif load = '1' then
          Z <= A;
         end if ;
   end process;
end architecture RTL;
```



۱۰. (ارشد ۱۴۰۱، سؤال ۸۲)

۸۲- کد وریلاگ زیر، توصیف‌کنندهٔ یک توالی شمارش با چه تعداد سیکل ساعت تکرار می‌باشد؟ (علامت ^ نشان‌دهندهٔ XOR است.)

```
module func (R, L, clk, Q);
    input [0:2]R;
    input L, clk;
    output reg [0:2]Q;
    always @(posedge clk)
        if (L)
            Q <= R;
        else
            Q <= {Q[2], Q[0] ^ Q[2], Q[1]};
endmodule
```

۱) ۸ ۲) ۷ ۳) ۶ ۴) ۵

۱۱. (ارشد ۱۳۹۸، سؤال ۶۷)

۶۷- در توصیف زیر، کدام مورد درست است؟ (هر دو کد یک مدار را توصیف می‌کنند.)

```
module DQ(Q, D, M, N);
    output Q;
    input D, M, N;
    reg Q;
    always @(posedge M or negedge N)
        if(N == 0) Q = 1'b0;
        else Q = D;
endmodule
```

(نسخه وریلاگ)

```
architecture ARCH of DQ is
begin
    process(M, N)
    begin
        if(N = '0')then
            Q <= '0';
        elseif(rising_edge(M)) then
            Q <= D;
        end if;
    end process;
end ARCH;
```

(نسخه VHDL)

۱) توصیف یک فیلپ فلاپ است. M کلاک و N بازنشانی ناهمگام (Async reset) است.
۲) توصیف یک فلیپ فلاپ است. M کلاک و N بازنشانی همگام (Sync reset) است.
۳) توصیف یک لچ است. M فعال‌ساز و N بازنشانی ناهمگام (Async reset) است.
۴) توصیف یک لچ است. M فعال‌ساز و N بازنشانی همگام (Sync reset) است.

🔑 **جواب‌ها و راه‌حل (کلید رسمی سازمان سنجش):** پاسخ‌نامهٔ انتهای فصل، بخش ۲ (آزمون فصل ۴ (سؤال‌های واقعی کنکور ارشد کامپیوتر))

🗂 کارت خلاصهٔ فصل ۴

- مور: خروجی در حالت؛ میلی: خروجی روی یال. تشخیص‌دهنده: حالت = بلندترین پیشوند دیده‌شده.
- کمینه‌سازی: سطرهای یکسان را ادغام کن و تکرار کن.
- ROM . بلوک FPGA: تابع حداکثر ۴ ورودی + یک فلیپ‌فلاپ. `2ⁿ × m`
- `posedge clk` تنها یعنی همگام. `or negedge rst` یعنی ناهمگام. سمت راست `<=` با مقادیر قبلی حساب می‌شود.

🔑 پاسخ‌نامهٔ فصل

بخش ۱: درس ۴: Verilog و VHDL (در حد خواندن کد)

۱. ۳ (هیچ، `1`، `11` با خروجی ۱).

۲. `4 × 32`

بخش ۲: آزمون فصل ۴ (سؤال‌های واقعی کنکور ارشد کامپیوتر)

سؤال	۱	۲	۳	۴	۵	۶	۷	۸	۹	۱۰	۱۱
کلید	۲	۳	۳	۲	۲	۱	۲	۳	۴	۲	۱

۱. گزینهٔ ۲ (۵). همان جدول سؤال ۵ است. در این دفترچه سطر h جا افتاده، ولی g به h اشاره می‌کند.

- b و e یکسان‌اند.
- با این یکی شدن، a و c هم یکسان می‌شوند.
- d و h یکسان‌اند.
- f و g جدا می‌مانند.

کلاس‌ها: `{a,c}، {b,e}، {d,h}، {f}، {g}` (با کمینه‌سازی رایانه‌ای تأیید شد).

۲. گزینهٔ ۳. $z = x \cdot y_1 \cdot y_2'$، $y_1^+ = z'$ و $y_2^+ = y_2$ (چون J همان y_2 است و $K = z$). در نتیجه:

- $00 \to 10$ (هر ورودی، خروجی ۰).
- در ۱۰: $x = 0$ حلقه با خروجی ۰؛ $x = 1$ به ۰۰ با خروجی ۱.
- $01 \to 11$ و ۱۱ روی خودش.

۳. گزینهٔ ۳. «تعدادی یک و بعد صفر» به S_3 می‌رسد که خروجی ۰ دارد. برای رسیدن به S_5 یک صفر دیگر لازم است. بقیهٔ الگوها به S_5 (خروجی ۱) می‌رسند.

۴. گزینهٔ ۲. حالت‌ها: `00 (−)، 01 (1)، 10 (10)، 11 (100)`.

- $y_0^+ = 1$ وقتی حالت بعد S_1 یا S_3 است: $d_0 = x + y_1 y_0'$.
- $y_1^+ = 1$ وقتی حالت بعد S_2 یا S_3 است: $d_1 = x'(y_1 \oplus y_0)$.

۵. گزینهٔ ۲ (۵). کلاس‌ها `{a,c}، {b,e}، {d,h}، {f}، {g}`.

۶. گزینهٔ ۱. از b با ورودی‌های `10110100`: حالت‌ها `b,e,a,b,e,a,b,c,d` با خروجی‌های `100100101`.

۷. گزینهٔ ۲ (۳ بلوک).

- یک بلوک برای فلیپ‌فلاپ i_1.

- یک بلوک برای منطق ۴ ورودی (i_0، Q، i_2، i_3).
- یک بلوک برای ۴ ورودی بعدی (خروجی قبلی، i_6، i_5، i_4) همراه با فلیپ‌فلاپ خروجی.

۸. گزینهٔ ۳ (۳۱).

- لبهٔ اول d: چون `e = 0` ، `z = 0` .
- لبهٔ دوم: `z = 14 + 16 = 30` .
- لبهٔ پایین‌روندهٔ e: `z = 0` .
- لبهٔ سوم: `z = 5 + 6 = 11` .
- لبهٔ چهارم: `z = 11 + 10 + 10 = 31` .

۹. گزینهٔ ۴. clear همگام است و فقط در لبهٔ بالارونده‌ٔ کلاک اثر دارد. در لبه‌هایی که `clear = 1` و `load = 1`، Z مقدار A را می‌گیرد. در لبه‌ای که `clear = 0` ، Z صفر می‌شود.

۱۰. گزینهٔ ۲ (۷). این یک LFSR بیشینه است: از هر حالت غیرصفر چرخه‌ای به طول ۷ دارد (شبیه‌سازی رایانه‌ای).

۱۱. گزینهٔ ۱. حساس به لبهٔ بالارونده‌ٔ M (کلاک) است و N با لبهٔ پایین‌رونده در فهرست حساسیت آمده. پس فلیپ‌فلاپ با ریست ناهمگام.

(سؤال ۸۷ ارشد ۱۴۰۰ در این مبحث حذف شده است.)