



Problema 3 – 2025.2

● Tema

Uso da placa FPGA DE10-Lite e da linguagem Verilog comportamental e estrutural para o controle automatizado de uma linha de produção sequencial, empregando Máquinas de Estados Finitos (FSM) e integração de sensores e atuadores simulados.

● Objetivos de Aprendizagem

Após a realização com sucesso da solução do problema, o/a discente será capaz de:

- Compreender e aplicar Máquinas de Estados Finitos (FSM) no controle de processos industriais;
- Projetar sistemas digitais combinacionais e sequenciais em Verilog comportamental e integrá-los em nível estrutural;
- Implementar um controlador digital automatizado com múltiplas entradas e saídas;
- Empregar FSMs, contadores, temporizadores e decodificadores utilizando estruturas de controle (always, case, if) em Verilog;
- Usar os recursos da placa DE10-Lite (chaves, botões, LEDs e displays de 7 segmentos) como interfaces físicas de entrada e saída;
- Aplicar técnicas de projeto modular, depuração e validação em hardware reconfigurável (FPGA).

● Problema

O Instituto do Vinho do Vale do São Francisco (VINHOVASF) busca automatizar o processo de envase, vedação e inspeção de garrafas de vinho tropical. Atualmente, essa etapa é feita de modo manual, e a automação proposta visa aumentar a produtividade e reduzir falhas humanas.

Você e sua equipe deverão projetar e implementar um sistema digital automatizado que simule, em hardware, o controle sequencial da linha de produção, utilizando a placa FPGA DE10-Lite e o Verilog comportamental para a modelagem da lógica de controle.

O sistema deverá representar sensores e atuadores utilizando entradas e saídas da placa (chaves, botões, LEDs e displays), e coordenar as etapas do processo industrial com base em máquinas de estados e lógica de transição temporal.




Figura 1 – Ilustração do Processo de produção a ser automatizado.

- Requisitos:

- Descrição Geral do Processo:

- O operador aciona o botão START (KEY0) para iniciar o processo, zerando a contagem de dúzias e reiniciando o sistema.
 - Caso não haja garrafa na posição de enchimento e a esteira esteja livre, o motor (M) é ligado (LED).
 - Quando uma garrafa é detectada na posição de enchimento, o sistema aciona a válvula de enchimento (EV), que permanece ativa até que o sensor de nível indique enchimento completo.
 - Após o enchimento, se houver rolha disponível, o atuador de vedação (VE) é acionado.
 - A cada garrafa vedada, o sistema decrementa o contador de rolhas, exibindo o valor no display de 7 segmentos (HEX1–HEX0).
 - Quando o número de rolhas atinge 5 unidades, o dispensador (DISP) é acionado automaticamente, repondo 15 novas rolhas.
 - O operador pode também adicionar rolhas manualmente utilizando uma chave (SW7), respeitando o limite máximo do contador.

- Se não houver rolhas disponíveis, o sistema deve desligar o motor e acender o LED de alarme (LEDR[0]).
- Após a vedação, o motor da esteira é reativado, conduzindo a garrafa até o sensor de controle de qualidade (CQ).
- Se o controle de qualidade for aprovado, a garrafa segue para o setor de lacre; caso contrário, o sistema deve acionar o descarte (LED).
- No final da esteira, o sensor de contagem incrementa o contador de dúzias, exibido no display (HEX3–HEX2).
- Quando 10 dúzias forem completadas, o contador deve ser reiniciado automaticamente.

● Produto

1. Formalização do Projeto: A avaliação sobre a síntese de Máquinas de Estados Finitos (MEF) será realizada sob a forma de um documento que deverá conter:
 - I. Diagrama em alto nível do circuito proposto, apresentando todos os periféricos de entrada e saída, os módulos funcionais do seu sistema e como eles estão conectados. Isso inclui componentes como botões, chaves, LEDs, etc.;
 - II. Breve descrição sobre as entradas e saídas do circuito projetado;
 - III. Justificativa sobre o tipo de MEF a ser utilizada;
 - IV. Formalização do projeto.

A descrição da formalização do projeto da MEF deve conter os seguintes passos:

- Passo 01: Desenho do diagrama de estados.
- Passo 02: Tabela de transição de estados.
- Passo 03: Minimização de estados.
- Passo 04: Codificação de estados.
- Passo 05: Modificação da tabela de transição de estados.
- Passo 06: Escolha dos elementos de memória.
- Passo 07: Construção da tabela de excitação.
- Passo 08: Obtenção das equações de excitação.
- Passo 09: Obtenção das equações de saída.
- Passo 10: Desenho do circuito.

● Cronograma

Semana	Aula	Data	Descrição
12	24	29/10	Apresentação Problema 3
	25	31/10	Problema 3 – Tutorial/Desenvolvimento
13	26	05/11	Problema 3 – Tutorial/Desenvolvimento
	27	07/11	Problema 3 – Tutorial/Desenvolvimento
14	28	12/11	Problema 3 – Tutorial/Desenvolvimento
	29	14/11	Problema 3 – Tutorial/Desenvolvimento
15	30	19/11	Problema 3 – Tutorial/Desenvolvimento
	31	21/11	Entrega Problema 3 e Documentação Final

● Avaliação

Conforme o envolvimento dos participantes do grupo nas discussões e na apresentação final, a qualquer momento o tutor poderá escolher um(a) estudante para fazer perguntas sobre o funcionamento de qualquer componente, tanto nas sessões tutoriais quanto na apresentação do projeto.

O estudante que não comparecer, ou se atrasar, no dia da sessão de apresentação, terá automaticamente nota “0” (zero) no problema, excetuando-se as condições que permitem 2ª chamada de avaliações, conforme regulamento do curso.

A nota final será composta pelo barema descrito na Tabela 1, conforme o detalhamento que se segue:

Tabela 1: Barema da nota final

Nota	Peso
Desempenho individual	3,0
Atividades Práticas	1,5
Projeto	3,5
Documentação	2,0

Desempenho Individual

Nota de participação individual nas sessões tutoriais, conforme o interesse e entendimento demonstrado pelo aluno, assim como sua assiduidade, pontualidade, contribuição nas discussões, cumprimento das metas atribuídas e desempenho na apresentação do problema no laboratório.

Atividades Práticas

Nota correspondente ao cumprimento dos roteiros experimentais que serão apresentados nas Sessões de Atividades Práticas.

Projeto

Nota atribuída à apresentação, simulação, demonstração e testes do projeto desenvolvido pelo subgrupo no ambiente Quartus, bem como qualidade do código-fonte (organização e comentários).

Documentação

Nota atribuída ao relatório técnico (um por subgrupo), considerando qualidade da redação (ortografia e gramática), organização dos tópicos, definição do problema, descrição da solução, explicação dos experimentos, análise dos resultados, detalhando os itens não atendidos, se for o caso. Esta nota será computada conforme os critérios descritos na Tabela 2.

Tabela 2: Barema da documentação

Critério	Peso
Qualidade da Redação (Ortografia e Gramática)	1
Definição do Problema	1
Descrição da Solução (10 passos)	6
Explicação dos Testes	1
Análise dos Resultados	1

● ORIENTAÇÕES

Geral

Cada grupo tutorial será dividido em subgrupos de até 3 pessoas. As sessões tutoriais serão usadas para análises e explanações sobre as abordagens teóricas, discussões pertinentes e tomadas de decisão. Assim, instrui-se, que o tutor realize o acompanhamento e avaliação do desempenho individual em cada sessão tutorial

segundo os critérios a seguir: assiduidade/pontualidade; cumprimento de metas (contribuição efetiva); participação, e domínio dos conteúdos.

Note que grande parte do trabalho, dentro do componente curricular, será conduzido prioritariamente fora das sessões tutoriais. Por isso, cada grupo deve se organizar quanto à forma e periodicidade das reuniões de execução das atividades. Os membros do grupo são responsáveis pelas informações que serão levadas para as sessões tutoriais, e por isso devem estar atentos à busca em fontes confiáveis. Os grupos tutoriais deverão utilizar os canais de comunicação (chat, fórum, grupos de discussão) que serão disponibilizados nos Ambientes Virtuais de Aprendizagem (AVA) - Google Classroom.

Relatório

O relatório deverá seguir o modelo indicado pelo tutor. Este documento, contudo, será avaliado de acordo com os itens que o compõem:

- Introdução devidamente contextualizada, contendo ainda uma apresentação do problema qual deseja-se resolver;
- Metodologias e técnicas aplicadas para o projeto e desenvolvimento da solução do problema, fundamentadas usando a teoria de circuitos digitais utilizando fontes confiáveis e diversificadas;
- Descrição em alto nível do circuito proposto, apresentando todos os periféricos de entrada e saída, e módulos funcionais do seu sistema e como eles estão conectados. Isso inclui componentes como botões, chaves ou LEDs.
- Descrição sobre qual o papel de cada módulo do circuito.
- Discussão dos resultados de síntese, no que se refere ao uso de elementos lógicos (LEs) do FPGA;
- Descrição e análise dos testes e simulações realizadas em nível de projeto;

É importante observar que não serão admitidas cópias de materiais existentes.

Apresentação

A apresentação do projeto será conduzida em sessão tutorial específica, conforme o calendário. Cada grupo tutorial deve se preparar adequadamente para conduzir uma apresentação do projeto, considerando os recursos disponíveis em bancada. Durante a apresentação, serão realizadas perguntas referentes ao processo de desenvolvimento do projeto para todos os membros do grupo. Dessa forma, é importante que todos tenham conhecimento sobre os tópicos cobertos, mesmo que ocorra uma divisão das atividades.

Sessões “Atividades Práticas”

No sentido do acompanhamento das atividades de desenvolvimento e implementação da solução, haverão sessões tutoriais denominadas de “Atividades Práticas”. Durante estes encontros, os alunos devem desenvolver suas atividades de desenvolvimento que serão devidamente orientadas pelo tutor. Cabe ao aluno estar atento ao cronograma e preparar-se adequadamente para esta sessão.

● Referências Básicas

- TOCCI, R. J. Sistemas Digitais: Princípios e Aplicações, Ed. LTC, 7^a. Edição, 2000.
- WAKERLY, J. F. Digital design: principles and practices. 3rd ed. Prentice Hall, 2001.
- MANDADO, E. Sistemas Electrónicos Digitales, 9^ºed, Marcombo, S.A. 2007.
- GAJSKI, D. D. Principles of Digital Design, Prentice Hall, 1997.
- PADILLA, A. J. G. Sistemas digitais. Lisboa: McGraw - Hill, 1993.
- RABAHEY, J. M.; CHANDRAKASAN, A. P.; NIKOLIC, B. Digital integrated circuits: a design perspective. 2nd ed. Pearson Education, 2003.

● Links úteis

- Site do Laboratório de Eletrônica Digital e Sistemas (LEDS):
<https://sites.google.com/uefs.br/ltec3-leds>