# **Sistemi di Calcolo (A.A. 2014-2015)**

Corso di Laurea in Ingegneria Informatica e Automatica Sapienza Università di Roma

## Esercizi riepilogativi sulla seconda parte del Modulo I – Sistemi di memoria

### Domanda 1

Si consideri un'operazione movl x, %eax. L'istruzione richiede una transazione di accesso a memoria che effettua una serie di passi che scambiano dati fra la CPU e la memoria utilizzando il bus della memoria. Quali?

#### Domanda 2

Qual è il tempo tipico di accesso (latenza) a una memoria DRAM?

A	1-10 nanosecondi	В	10-100 nanosecondi
C	1-10 microsecondi	D	1-10 millisecondi

### Domanda 3

Qual è il tempo tipico di accesso (latenza) a un disco (tradizionale, non a stato solido)?

A	1-10 nanosecondi	В	10-100 nanosecondi
C	1-10 microsecondi	D	1-10 millisecondi

#### Domanda 4

Una memoria DRAM non conserva i dati in essa immagazzinati in assenza di alimentazione elettrica. E' richiesto un refresh elettrico:

A	Ogni 10-100 nanosecondi	В	Ogni 10-100 microsecondi
C	Ogni 10-100 millisecondi	D	Ogni secondo

### Domanda 5

Grazie ai progressi tecnologici, la velocità di accesso ai dispositivi di memorizzazione basati su dischi magnetici si è costantemente ridotta durante l'ultimo decennio:

	Vero: i tempi di accesso a disco si		Falso: i tempi di accesso a disco sono
A	8	В	rimasti quasi invariati negli ultimi anni.
	predetto dalla Legge di Moore		

### Domanda 6\*1

L'istruzione movl (%eax), %ecx richiede sempre lo stesso tempo per essere completata indipendentemente dal contesto in cui viene richiamata.

	A	Vero	В	Falso
--	---	------	---	-------

## Domanda 7

Una memoria cache è una memoria:

A	Veloce e costosa	В	Veloce ed economica
C	Lenta e costosa	D	Lenta ed economica

 $<sup>^{1}</sup>$  Le risposte alle domande marcate con  $^{\ast}$  devono essere motivate.

# Domanda 8

Lo scopo di una memoria cache è:

A	Garantire protezione della memoria in modo che un processo non possa accedere allo spazio logico di un altro processo	ъ	Fornire uno spazio di memoria condiviso tra più processi per consentire loro di comunicare
С	Sfruttare le proprietà di località dei programmi per velocizzare gli accessi a memoria		Permettere a più core di accedere in parallelo alla stessa zona di memoria fisica

# Domanda 9

Un programma esibisce località spaziale nell'accesso alla memoria in uno di questi casi:

	Se una cella di memoria viene		Se una cella di memoria viene acceduta, è
٨	acceduta, è probabile che altre celle di	R	probabile che la stessa cella venga
A	memoria nel suo vicinato vengano	D	acceduta ancora a breve
	accedute a breve		

# Domanda 10

Le dimensioni attuali delle cache sono dell'ordine:

A	GB	В	KB-MB
_			

# Domanda 11

In una cache completamente associativa:

A	Ogni blocco di memoria può essere ospitato in qualsiasi blocco di cache	В	Ogni blocco di memoria ha un solo possibile blocco di cache che può ospitarlo
C	Ogni blocco di memoria ha diversi possibili blocchi di cache che possono ospitarlo, ma non tutti		Nessuna delle precedenti

# Domanda 12

Si ha un cache hit quando:

	Il processore accede a un indirizzo di		Il processore accede a un indirizzo di
A	memoria il cui contenuto non è stato	В	memoria il cui contenuto è stato
	precedentemente caricato in cache		precedentemente caricato in cache

# Domanda 13\*

Un cache miss di tipo "conflict" può aversi in una cache completamente associativa?

A Sì	В	No
------	---	----

# Domanda 14

Un cache miss di tipo "cold (compulsory)" si ha quando:

A	La cache avrebbe blocchi liberi per ospitare il blocco acceduto, ma per	R	Un determinato blocco di memoria viene caricato per la prima volta in cache
A	vincoli architetturali non sono utilizzabili per quel particolare blocco	Ь	

## Domanda 15\*

Si consideri un sistema con una piccola cache completamente associativa contenente 2 sole linee da 16 byte ciascuna. Quanti cache miss vengono generati dal seguente frammento di programma? Assumere che l'array v sia allineato a un indirizzo multiplo di 16 byte e che la cache inizialmente non contenga alcun blocco di memoria in uso al processo.

```
int v[12];
v[0]=5;
v[1]=4;
v[10]=3;
v[8]=2;
v[2]=v[10];
v[9]=v[1];
```

A	1	В	2
C	5	D	8

## Domanda 16\*

Con riferimento alla domanda 15, il programma esibisce qualche tipo di località?

A	No	В	Sì, solo spaziale
C	Sì, solo temporale	D	Sì, sia spaziale che temporale

### Domanda 17\*

Con riferimento alla domanda 15, quanti cache miss si avrebbero se la cache fosse a indirizzamento diretto?

A	1	В	2
C	4	D	8

## Domanda 18\*

Con riferimento alla domanda 15, i cache miss sono tutti "cold"?

A   Sì   B   No
-----------------

## Domanda 19\*

Con riferimento alla domanda 17, vi sono cache miss di tipo "conflict"?

|--|

### Domanda 20

In una gerarchia di memoria, le velocità di accesso sono tali che:

A	L1 > L2 > L3 > registri < memoria centrale < disco	В	Registri < L3 < L2 < L1 < memoria centrale < disco
C	L3 < L2 < L1 < registri < memoria centrale < disco	D	Registri < L1 < L2 < L3 < memoria centrale < disco

### Domanda 21\*

Di quanto è più lenta una mov M,R (memoria-registro) che accede a un valore non in cache rispetto a una mov R,R (registro-registro)?

A	~2x	В	> 30x
C	~5x	D	~10x

## Domanda 22\*

Quanti cache miss genera la scansione lineare di un array di n elementi assumendo una cache in cui ogni linea può contenere k elementi dell'array?

A	k	В	n/k
C	n	D	1

# Domanda 23\*

Quanti cache miss può generare nel caso peggiore la scansione lineare di una lista collegata di n elementi assumendo una cache completamente associativa in cui ogni linea può contenere k nodi dell'array?

A	k	В	n/k
C	n	D	1

## Domanda 24\*

Si considerino gli accessi a memoria generati dalla scansione lineare di un array. Usando una cache completamente associativa gli accessi all'array generano meno cache miss rispetto a una cache ad indirizzamento diretto?

A Vero	B Falso	
--------	---------	--