

Архитектура микропроцессорных ЭСПУ

Базовая архитектура однопроцессорной ЭСПУ. Мультипроцессорные ЭСПУ

Архитектурой процессора называется комплекс его аппаратных и программных средств, предоставляемых пользователю. В это общее понятие входит набор программно-доступных регистров и исполнительных (операционных) устройств, система основных команд и способов адресации, объем и структура адресуемой памяти, виды и способы обработки прерываний. Классическими примерами однопроцессорной архитектуры является Принстонская и Гарвардская архитектуры.

Принстонская архитектура:

Принстонская архитектура, которая часто называется архитектурой Фон-Неймана (по имени руководителя разработки), характеризуется общей оперативной памятью для хранения программ и данных. Для обращения к этой памяти используется общая системная шина, по которой в процессор поступают и команды, и данные.



Рисунок 1 - Структурная схема Принстонской архитектуры

Основные принципы построения вычислительных машин с архитектурой фон Неймана:

- Принцип двоичности. Для представления данных и команд используется двоичная система счисления.
- Принцип программного управления. Программа состоит из набора команд, которые выполняются процессором друг за другом в определённой последовательности.
- Принцип однородности памяти. Как программы (команды), так и данные хранятся в одной и той же памяти (и кодируются в одной и той

же системе счисления, чаще всего – двоичной). Над командами можно выполнять такие же действия, как и над данными.

- Принцип адресуемости памяти. Структурно основная память состоит из пронумерованных ячеек, процессору в произвольный момент времени доступна любая ячейка.
- Принцип последовательного программного управления. Все команды располагаются в памяти и выполняются последовательно, одна после завершения другой.
- Принцип условного перехода. Команды из программы не всегда выполняются одна за другой. Возможно присутствие в программе команд условного перехода (а также команд вызова функций и обработки прерываний), которые изменяют последовательность выполнения команд в зависимости от значений данных. Этот принцип был сформулирован задолго до фон Неймана Адой Лавлейс и Чарльзом Бэббиджем, однако был логически включен в указанный набор как дополняющий предыдущий принцип.

Архитектура фон Неймана имеет ряд важных достоинств:

- Наличие общей памяти позволяет оперативно перераспределять ее объем для хранения отдельных массивов команд, данных и реализации стека в зависимости от решаемых задач. Таким образом, обеспечивается возможность более эффективного использования имеющегося объема оперативной памяти в каждом конкретном случае применения.
- Использование общей шины для передачи команд и данных значительно упрощает отладку, тестирование и текущий контроль функционирования системы, повышает ее надежность. Поэтому Принстонская архитектура в течение долгого времени доминировала в вычислительной технике.

Однако ей присущи и существенные недостатки. Дело в том, что при единственной шине команд и данных процессор вынужден по одной этой шине принимать данные (из памяти или УВВ) и передавать данные (в память или УВВ), а также читать команды из памяти. Естественно, одновременно эти пересылки кодов по шине происходить не могут, они должны производиться по очереди. При этом общая шина становится «узким местом», которое ограничивает производительность системы.

Гарвардская архитектура:

Гарвардская архитектура была разработана Говардом Эйкеном в конце 1930-х годов в Гарвардском университете с целью увеличить скорость выполнения вычислительных операций и оптимизировать работу памяти. Она характеризуется физическим разделением памяти команд (программ) и памяти данных. В ее оригинальном варианте использовался также отдельный стек для хранения содержимого программного счетчика, который обеспечивал

возможности выполнения вложенных подпрограмм. Каждая память соединяется с процессором отдельной шиной, что позволяет одновременно с чтением-записью данных при выполнении текущей команды производить выборку и декодирование следующей команды. Благодаря такому разделению потоков команд и данных и совмещению операций их выборки реализуется более высокая производительность, чем при использовании Принстонской архитектуры.

Недостатки Гарвардской архитектуры связаны с необходимостью использования большего числа шин, усложнения структуры процессора. Кроме того, существенный недостаток – это фиксированный объем памяти, выделенной

для команд и данных, назначение которой не может оперативно перераспределяться в соответствии с требованиями решаемой задачи. Поэтому приходится применять память большего объема, коэффициент использования которой при решении разнообразных задач оказывается более низким, чем в системах с Принстонской архитектурой. Однако развитие микроэлектронной технологии позволило в значительной степени преодолеть указанные недостатки, поэтому Гарвардская архитектура широко применяется во внутренней структуре современных высокопроизводительных микропроцессоров, где используется отдельная кэш-память для хранения команд и данных. В то же время во внешней структуре большинства микропроцессорных систем реализуются принципы Принстонской архитектуры.




Рисунок 2 - Структурная схема Гарвардской архитектуры

Рассмотрим однопроцессорные и многопроцессорные архитектуры:

1) Однопроцессорные УЧПУ




Рисунок 3 - Структурная схема однопроцессорной УЧПУ

В структуре УЧПУ рассматривается два фрагмента:

- объектно-независимый ведущий вычислитель;

- объектно-зависимая часть, состоящая из специфичных для ЧПУ контроллеров (приводов подач, главного движения, электро-автоматики, связи с пультом оператора и т.д.). В памяти ПЗУ хранится системное программно-математическое обеспечение, в памяти ОЗУ размещается управляющая программа. Кроме этого эта память используется в текущих вычислениях. Рассмотренному архитектурному варианту отвечают компьютерные УЧПУ первого поколения (серии 2У, 2С, 2Р). В них применялся 16-разрядный процессор с быстродействием 250-500 тыс. операций в секунду, емкость памяти до 128 Кб. Указанные ограничения устанавливают общность применения подобных устройств: сравнительно простых двух- и трехкоординатные станки с ЧПУ с несложной электроавтоматикой (с общим числом входов/выходов около 256). Для повышения производительности процессора возможно применение аппаратного модуля умножения. В микропроцессорах целесообразно применения арифметических сопроцессоров.

2) Многопроцессорные (мультипроцессорные) УЧПУ

Пример мультипроцессорной системы ЧПУ, выполненной на четырех микропроцессорах:

Один микропроцессор выполняет управление ввода-вывода, включая программируемое адаптивное управление (согласующее устройство),

второй рассчитывает траекторию перемещения и коррекции, третий осуществляет позиционирование и регулирование положения, четвертый работает с дисплеем и обеспечивает режимы индикации данных.

Мультипроцессорные системы ЧПУ позволяют реализовать ряд дополнительных функций:

- *вводить новую УП во время отработки на станке предыдущей УП,
- *проводить диалоговое задание УП с графическим отображением на дисплее траектории движения режущего инструмента.

Мультипроцессорная архитектура реализуется в двух вариантах:

- сосредоточенная структура
- распределенная структура

а) Сосредоточенная структура УЧПУ (электроника МУ31)




Рисунок 4 - Структурная схема сосредоточенной УЧПУ

Чтобы устранить недостатки системы (а) применяют систему (б) УЧПУ с распределенной структурой:

б) УЧПУ с распределенной структурой:




Рисунок 5 - Структурная схема распределенной УЧПУ

Различие рассредоточенной и сосредоточенной структур следующее:

1. В распределенном многомашинном комплексе каждая машина имеет свою операционную систему, а в сосредоточенной системе ОС одна общая.

2. Обмен данными между машинами в рассредоточенной системе менее интенсивен, чем между процессорами в сосредоточенной структуре.

3. Каждая машина в рассредоточенной системе имеет свой собственный внешний интерфейс периферии, объекта управления, средствам управления более высокого ранга.

4. Машины в распределенной системе не могут иметь общей обменной памяти, для ее коллективного использования всеми машинами.

5. В распределенной системе допустимо большое пространственное распределение машин, которые приближены к своим объектам и образуют вместе с ними мехатронные модули.

Вычислитель, объединенный с интерфейсом объекта, образует интеллектуальный контроллер, они особенно эффективны для цифровых электроприводов.

Особенности современной архитектуры ЭСПУ:

Архитектурные модели. Наиболее сложные открытые системы ЧПУ выполняют согласно двух-компьютерной архитектурной модели. Модель означает размещение РС-подсистемы на одном компьютере, а NC-подсистемы на другом. В РС-подсистеме используют операционную систему Windows, а в NC-подсистеме - ОС РВ, например, UNIX. Обе системы поддерживают протоколы TCP/IP, и это позволяет построить общую коммуникационную среду. Включение в эту среду прикладного уровня с функциями доступа к интерфейсам модулей (а общее число таких функций может достигать нескольких сот) создает виртуальную шину, оказывающую низкоуровневые услуги доступа. В качестве ОС может быть использована система Windows NT, которая требует расширения реального времени РВ; например, в виде RTX фирмы VentureCom. Обе модели предполагают использование дополнительных контроллеров связи с объектами управления. В их числе: контроллер следящих приводов, программируемый контроллер PLC, специальные устройства для управления технологическими процессами. Архитектурные варианты отражают некоторые общие принципы: разграничение системных, прикладных и коммуникационных компонентов; возможность независимого их развития на основе оригинальных разработок или путем встраивания покупных систем; клиент серверная организация взаимодействия подсистем; стандартизация интерфейсов и транзакций.

Магистрально-модульный принцип построения ЭСПУ

Магистрально модульный принцип построения вычислительной системы предполагает выделение общего универсального канала – магистрали связи между элементами системы – модулями и определения общих правил взаимодействия. В центре ВС – центральный процессор (ЦП). Он управляет информационной связью между устройствами (рис.1). К магистрали подключены периферийные устройства (ПУ) и память.




Рис.1 Магистрально-модульный принцип построения ВС

Информационная связь между устройствами компьютера осуществляется через **информационную магистраль** (другое название — общая шина). Магистраль — это кабель, состоящий из множества проводов. По одной группе проводов (шина данных) передается обрабатываемая информация, по другой (шина адреса) — адреса памяти или внешних устройств, к которым обращается процессор. Есть еще третья часть магистрали — шина управления, по ней передаются управляющие сигналы (например, сигнал готовности устройства к работе, сигнал к началу работы устройства и др.). Количество одновременно передаваемых по шине бит называется **разрядностью шины**. Всякая информация, передаваемая от процессора к другим устройствам по шине данных, сопровождается адресом, передаваемым по адресной шине (как письмо сопровождается адресом на конверте). Это может быть адрес ячейки в оперативной памяти или адрес (номер) периферийного устройства.




Рис.2 Шины информационной магистрали

Чтобы элементы системы могли различать друг друга, каждому из элементов должен быть присвоен некоторый уникальный идентификационный признак. Например, как у людей инициалы.

В качестве уникального механизма используется единая адресная система. Взаимодействие устройств осуществляется через специальные встроенные в них регистры. Каждый регистр в системе имеет уникальный адрес.

Рассмотрим типичную транзакцию на шине. Шинная транзакция включает в себя две части: посылку адреса и прием (или посылку) данных. Шинные транзакции обычно определяются характером взаимодействия с памятью: транзакция типа "Чтение" передает данные из памяти (либо в ЦП, либо в устройство ввода/вывода), транзакция типа "Запись" записывает данные в память.

В транзакции типа "Чтение" по шине сначала посылается в память адрес вместе с соответствующими сигналами управления, индицирующими чтение. Память отвечает, возвращая на шину данные с соответствующими сигналами управления.

Транзакция типа "Запись" требует, чтобы ЦП или устройство в/в послало в память адрес и данные и не ожидает возврата данных. Обычно ЦП вынужден простаивать во время интервала между посылкой адреса и получением данных при выполнении чтения, но часто он не ожидает завершения операции при записи данных в память.

Шина данных. По этой шине данные передаются между различными устройствами. Например, считанные из оперативной памяти данные могут быть переданы процессору для обработки, а затем полученные данные могут быть отправлены обратно в оперативную память для хранения. Таким образом, данные по шине данных могут передаваться от устройства к устройству в любом направлении.

Разрядность шины данных определяется разрядностью процессора, то есть количеством двоичных разрядов, которые могут обрабатываться или передаваться процессором одновременно. Разрядность процессоров постоянно увеличивается по мере развития компьютерной техники.

Шина адреса. Выбор устройства или ячейки памяти, куда пересылаются или откуда считываются данные по шине данных, производит процессор. Каждое устройство или ячейка оперативной памяти имеет свой адрес. Адрес передается по адресной шине, причем сигналы по ней передаются в одном направлении - от процессора к оперативной памяти и устройствам (однонаправленная шина).

Разрядность шины адреса определяет объем адресуемой памяти (адресное пространство), то есть количество однобайтовых ячеек оперативной памяти, которые могут иметь уникальные адреса. Количество адресуемых ячеек памяти можно рассчитать по формуле: $N = 2^I$, где I - разрядность шины адреса.

Шина управления. По шине управления передаются сигналы, определяющие характер обмена информацией по магистрали. Сигналы управления показывают, какую операцию - считывание или запись информации из памяти - нужно производить, синхронизируют обмен информацией между устройствами и так далее. Аппаратно на системных платах реализуются шины различных типов.

Модульный принцип предполагает, что система строится на основе ограниченного количества типов конструктивно и функционально завершенных модулей. Исходя из классической схемы компьютера, любая МПС должна состоять, как минимум, из модуля процессора, модуля памяти и модуля управления вводом/выводом. Основой модуля процессора является МП.

При решении вопроса о функциональном составе модулей МПС необходимо учитывать многофункциональность, то есть универсальность и специализацию модулей. Повышение универсальности модулей обеспечивает сокращение их номенклатуры, снижение затрат на проектирование. Однако универсальность модулей приводит к излишней сложности и избыточности компонентов, а, следовательно, к повышению стоимости. Специализация модулей позволяет более оптимально строить МПС в соответствии с выполняемыми алгоритмами и тем самым повышать быстродействие и эффективность применения МПС.

Модульный принцип конструирования МПС дает возможность разработчику выбирать только необходимые ему модули и постепенно наращивать функциональные возможности МПС.

Модульный принцип построения позволяет повысить эффективность применения МПС для конкретных задач. Это достигается выбором типа и числа модулей, учитывающих особенности решаемого алгоритма.

Модульная организация опирается на магистральный (шинный) принцип обмена информацией между устройствами.

Магистрально-модульный принцип имеет ряд достоинств:

1. для работы с внешними устройствами используются те же команды процессора, что и для работы с памятью.
2. подключение к магистрали дополнительных устройств не требует изменений в уже существующих устройствах, процессоре, памяти.
3. меняя состав модулей можно изменять мощность и назначение компьютера в процессе его эксплуатации.

Принцип открытой архитектуры – правила построения компьютера, в соответствии с которыми каждый новый блок должен быть совместим со старым и легко устанавливаться в том же месте в компьютере.

В компьютере столь же легко можно заменить старые блоки на новые, где бы они ни располагались, в результате чего работа компьютера не только не нарушается, но и становится более производительной. Этот принцип

позволяет не выбрасывать, а модернизировать ранее купленный компьютер, легко заменяя в нем устаревшие блоки на более совершенные и удобные, а так же приобретать и устанавливать новые блоки. Причем во всех разъемы для их подключения являются стандартными и не требуют никаких изменений в самой конструкции компьютера.

Функции адаптера магистрали в магистрально-модульной структуре ЭСПУ

Адаптер (интерфейс) – блок-связь между микропроцессором и контроллером. Различают параллельный (ППА) и последовательный (ПСА) интерфейсы. Адаптер магистрали выполняет функцию электрического и, возможно, логического сопряжения внутренней и внешней шины. Адаптер может выполнять лишь функцию элементарного преобразования уровня сигналов - согласование внутренней КМОП магистрали с уровнем амплитуды 9В и сигналов мощной внешней ТТЛ магистрали с амплитудой 3,5В.




Рисунок 1 – Схема сопряжения внутренней и внешней шины через адаптер магистрали

Сетевые функции сетевых адаптеров

К сетевым относятся те функции адаптеров, которые реализуют принятый в сети протокол обмена. Отметим, что часть этих функций может выполняться как аппаратурой адаптера, так и программным обеспечением персонального компьютера. Перенесение их на программные средства позволяет упростить аппаратуру адаптера и существенно увеличить гибкость обмена, правда, ценой замедления работы. Другие функции обязательно должны выполняться аппаратурой.

Перечислим основные сетевые функции адаптера:

1. Гальваническая развязка компьютера и локальной сети. Эта функция не является обязательной. При некоторых типах среды передачи

(оптоволоконный кабель, радиоканал, инфракрасный канал) развязка не нужна.

2. Преобразование уровней сигналов из логических в сетевые при передаче и из сетевых в логические при приеме.

3. Кодирование сигналов при передаче и декодирование при приеме. Эта функция не нужна при использовании в сети простейшего кода NRZ.

4. Распознавание своего пакета при приеме.

5. Преобразование параллельного кода в последовательный при передаче и последовательного кода в параллельный при приеме.

6. Буферирование передаваемых и принимаемых данных в буферном ОЗУ.

7. Проведение арбитража обмена по сети (контроль состояния сети, разрешение конфликтов и т.д.).

8. Подсчет контрольной суммы пакета при передаче и при приеме.

Первые четыре функции всегда реализуются аппаратно, хотя третья и четвертая в принципе могут выполняться программно для очень медленных сетей. Остальные функции также очень часто возлагаются на аппаратуру с целью повышения скорости обмена. Но в ряде случаев быстроедействие современных персональных компьютеров позволяет без особого снижения производительности реализовать их программно и упростить аппаратуру адаптера, повысив при этом ее надежность и снизив стоимость и энергопотребление.

Гальваническая развязка

Для гальванической развязки наиболее часто применяются импульсные трансформаторы. Простейший пример схемы, реализующей эту функцию, показан на рисунок 2. Здесь выходные данные усиливаются с помощью микросхемы магистрального передатчика, работа которой разрешена только во время передачи пакета. Сигнал с ее выходов поступает на одну из обмоток трансформатора. Такое решение позволяет увеличить уровень сигнала в сети. Вторая обмотка используется для подключения кабеля сети, а третья – для приема сигнала из сети. В качестве приемника используется триггер Шмитта с порогами срабатывания, симметричными относительно нулевого уровня. Это позволяет снизить влияние помех. Особенностью данной схемы является необходимость применения кода без постоянной составляющей (например Манчестер-II). Данная схема достаточно легко обеспечивает передачу информации на расстояние до одного километра.




Рисунок 2 – Трансформаторная гальваническая развязка