

Модуль процессора

Процессор в составе УЧПУ выполняет алгоритмы работы УЧПУ. Алгоритмы выражены в виде программ, размещенных в памяти устройства. Неизменная часть программ располагается в ПЗУ, а изменяющаяся в ОЗУ.

Процессор содержит в своем составе следующие функциональные узлы:

1. Узел интерфейса
2. АЛУ
3. ПЗУ
4. БНУ (блок наружного управления)




Рисунок 1 – Структурная схема процессора

Все узлы и блоки процессора информационно связаны по внутренней магистрали М<0-15>.

Узел интерфейса и БНУ подключены к магистрали. Узел интерфейса реализует электрическое и логическое преобразование сигналов на линиях МНЦ в сигналы на линиях М<0-15> в управляющие сигналы по внутренней магистрали М. Узел интерфейса содержит арбитр магистрали МНЦ.

АЛУ выполнен на двух БИС:

- 1) БИС управляющей памяти микропрограмм выполнения команд программ;
- 2) БИС арифметического устройства, содержащего автономную схему управления, комбинационное АЛУ, регистровую память (разрядность регистров и АЛУ – 16 бит).

БИС управляющей памяти по функциям представляет постоянную память микропрограмм выполнения отдельных команд. БИС АУ и БИС УП имеют каждая в своем составе автономную схему управления. Такое построение БИС позволяет исключить из процессора и из ЧПУ централизованный синхронизирующий генератор.

ПЗУ предназначено для информационного хранения постоянной части программ, выполняемых процессором. Ячейки ПЗУ (каждая 16 бит) доступны процессору только по чтению.

БНУ выполняет следующие функции. Процессор в процессе работы УЧПУ может быть как ведущим, так и ведомым на МНЦ. В режиме ведущего процессор является инициатором обмена и такой обмен выполняется узлом интерфейса. В режиме ведомого БНУ процессора выполняет функцию обмена с внешним ведущим по отношению к процессору. Схемы БНУ постоянно опознают возникающие в МНЦ адреса и, в случае наличия адреса процессора, выполняют в дальнейшем обмен.