Práctica 1.

DISEÑO DE UN RELOJ DIGITAL

OBJETIVO:

Demostrar a los estudiantes mediante el diseño de un reloj digital, que las declaraciones concurrentes se efectúan al mismo tiempo (en paralelo). El orden de escritura en las instrucciones concurrentes no afecta el resultado de síntesis o de simulación.

ESPECIFICACIONES:

Utilizando un FPGA y 4 displays de 7 segmentos, diseñar un reloj digital, el cual visualice en los dos primeros displays las horas y en los siguientes dos los minutos. Cada vez que se llegue a 23 horas con 59 minutos, se reiniciará el conteo de horas y minutos. La figura 1.1 muestra el diagrama del bloque de este sistema.

DIAGRAMA DE BLOQUES:




Figura 1.1. Diagrama de bloques del sistema Reloj Digital

Un FPGA puede configurarse con muchos bloques funcionales en lenguaje VHDL que estén ejecutando acciones a la vez. A estas acciones ejecutándose al mismo tiempo se le llama concurrencia.

Las señales son declaraciones necesarias cuando se ejecutan instrucciones concurrentes, debido a que ellas unen los bloques funcionales.

La figura 1.2 muestra los bloques funcionales del sistema Reloj Digital donde las señales se muestran con flechas de color azul.

BLOQUES FUNCIONALES:




Figura 1.2. Bloques funcionales del sistema Reloj Digital

La figura 1.3 muestra la entidad del sistema Reloj Digital.

Figura 1.3. Entidad del sistema Reloj Digital

La figura 1.4 muestra la parte declaratoria de la arquitectura en el sistema Reloj Digital.

```
architecture behavioral of reldig is
    signal segundo : std_logic;
    signal rapido: std_logic;
    signal n : std_logic;
    signal Qs: std_logic_vector(3 downto 0);
    signal Qum: std_logic_vector(3 downto 0);
    signal Qdm: std_logic_vector(3 downto 0);
    signal e : std_logic;
    signal Qr: std_logic_vector(1 downto 0);
    signal Quh: std_logic_vector(3 downto 0);
    signal Qdh: std_logic_vector(3 downto 0);
    signal z : std_logic;
    signal u : std_logic;
    signal d : std_logic;
    signal reset : std_logic;
```

Figura 1.4. Parte declaratoria en la arquitectura del sistema Reloj Digital

La figura 1.5 muestra la parte operatoria de la arquitectura en el sistema Reloj Digital.

```
begin
   divisor : process (reloj)
      variable CUENTA: STD LOGIC VECTOR(27 downto 0) := X"0000000";
   begin
      if rising edge (reloj) then
         if CUENTA = X"48009E0" then
            CUENTA := X"0000000";
         else
            CUENTA := CUENTA +1;
         end if;
      end if;
      segundo <= CUENTA(22);</pre>
      rapido <= CUENTA(10);</pre>
   end process;
   UNIDADES: process (segundo)
      variable CUENTA: STD LOGIC VECTOR(3 downto 0) := "0000";
   begin
      if rising edge (segundo) then
         if CUENTA ="1001" then
            CUENTA :="0000";
            N <= '1';
         else
            CUENTA := CUENTA +1;
            N <= '0';
         end if;
      end if;
      Qum <= CUENTA;
   end process;
```

Figura 1.5. Parte operatoria de la arquitectura del sistema Reloj Digital

```
DECENAS: process (N)
   variable CUENTA: STD LOGIC VECTOR(3 downto 0) := "0000";
begin
   if rising edge (N) then
      if CUENTA ="0101" then
         CUENTA :="0000";
         E <= '1';
      else
         CUENTA := CUENTA +1;
         E <= '0';
      end if;
   end if;
   Qdm <= CUENTA;
end process;
HoraU: Process(E, reset)
   variable cuenta: std_logic_vector(3 downto 0):="0000";
begin
   if rising edge(E) then
      if cuenta="1001" then
         cuenta:= "0000";
         <='1';
      else
         cuenta:=cuenta+1;
         <='0';
      end if;
   end if;
   if reset='1' then
      cuenta:="0000";
   end if;
   Quh<=cuenta;
   U<=cuenta(2);
end Process;
HORAD: Process(Z, reset)
   variable cuenta: std logic vector(3 downto 0):="0000";
begin
   if rising edge(Z) then
      if cuenta="0010" then
         cuenta:= "0000";
      else
         cuenta:=cuenta+1;
      end if;
   end if;
   if reset='1' then
      cuenta:="0000";
   end if;
   Qdh<=cuenta;
   D <=cuenta(1);</pre>
end Process;
```

Figura 1.5. (continuación) Parte operatoria de la arquitectura del sistema Reloj Digital

```
inicia: process (U,D)
   begin
      reset <= (U and D);
   end process;
   CONTRAPID: process (rapido)
      variable CUENTA: STD LOGIC VECTOR(1 downto 0) := "00";
      if rising edge (rapido) then
         CUENTA := CUENTA +1;
      end if;
      Or <= CUENTA;
   end process;
   MUXY: PROCESS (Qr)
   BEGIN
      if Qr = "00" then
         Qs<= Qum;
      elsif Qr = "01" then
         Qs \le Qdm;
      elsif Qr = "10" then
         Qs<= Quh;
      elsif Qr = "11" then
         Qs \le Qdh;
      end if;
   end process;
   seledisplay: process (Qr)
   BEGIN
      case Qr is
         when "00" =>
            AN<= "1110";
         when "01" =>
            AN<= "1101";
         when "10" =>
            AN<= "1011";
         when others =>
            AN<= "0111";
      end case;
   end process;
   with Qs SELECT
      L \le "1000000" \text{ when "0000",}
                                     --0
           "1111001" when "0001",
                                     --1
           "0100100" when "0010",
                                     --2
           "0110000" when "0011",
           "0011001" when "0100",
                                     --4
           "0010010" when "0101",
                                     --5
           "0000010" when "0110",
                                     --6
           "1111000" when "0111",
                                     --7
           "0000000" when "1000",
                                     --8
           "0010000" when "1001",
                                     --9
           "1000000" when others;
                                     --F
end Behavioral;
```

Figura 1.5. (continuación) Parte operatoria de la arquitectura del sistema Reloj Digital

NOTA IMPORTANTE: El código mostrado fue realizado considerando que se tiene una tarjeta de desarrollo con los displays de 7 segmentos multiplexados. En caso de que en su tarjeta los displays de 7 segmentos no estén multiplexados, hay que realizar los ajustes necesarios.

ACTIVIDADES COMPLEMENTARIAS:

1.- A partir del ejercicio desarrollado, el alumno diseñará un bloque funcional que contenga los elementos del multiplexor para los displays de 7 segmentos, de tal manera que este bloque pueda ser utilizado más adelante para otras aplicaciones. Este bloque tendrá la estructura mostrada en la figura 1.6, estará contenida en un archivo denominado MuxDec4disp.vhd, y pasará a ser parte de la biblioteca de módulos funcionales del alumno.




Figura 1.6. Diagrama de bloque del módulo MuxDec4disp

2.- Las demás actividades complementarias serán presentadas el día de la práctica.