# Parallelrechner und Parallelprogrammierung am Karlsruher Institut für Technologie

Maximilian Heß

September 2017

# Inhaltsverzeichnis

1	Para	arallelrechner und Parallelprogrammierung				
	1.1	Einführung				
	1.2	Parallelrechner				
		1.2.1 Shared Memory Multiprozessoren				
		1.2.2 Distributed Memory Multiprozessoren				
		1.2.3 Distributed Shared Memory Multiprozessoren				
		1.2.4 Cluster Systeme				
		1.2.5 Vektorrechner				
		1.2.6 Ressourcenmanagement				
	1.3	Appendix A: Formelsammung				
		1.9.1 Demallalmentary				

Inhaltsverzeichnis

# 1 Parallelrechner und Parallelprogrammierung

Zusammenfassung der Vorlesung "Parallelrechner und Parallelprogrammierung" aus dem Sommersemester 2017.<sup>1</sup>

# 1.1 Einführung

• Klassifikation nach Flynn

Single Instruction Single Data (SISD): von-Neumann-Architektur (Einprozessorrechner)

Single Instruction Multiple Data (SIMD): Vektorrechner

Multiple Instruction Single Data (MISD): In der Praxis irrelevant. Ausnahme: Mehrere Geräte, die zur Berechnungsverifikation das selbe Datum mehrfach parallel berechnen

Multiple Instruction Multiple Data (MIMD): Multiprozessorsystem

• Multiprozessorsysteme

Speichergekoppelter: Gemeinsamer Adresseraum; Kommunikation über gemeinsame Variablen; skalieren mit > 1000 Prozessoren

Uniform Memory Access Model (UMA): Alle Prozessoren greifen gleichermaßen mit gleicher Zugriffszeit auf einen gemeinsamen Speicher zu (symmetrische Multiprozessoren)

Non-uniform Memory Access Modell (NUMA): Speicherzugriffszeiten variieren, da Speicher physikalisch auf verschiedene Prozessoren verteilt ist (Distributed Shared Memory System (DSM))

Nachrichtengekoppelt: Lokale Adresseräume; Kommunikation über Nachrichten (No-remote Memory Access Model); theoretisch unbegrenzte Skalierung

Uniform Communication Architecture Model (UCA): Einheitliche Nachrichtenübertragungszeit

Nin-uniform Communication Architecture Model (NUCA): Unterschiedliche Nachrichtenübertragungszeiten in Abhängigkeit der beteiligten Prozessoren

#### 1.2 Parallelrechner

- Leistungsfähigkeit
  - Maßzahl: Floating Point Operations per Second (FLOPS)
  - Nicht notwendigerweise protportional zur Taktgeschwindkeit: Eventuell mehrere Zyklen zur Berechnung notwendig; Vektorprozessoren verarbeiten viele Floating Point Operations gleichzeitig (Grafikkarten)
  - Messstandard: LINPACK-Benchmark

# 1.2.1 Shared Memory Multiprozessoren

- Programmierung durch effiziente automatische Parallelisierungswerkzeuge einfach und attraktiv
- Cache-Kohärenz
  - Problem: Replikate in Caches verschiedener Prozessoren müssen kohärent gehalten werden (Lesezugriffe müssen immer den Wert des zeitlich letzten Schreibzugriffs liefern)
  - Lösung: Verzicht auf strikte Konsistenz. Replikate müssen nicht zu jedem Zeitpunkt identisch sein

# 1.2.2 Distributed Memory Multiprozessoren

- Aufbau: Rechenknoten mit (mehreren) CPU(s), lokalem Speicher und ggf. lokaler Festplatte. Kopplung über Verbindungsnetzwerk
- Kriterien: Geschwindkeit, Parallelitätsgrad, Kosten, Latenz

# IBM RS/6000 SP (1990-2000)

- Nachrichtengekoppelter Multiprozessor mit 2-512 superskalaren, 64-bit POWER-Knoten (POWER3-II weist 1,5GFLOPS Spitzenleistung auf)
- $\bullet$  Verbindungsstruktur: High-Performance-Omega-Netzwerk (4 imes 4) bidirektionale Kreuzschinen
- Skalierbares IO-System über FileServer-Knoten
- Betriebssystem: IBM AIX
- Aufbau
  - Frames: Jeweils 16 Knoten mit reduntanter Stromversorgung/Steuerungslogik sowie Hochleistungsnetzwerk
  - High-Performance Switch

 $<sup>^{1} \</sup>mathtt{https://www.scc.kit.edu/personen/11185.php}$ 

- \* Pro Frame ein  $16 \times 16$  Schaltnetzwerk, besteht aus  $4 \times 4$  Kreuzschinenschalter, zur Kommunikation mit anderen Frames
- \* Buffered Wormhole Routing: Bei Kollisionen in den Verbindungselementen bleiben Nachrichten stehen und blockieren nachfolgende Datenpakete)

## IBM Power 4 in der IBM p690 eSeries 1600 Cluster

#### • POWER4-Prozessor

- Erster Dual-Core Prozessor mit gemeinsamen L2-Cache und 10,4 GFLOPS
- Fabric Controller zum Zusammenschalten von mehreren Chips  $\rightarrow$  Multi-Chip-Module (MCM)
  - $\ast$ interne Kommunikation über unidirektionalen Ring mit 40 GBit/s
  - $\ast$  Gemeinsames Memory-Subsystem für 8 32 GB
- Central Electronics Complex (CEC) zum Zusammenschalten von bis zu 4 MCMs und bis zu 8 Speicherkarten

#### • Logical Partitions (LPARs)

- Partitionierung von Ressourcen in physikalische Maschinen
- Volle Flexibilität bei voller Isolation; jede Kopie führt AIX/Linux aus
- Speicherkonfiguration pro Rack: Bis zu 8 Speicherslots
- Beispiel: Juelich-Multi-Processor (JUMP) mit 41 p690+ Schränken

#### 1.2.3 Distributed Shared Memory Multiprozessoren

#### • Überblick

- Gemeinsamer Adressraum, einzelne Speichermodule sind auf die einzelnen Prozessoren verteilt
- Oft Cache-Kohärenz bei (lokalem) Speicherzugriffen

# • Zugriff

- Mikrobefehlsebene
  - \* Transparent für das Maschinenprogramm
  - \* Explizite Befehle für entfernten Speicherzugriff
- Software DSM
  - \* Jeder Prozessor kann immer auf gemeinsame Daten zugreifen. Synchronisation mittels Schloss,- Semaphoroder Bedigungsvariablen
  - \* DSM-System regelt Kommunikation selbständig über (zumeist) Message-Passing
  - \* Vorteile: Entlastung des Programmierers; leichte Partierbarkeit von/zu eng gekoppelten Multiprozessoren
  - \* Datenverwaltung

Seitenbasiert: Nutzung der virtuellen Speicherverwaltung des Betriebssystems zur expliziten Platzierung der Daten (unterschiedliche Granularität der Seiten: 16 Byte bis 8 kByte)

#### Objektbasiert:

- \* Probleme bei seitenbasierter Datenverwaltung
  - $\cdot$ Geringe Effizienz beim Nachladen über das Verbindungsnetz
  - $\cdot$  Lineares, strukturloses Feld von Speicherwort
  - $\cdot$  False Sharing und Flattern (Trashing)
    - $\cdot$  False Sharing: Eine Speicherseite beinhaltet mehrere Datenwörter, die von verschiedenen Prozessoren benötigt werden (Kohärenz auf Seitenebene)  $\rightarrow$  nach jedem Schreizugriff eines Datenwortes muss die komplette Seite neu zu den anderen Prozessoren übertragen werden
    - $\cdot$ Flattern (Trashing): Bei mehrfachen Schreibzugriffen wird die Seite immer wieder übertragen
    - $\cdot \ Gegenmaßnahmen$ 
      - $\cdot$  Verkleinerung der Seitengröße. Allerdings steigt damit der Seitenverwaltungsaufwand
      - $\cdot$  Objektbasiertes Software SDM-System: Gemeinsame Variablenzugriffe werden vom Precompiler erkannt und durch Bibliotheksfunktionen für entfernte Zugriffe ersetzt  $\rightarrow$  es werden nur Datenobjekte verschoeben, die benötigt werden  $\rightarrow$  False Sharing wird ausgeschlossen

#### \* Datenlokation und Datenzugriff

- · Jeder Knoten muss Daten finden können (Datenlokation) und darauf zugreifen (Datenzugriff)
- · Statische Verwaltung der Daten
  - · Daten werden zentral auf einem oder mehreren Servern verwaltet (Verteilung wird nicht verändert)
  - $\cdot$  Datenlokalisierung funktionsbasiert
  - $\cdot$ Konsistenz durch Sequentialisierung auf dem zuständigen Server
- · Dynamische Verwaltung der Daten
  - $\cdot$  Datum wird vor Zugriff auf zugreifenden Knoten verschoben  $\to$ alle Zugriffe sind lokal (single-readersingle-writer-Konzept)

- · False Sharing bei seitenbasiertem System
- · Konsistenz durch Verschieben der Seiten
- \* Replizierte Daten
  - $\cdot$ Bisher: Knoten können nur sequentiell auf Daten zugreifen
  - · Replikation ähnelt Caching

Lesereplikation: Reine Lesekopie, kann nicht geändert und zurückgeschrieben werden

Leseanfrage: Falls vorhanden, Verwerfen einer Schreibkopie; danach Anfordern einer neuen Lesekopie

Schreibanfrage: Verwerfen aller Kopien; danach Anlegen der Schreibkopie so wie zurückschreiben

- · Volle Replikation: multiple readers/multiple writers
  - Jeder Knoten kann lokal Änderungen vornehmen  $\rightarrow$  Konsistenz schwierig
  - $\cdot$  Ansatz potentiell am effizientesten, da alle Zugriffe lokal sind

# Beispielsystem: Cray T3E

- NCC-NUMA-Konzept: Puffern von Cache-Blöcken nur bei prozessorlokalen Speicherzugriffen (keine Kohärenz über alle Cache-Speicher)
- Erster Supercomputer, der > 1 TFLOPS bei einer wissenschaftlichen Anwendung erzielte (1998)
- $\bullet\,$  Verwendung von 8 2176 Alpha-Mikroprozessoren mit 3D-Torus-Nutzwerk

#### • Adressierung

- Aufbau einer globalen Adresse: Verarbeitungselementnummer (PE-Nummer) und lokaler Offset
- Adressumsetzung in Hardware (virtuelle  $\rightarrow$ logische  $\rightarrow$ physische Adresse)

#### • Verbindugnsnetzwerk

- Dreidimensionaler Torus (dreidimensionales, ringförmig geschlossenes Gitter)<sup>2</sup>
- Daten können gleichzeitig über separate Kommunikationspfade ohne Beteiligung der Verarbeitungselemente (unabhängige Hardware-Unterstützung für den Nachrichtenaustausch) in alle drei Richtungen transportiert werden → kurze Verbindungswege, schnelle Übertragung
- Mechanismen zur Synchronisation

Barrier-Synchronisation: Barrier-Modus (UND-Verknüpfung) und Eureka-Modus (ODER-Verknüpfung)

Fetch-and-Increment: Atomares Lesen eines Werts und Inkrementieren eines speziellen lokalen Registers

Atomic-Swap: Atomares Tauschen von lokalem Registerinhalt mit dem Inhalt einer (entfernten) Speicherzelle

• Betriebssystem: Microkernel pro Verarbeitungselement

#### Beispielsystem: SGI Altix (LRZ)

- CC-NUMA auf Basis von Intel Itanium Dual-Cores mit insgesamt 9728 cores (Platz 10, 06/2007)
- Leistung: 56,5 TFLOS (Linpack) bei ca. 1 MW Energiebedarf
- $\bullet$  Nachfolgesystem SuperMUC: 3, 2 PFLOPS bei 2 MW Energiebedarf

# 1.2.4 Cluster Systeme

Hintergrund: Zu Beginn häufig Spezialprozessoren in Supercomputern (Consumermarktentwicklung noch zu langsam).
 Später vermehrt Nutzung von x86-Standardprozessoren

# • Charakterisierung

- Jeder Knoten als eigenes System mit eigenem OS
- Nachrichtenaustausch früher: Interprozesskommunikation über Netzwerk
- Nachrichtenaustausch heute: Cluster sind durch Multicore Prozessoren hybride Systeme
  - \* Gemeinsamer Speicher in einem Knoten (OpenMP)
  - \* Verteilter Speicher zwischen den Knoten (MPI)
  - \* Somit zwei Parallelitätsebenen

 $<sup>^2 {\</sup>tt https://en.wikipedia.org/wiki/Torus\_interconnect}$ 

#### **HPC Cluster am KIT**

#### • HC3: HP XC3000 (seit Februar 2010)

- -356 Rechenknoten mit jeweils zwei Intel Xeon E5540 Quad Core (27,04 TFLOPS Spitzenleistung) und insgesamt  $\approx 10~\mathrm{TB}$  Hauptspeicher
- OS: HP XC Linux
- Infiniband Netzwerk
- Nutzung durch KIT Institute

#### • InstitutsCluster 2 (IC2)

- -6560 Xeon-Cores mit 135,7 TFLOPS Spitzenleistung und  $\approx 28$  TB Hauptspeicher
- OS: SLES 11 mit KITE Managementsoftware
- Infiniband Netzwerk
- Nutzung durch KIT Institute

#### • bwUniCluster

- Gemeinsames System aller Lindesuniversitäten Baden Württembergs
- Systemarchitektur: 64bit x86 MultiCore-Prozessoren (sandy bridge); Infiniband FDR (56 GBit/s)
- Kennzahlen Cluster: 8448 Cores mit 175 TFLOPS Spitzenleistung bei  $\approx 200$  KW Energieverbrauch
- Kennzahlen Speichersystem: 900 TB Speicher bei  $\approx 20$  KW Energieverbauch

#### • ForHLB Stufe 1

- Landeshöchstleistungsrechner: System der Ebene Tier-2; Rechenzeitvergabe nach wissenschaftlichem Begutachtungsprozess
- -528 Xeon Prozessoren mit insgesamt 10752 Cores,  $\approx 41$  TB Hauptspeicher und 232 TFLOPS Spitzenleistung bei einem Energieverbauch von 226 KW
- Infiniband 4X FDR
- Benchmarks

**Top500:** 243 (06/2014) **Green500:** 69 (06/2014)

# • ForHLR Stufe 2

- 1152 HPC-Knoten mit jeweils zwei DecaCore Intel Xeon E5-2660v3, 64 GB Hauptspeicher und 480 GB SSD
- Spitzenleistung: 24.048 Cores mit 95 TB Hauptspeicher und 1,1 PFLOPS Spitzenleistung
- OS: RHEL 7.x mit KITE Managementsoftware
- Heißwasserkühlung mit  $\approx 40^\circ$  Grad Vorlauftemperatur und  $>45^\circ$  Grad Rücklauftemperatur  $\to$ freie Kühlung selbst bei tropischen Temperaturen
- Visualisierungskomponenten
  - \* 21 Visualisierungsknoten mit jeweils 4 Dodeka-Core Intel Xeon E7-4830v3, 1 TB Hauptspeicher, 4 960 GB SSDs und 4 NVIDIA GeForce GTX980 Ti
  - $\ast\,$  Neues Visualisierungslabor mit zwei 4<br/>K Projektoren
- Dateisystem und Integration
  - $\ast~4,8$  PB bei 80 GB/s Durchsatz
  - \* Kopplung der Dateisysteme von ForHLR I (Campus Süd) und ForHLR II (Campus Nord) über redundante 320 GBit/s Infiniband-Leitung (35 km Laufstrecke)

# Jülich Reasearch on Petaflop Architectures (JUROPA)

#### • Aufbau

- Sun Blade 6048 System mit 2208 Rechenknoten, 17664 Cores und  $\approx 52~\mathrm{TB}$  Hauptspeicher
- Pro Rechenknoten: Zwei Intel Xeon X5570 QuadCore mit 24 GB Hauptspeicher
- Gesamtleistung: 207 TFLOPS Spitzenleistung
- Netzwerk: Infiniband QDR (non-blocking Fat Tree)

# $\bullet \ \ Schwestersystem$

- 8640 Cores mit 101 FTLOPS Spitzenleistung
- Exklusiv für europäische Fusions-Wissenschaften
- Besonderheiten der Systeme: Unterschiedliche Hersteller aber mit gleicher/kompatibler Hardware. Werden gemeinsam Entwickelt und können als ein Gesamtsystem betrieben werden

#### 1.2.5 Vektorrechner

- Rechner mit pipelineartig aufgebautem Rechenwerk zur Verarbeitung von Vektoren von Gleitkommazahlen
- Skalarverarbeitung: Verknüpfung von Vektoren mit einzelnen Operanden

#### • Beispiel: Vektor-Addition in vierstufiger Pipeline

- Stufe 1: Laden von Gleitkommazahlen aus dem Vektorregister
- Stufe 2: Exponenten vergleichen und Mantisse verschieben
- Stufe 3: Verschieben der ausgerichteten Mantisse
- Stufe 4: Ergebnis normalisieren und zurückschreiben
- Chaining: Verketten von (spezialisierten) Pipelines. Ergebnisse der vorderen Pipeline werden direkt der nächsten Pipeline zur Verfügung gestellt

#### • Möglichkeiten zur Parallelisierung

Vektor-Pipeline-Parallelität: Durch die Pipeline selbst gegeben

Mehrere Pipelines pro Vektoreinheit: Parallelität durch Chaining von Pipelines

Verwielfachen der Pipelines: Verwendung mehrerer parallel arbeitender, gleichartiger Pipelines

Mehrere Vektoreinheiten: Mehrere unabhängige Vektoreinheiten

• Vektorrechner heutzutage: Keine Relevanz mehr, da Standardprozessoren SIMD-Operationen effizient ausführen können

#### **NEC SX Serie**

- Beispielsystem am SCC (NEC SX-9)
  - Ein  $\tt SX-9$  Knoten enthält 16 Vektorprozessoren (mit jeweils 8 Vektorpipelines) mit 1 TB Hauptspeicher und 1,6 TFLOPS Spitzenleistung
  - Sehr gut geeignet für Strömungsberechnungen
  - Größtmögliches System: 512 Knoten mit 970 TFLOPS Spitzenleistung

#### • Weitere SX-9 Systeme

- HLRS Stuttgart: 12 Knoten mit 19,2 TFLOPS Spitzenleistung
- Der Deutsche Wetterdienst besitze zwei unabhängige Systeme mit jeweils 14 Knoten und 23 TFLOPS Spitzenleistung

# 1.2.6 Ressourcenmanagement

 $\bullet \ \, \text{Typischerweise Knappheit von Parallelrechnerressourcen} \rightarrow \text{Ressourcenmanagement/Job Scheduling notwendig} \\$ 

#### • Job Scheduling

Time-Sharing: Simultane Ausführung mehrerer Jobs auf der gleichen Ressource nach einem Round-Robin-Verfahren. Anwendung bei PCs

Space-Sharing: Jobs bekommen exklusiv Ressourcen zur Ausführung zugewiesen, müssen allerdings ggf. warten bis genügend Ressourcen frei sind (Batch-System). Laufzeiten müssen abgeschätzt werden, meist gibt es Obergrenzen. Anwendung bei Clustern/Supercomputern

#### • Beispiel: LoadLeveler

- Job Scheduler von IBM zum Ausführen von Batch-Jobs
- Grundlegende Befehle zum Hinzufügen/Anzeigen/Abbrechen/Status anzeigen von Jobs
- Hinzufügen von Jobs per Job-Kommando-Datei (cmdfile)

# Beispiel: Torque (Resource Manager) + Maui (Cluster Scheduler)

- Grundlegende Befehle zum Hinzufügen/Anzeigen/Abbrechen/Status anzeigen von Jobs
- Hinzufügen neuer Jobs per Kommandozeile
- Beispiel: msub -1 nodes=32:ppn=2,pmem=1800mb,walltime=3600 myscript

## 1.3 Appendix A: Formelsammung

# 1.3.1 Parallelrechner

#### Ende-zu-Ende Übertragungszeit

Overhead: Zeit, um Nachrichten in/aus dem Netzwerk zu bekommen

$$latency = t_{overhead} + t_{routing} + t_{transmission} + t_{contention}$$
(1.1)