#### Convivencia

#### Gestión del Sistema de Entrada/Salida



Dra. Carolina Mañoso Dpto. Informática y Automática.UNED

#### Introducción (1/2)

- El sistema de Entrada/Salida es la parte del sistema operativo encargada de la gestión de los dispositivos de E/S (periféricos). Actúa como interfaz entre los dispositivos de E/S y el resto del sistema
- Los dispositivos se pueden clasificar:
  - Adaptados al usuario: comunicar información al usuario
  - Adaptados a la máquina: permiten comunicarse con el sistema
  - De comunicación: preparados para transmitir información a dispositivos remotos



### Introducción (2/2)

- Diferencias entre los dispositivos:
  - Velocidad de transferencia: órdenes de magnitud
  - Aplicaciones: la utilización a la que se destina el periférico
  - Unidad de transferencia:
    - Orientados a Bloques
    - Orientados a caracteres
  - Complejidad del controlador del dispositivo
  - Condiciones de error



#### Índice

- Mecanismos del controlador de E/S
  - E/S controlada por programa
  - E/S controlada por interrupciones
  - Acceso directo a memoria (DMA)
  - Procesadores de E/S (PE/S)
- Gestión del sistema de E/S: modelo por capas
- Buffers de E/S
- Discos magnéticos
  - Estructura física
  - Controlador del disco
  - Planificación del disco




#### Controlador de E/S

- Un controlador de E/S es el módulo del computador responsable del control de uno o más dispositivos externos y del intercambio de datos entre dichos periféricos con la memoria principal o con los registros de la CPU.
  - El controlador de E/S debe poseer una interfaz interna al computador (para su conexión con la UCP y la memoria principal) y
  - Una interfaz externa al computador (para su conexión con el dispositivo externo)
- Las principales funciones de un controlador de E/S:
  - Control y temporización: los recursos internos (memoria y bus)
  - Comunicación con la UCP
  - Comunicación con el dispositivo externo
  - Almacenamiento temporal de datos
  - Detección de errores



#### Estructura del controlador de E/S (1/2)



#### Estructura del controlador de E/S (2/2)

- Los tipos de registros o puertos del controlador:
  - Registros de datos (buffers de entrada y salida)
  - Registros de control
  - Registros de estado
- Hay tres maneras de utilizar el bus para interconectar la UCP con la memoria y con la unidad de E/S:
  - Dos buses independientes, uno para la memoria (bus del sistema) y otro para el sistema de E/S (bus de E/S) (computadores con UCP+ PE/S)
  - Un bus común para la memoria y el sistema de E/S, pero con líneas de control independientes para cada uno (E/S aislada)
  - Un único bus con líneas de control también comunes (E/S localizada en memoria)




#### E/S controlada por programa (1/4)

- Los datos se intercambian entre la UCP y le controlador de E/S
- La UCP ejecuta un programa que tiene
  - El control directo de la operación de E/S
  - Incluye comprobación del estado del dispositivo
  - El envío de una orden de lectura o escritura
  - La transferencia del dato
- Cuando la UCP emite una orden al controlador de E/S debe esperar hasta que finalice la operación de E/S. Si la UCP es más rápida que el controlador de E/S se malgasta tiempo de UCP



#### E/S controlada por programa (2/4)





#### E/S controlada por programa (3/4)

- Como se ve en el esquema el procesador examina continuamente el estado del dispositivo de E/S hasta que este preparado para la siguiente transferencia. Este bucle utilizado tanto para entrada como para salida se denomina bucle de espera activa
- Cuando la UCP, la memoria principal y la unidad de E/S comparten un bus común, el direccionamiento es:
  - E/S localizada en memoria: el computador no distingue entre direcciones de memoria y direcciones de E/S
  - E/S aislada: además de las líneas de control de l/e en memoria, se dispone de líneas de control específicas de E/S para acceder a los periféricos



### E/S controlada por programa (4/4)

#### Inconvenientes

- Perdida de tiempo en el bucle de espera
- Si existen programas que tienen que ejecutarse de forma periódica no se puede estar de forma indefinida en el bucle de espera
- Problemas cuando se quiere atender a varios periféricos. Mientras el computador espera a que un periférico esté preparado para transmitir no puede estar atendiendo a los otros
- Intento de solución: limitar el tiempo de espera en el bucle (no se garantiza la transmisión)
- <u>Solución</u> Eliminar el bucle de espera mediante el mecanismo de E/S por interrupciones




#### E/S controlada por interrupciones (1/6)

- La UCP envía una orden de E/S al periférico y prosigue con la tarea que estaba ejecutando, en vez de esperar a que se efectúe la operación de E/S
- Cuando el periférico está preparado para intercambiar información, fuerza una interrupción en la tarea que realiza la UCP para que atienda a la operación de E/S
  - Para ello, activa una línea especial del bus de control: la línea de petición de interrupción PI
- La UCP realiza la transferencia de datos, igual que en el caso de la E/S controlada por programa y a continuación sigue ejecutando el programa que había interrumpido




#### E/S controlada por interrupciones (2/6)





#### E/S controlada por interrupciones (3/6)





#### E/S controlada por interrupciones (4/6)

#### Procesamiento de interrupciones:

- 1. El procesador inicializa la entrada, emitiendo una orden al puerto de E/S
- 2. El puerto de E/S pone su bit de estado de entrada a ocupado e inicia la acción de entrada específica de dispositivo
- 3. Cuando el dato de entrada esta preparado en el buffer de entrada del puerto de E/S, el puerto pone su bit de estado de entrada a preparado y activa su línea de petición de interrupción



#### E/S controlada por interrupciones (5/6)

- 4. Cuando el procesador está en modo interrumpible, es decir, la instrucción en progreso ha sido finalizada y las interrupciones habilitadas, y la petición de interrupción pendiente resulta ser de prioridad más elevada, se inicia la secuencia de reconocimiento hardware a cuenta del dispositivo:
  - a) Se deshabilitan las interrupciones
  - b) Se salva la parte hardware del contexto
  - c) Se identifica la fuente de interrupción:

Encuesta

Vectorización

d) Se transfiere el control a la RSI



#### E/S controlada por interrupciones (6/6)

- 5. Dentro de la rutina de servicio de interrupción:
  - a) Se habilitan los niveles de interrupción de prioridad superiores
  - b) Se salva la parte software del contexto
  - c) Se obtiene un dato del buffer de entrada del puerto de E/S
  - d) Se reconoce la interrupción, y el puerto responde retirando la petición
  - e) Se completan otros procesamientos y contabilidades de interrupción
  - f) Se restaura la parte software de contexto salvado
  - g) Se ejecuta la instrucción de retorno de interrupción
- 6. Por medio de la instrucción RTI o de algunas otras adicionales de restaura la parte hardware del contexto y se habilitan los niveles de prioridad de interrupción, hasta el del programa interrumpido
- 7. La UCP continúa la ejecución del programa interrumpido en el punto en el que lo dejó



### Acceso directo a memoria (DMA) (1/7)

- Los dos métodos vistos tienen el inconveniente de que requieren la intervención activa de la UCP para transferir datos entre la memoria y el periférico
- La técnica de Acceso Directo a Memoria (DMA) requiere un módulo adicional conectado al bus del sistema: El controlador de DMA que es capaz de hacer las funciones asignadas a la UCP y asumir el control del sistema
- El controlador de DMA contiene:
  - Registro de Datos
  - Registro de Direcciones
  - Registro contador de palabras
  - Unidad de control del DMA




#### Acceso directo a memoria (DMA) (2/7)

- Estos registros permiten al controlador de DMA transferir datos desde (o hacia) una zona contigua de memoria:
- El registro de dirección
  - Almacena la dirección de la siguiente palabra a transmitir
  - Se incrementa de forma automática después de cada transferencia
- El registro contador de palabras
  - Almacena el número de palabras que quedan por enviar
  - Se decrementa automáticamente después de cada transferencia
- La unidad de control del DMA
  - Comprueba si el contenido del registro contador es 0
  - Cuando alcanza este valor para la transferencia, envía una señal de interrupción a la UCP para indicarle que la transferencia a finalizado



#### Acceso directo a memoria (DMA) (3/7)




#### Acceso directo a memoria (DMA) (4/7)

- Cuando la UCP desea leer o escribir un bloque de datos emite una orden al controlador de DMA enviándole la siguiente información:
  - Si la operación es de lectura o escritura
  - La dirección del periférico
  - La posición de comienzo de memoria de donde hay que leer o donde hay que escribir
  - El número de palabras que se tienen que leer o escribir
- A partir de este momento la UCP continúa realizando otra tarea. La UCP ha delegado esta operación de E/S en el controlador de DMA y es este módulo quien se encargará de ella



#### Acceso directo a memoria (DMA) (5/7)





### Acceso directo a memoria (DMA) (6/7)

El controlador de DMA transfiere directamente, palabra a palabra, el bloque completo de datos entre el periférico y la memoria, sin pasar par la UCP

- Cuando la transferencia finaliza el controlador de DMA envía una señal de interrupción a la UCP
- De esta forma la UCP únicamente participa al comienzo y al final de la transferencia



### Acceso directo a memoria (DMA) (7/7)

- El controlador de DMA necesita tener el control del bus para poder transferir datos hacia (o desde) la memoria:
  - Por ráfagas
  - Por robo de ciclos
  - DMA transparente
  - Por demanda
  - Dato a dato
- Cuando el controlador de DMA está preparado para transmitir o recibir datos, activa la línea de petición de DMA a la UCP
- La UCP espera en el siguiente punto de ruptura del DMA, renuncia al control de los buses de datos y direcciones y activa la línea de reconocimiento de DMA

## Procesador de E/S (PE/S) (1/2)

- El PE/S representa una extensión del concepto DMA
- El PE/S es el controlador de E/S convertido en procesador con un conjunto de instrucciones especializadas en operaciones de E/S, lo que le da un control completo sobre dicha operación
- En los computadores que incluyen PE/S, la UCP no ejecuta las instrucciones de E/S, éstas se almacenan en memoria principal para ser ejecutadas por un PE/S. Así la UCP inicia una transferencia de E/S al dar una orden al PE/S para que ejecute un programa en memoria



### Procesador de E/S (PE/S) (2/2)

- El programa especifica entre otras cosas las siguientes:
  - El periférico o periféricos que intervienen en la operación de E/S
  - La zona de memoria utilizada en la transferencia
  - Las prioridades
  - Que acciones hay que efectuar si se producen ciertas condiciones de error durante la transferencia
- Los dos tipos de PE/S más comunes que se suelen emplear:
  - Canal selector
  - Canal multiplexor



#### Gestión del sistema de E/S (1/4)

Los sistemas de E/S independiente de dispositivo son

Aquellos sistemas que incluyen una abstracción del sistema de E/S en la que todos los dispositivos aparecen ante los usuarios como un conjunto de archivos. Por lo tanto, los usuarios pueden apoyarse en un conjunto único y uniforme de servicios del sistema para manipulación de archivos aplicables tanto a la gestión de archivos como a la gestión de dispositivos de E/S



#### Gestión del sistema de E/S (2/4)

- Estructuración por capas de forma que:
  - Cada nivel realiza un subconjunto de las funciones de E/S necesitadas por el s.o.
  - Cada nivel descansa sobre el siguiente nivel inferior para efectuar operaciones más básicas
  - Cada nivel esconde los detalles a los niveles superiores a los que proporciona servicios
  - Los niveles se definen de forma que los cambios que se realicen en un determinado nivel no requieran modificación alguna en los otros niveles



#### Gestión del sistema de E/S (3/4)





#### Gestión del sistema de E/S (4/4)

- El nivel inferior es el dispositivo físico que es quien realmente ejecuta la operación de E/S
- Manejadores de interrupciones: cuando el proceso tiene una E/S, se inicia la operación, conmuta al estado bloqueado y espera hasta que se acabe la operación de E/S
- Manejadores de dispositivos la misión es aceptar las solicitudes que hace el software de nivel superior (independiente de dispositivo) y verificar su ejecución
- Software independiente de dispositivo: realizar las tareas de E/S comunes a todos los dispositivos
- Software a nivel de usuario: hay una parte del software de E/S que no está dentro del sistema operativo, sino que son librerías accesibles a los programas de los usuarios




#### Buffers de E/S

- Se denomina buffers de E/S al espacio de memoria principal que se reserva para el almacenamiento intermedio de datos procedentes o con destino a los periféricos:
  - Buffer simple:
    - la transferencia de un bloque de la entrada se hace desde el dispositivo al buffer que el s.o. le reserva en la memoria principal
    - Cuando finaliza la transferencia anterior, el proceso mueve el bloque desde el buffer al espacio del proceso de usuario
    - Inmediatamente se solicita otro bloque
  - Buffer doble: Un proceso transfiere datos a (o desde) uno de los buffers mientras el s.o. vacía (o llena) el otro buffer



## Discos magnéticos: organización (1/2)

- Cabezas de lectura/escritura: para leer o escribir los datos, se deben montar de forma que contacten con la parte del disco que tiene los datos
- Superficie: cada disco tiene dos superficies o caras
- Pista: los datos se almacenan en la superficie magnética del disco en forma de círculos concéntricos
- Cilindro: a la colección de pistas de todas las superficies que están a la misma distancia del eje del disco





### Discos magnéticos: organización (2/2)

- Tiempo de búsqueda (t<sub>b</sub>): tiempo necesario para que las cabezas de l/e se desplazan hasta el cilindro deseado (discos de cabeza móvil)
- Latencia rotacional (t<sub>r</sub>): tiempo empleado en esperar a que el sector deseado aparezca bajo las cabezas de l/e. Si f es la velocidad de rotación en revoluciones por segundo:

$$t_r = \frac{1}{2f}$$

Tiempo de transferencia(t<sub>t</sub>): tiempo necesario para transferir un sector entre el disco y el buffer de memoria. Si b es el número de bytes que se desean transferir y P el número de bytes que hay en una pista:



$$t_t = \frac{b}{P \times f}$$

#### Discos magnéticos: controlador del disco (1/2)

- Debido a que los discos sólo son capaces de obedecer órdenes bastante primitivas, se necesita del controlador, cuyas funciones básicas:
  - Convertir ordenes de nivel superior, en una secuencia de ordenes específicas de unidad
  - Proporcionar conversión serie paralelo y acondicionamiento de señales necesarias para pasar de formato byte o word requerido para la comunicación DMA con la memoria principal a los flujos analógicos de bits esperados y producidos por las unidades de disco
  - Efectuar verificación y control de errores (CRC)



#### Discos magnéticos: controlador del disco (2/2)

- Supuesto el controlador al nivel descrito se necesita de las rutinas de disco para proporcionar el resto de las funciones,
  - como son la lectura y escritura de sectores de disco especificadas por medio de direcciones de disco físicas.
    <número de cilindro, número de cabeza, número de sector>
  - Otras funciones pueden ser buscar, formatear
- La técnica de saltar bloques para dar margen de tiempo suficiente para que el controlador transmita los datos a la memoria, se llama entrelazado



### Discos magnéticos: planificación del disco (1/2)

- Cuando un proceso requiere una operación de E/S del disco, envía la correspondiente llamada al s.o., no obstante si la unidad o el controlador del disco se encuentran sirviendo una solicitud anterior, será preciso poner en una cola todas las peticiones que vayan llegando
- Se Dispone de distintas planificaciones para elegir la petición siguiente a ser servida:
  - FCFS: La primera petición que llega es la primera que se sirve
  - SSTF: se atiende la petición que requiere el menor movimiento de la cabeza de lectura/escritura desde su posición actual



### Discos magnéticos: planificación del disco (2/2)

- SCAN: La estrategia es ir recorriendo todas las pistas en una dirección y satisfaciendo todas las peticiones que se encuentran en el camino, hasta que se alcanza la última pista. En este punto se invierte el sentido del recorrido y la búsqueda prosigue de la misma forma
- C-SCAN: restringe el rastreo en una única dirección. Así cuando se ha visitado la última pista en una dirección, la cabeza vuelve al extremo opuesto del disco y comienza otra vez la exploración
- LOOK: variante de SCAN, sino hay peticiones pendientes en la dirección actual se cambia el sentido del movimiento
- C-LOOK: variante de C-SCAN, sino hay peticiones pendientes en la dirección actual se comienza otra vez la exploración



## Ejercicio 1

#### Práctica de planificación del disco

Un disco que posee 200 pistas (numeradas de 0 al 199) tiene la siguiente cola de peticiones de acceso:

81, 142, 86, 172, 89, 145, 97, 170, 125

¿Cuál es la longitud media de búsqueda para satisfacer estas solicitudes con los siguientes algoritmos de planificación del disco?

a) Planificación FCFS

0

0

000

O

- b) Planificación SSTF
- c) Planificación SCAN
- d) Planificación C-SCAN
- e) Planificación LOOK
- e) Planificación C-LOOK



# **Solución 1 (1/6)**


0	Práctica	a de plar	nificació	n de d	disco			h h	A de la constantina della cons	
0000		r a cabo e halla en la			va a sup	oner qu	e inicialr	nente la		
0	a)									
0	Planificación FCFS: En este algoritmo la primera petición que llega es									
0		que se sirv			'	<b>'</b>	'			
0	Pista a la c	que se acc	ede							
0		12 86	172	89	145	97	170	12		
•	Nº de pista	as que se a	atraviesa							
0	19 61		86	83	56	48	<b>7</b> 3	45		
0	media =58	8.5								

## **Solución 1 (2/6)**

#### Práctica de planificación de disco 0 b) Planificación SSTF: Este algoritmo consiste en atender la petición que requiere el menor movimiento de la cabeza de lectura/escritura desde su posición actual Pista a la que se accede 97 89 81 125 142 145 86 170 172 Nº de pistas que se atraviesan 3 44 25 **media** =12.2

### **Solución 1 (3/6)**

#### Práctica de planificación de disco



c)

<u>Planificación SCAN</u>: En este algoritmo se van recorriendo todas las pistas en una dirección y satisfaciendo todas las peticiones que se encuentran en el camino hasta alcanzar la última pista. En ese punto se invierte el sentido del recorrido y la búsqueda prosigue de la misma forma:

<u>Pista</u>	a la que	se acce	<u>de</u>					
97	89	86	81	125	142	145	170	172
Nº de	e pistas o	ue se at	raviesan					
3	8	3	5	206	17	3	25	2
medi	a = 30,2	2						

# **Solución 1 (4/6)**

000	Práct	ica d	e plan	ificaci	ón de d	isco				4
0000	d) Planific	ación (	C-SCAN	' En est	e caso se	restring	ne el rac	treo en l	ına	
0000	única d	irecció	n		0 0030 30	, rosumig	go orras		IIIa	
0000	97	89	se acce 86	81	172	170	145	142	125	
0	Nº de p	istas q	ue se at	raviesar	<u>1</u>					
0000	3 media=	8	3	5	253	2	25	3	17	
000										

## **Solución 1 (5/6)**

#### Práctica de planificación de disco

e) Planificación LOOK: En este algoritmo se van recorriendo todas las pistas en una dirección y satisfaciendo todas las peticiones que se encuentran en el camino hasta alcanzar la última petición. En ese punto se invierte el sentido del recorrido y la búsqueda prosigue de la misma forma

	Pista a	la que	se ac	cede
--	---------	--------	-------	------

97	89	86	81	125	142	145	170	172
Nº de	pistas q	ue se a	traviesan					
3	8	3	5	44	17	3	25	2
media	a=12,22							

# **Solución 1 (6/6)**

0	Prác	tica d	e plani	ficació	n de d	isco			
0	f)	oggián (		. En oote		rootring	vo al raci		
0000					e caso se Iltima pe		je ei ras	ireo en c	IIIa
0	Pista a	a la que	se acce	<u>de</u>					
0	97	89	86	81	172	170	145	142	125
	Nº de	<u>pistas q</u>	ue se at	raviesar	1				
0	3	8	3	5	91	2	25	3	17
0	media	n=17,4							
0									