

MicroConverter[™] Многоканальный 12-битный АЦП со встроенным микропроцессором и Flash ЭРПЗУ

ADuC812

ХАРАКТЕРИСТИКИ АНАЛОГОВЫЙ ВВОД-ВЫВОД

8-Канальный прецизионный 12-бит АЦП Встроенный 40ppm/'С ИОН Высокая скорость выборок 200К/сек Два 12-битных ЦАПа (выход - напряжение) Внутренний температурный сенсор

ПАМЯТЬ

8КБ FLASH памяти программ 640Б FLASH памяти данных Внутренний источник программирования «зарядовый насос» (внешний не требуется) 256Б внутренней памяти данных 16МБ адресного пространства внешней памяти данных

8051 - СОВМЕСТИМОЕ ЯДРО

12МГц номинальная частота (16МГц - максимальная)
Три 16-битных счетчика - таймера
32 Программируемых порта в - в
Порт с высоким током - Порт3
Девять источников прерываний, 2 уровня приоритета

ПИТАНИЕ

Специфицирован для 3В и 5В работы Режимы: нормальный, холостой и дежурный

ВСТРОЕННАЯ ПЕРИФЕРИЯ

Последовательный UART 2-Проводной (I2C) и SPI Охранный таймер (WDT) Монитор источника питания

ПРИЛОЖЕНИЯ

Интеллектуальные сенсоры (в соответствие IEEE 1451.2)
Батарейные системы (портативные РС, инструмент, Мониторы)
Системы слежения
Системы сбора информации, коммуникационные системы


ОБШЕЕ ОПИСАНИЕ

АDuC812 - Интегральная 12-битная система сбора информации, включающая в себя прецизионный многоканальный АЦП с самокалибровкой, два 12-битных ЦАПа и программируемое 8-битное микропроцессорное ядро (совместимое с 8051) (МСИ). МСИ поддерживается внутренними 8К FLASH ЭРПЗУ программ, 640Б ЭРПЗУ памяти данных и 256Б статической памяти данных с произвольной выборкой (RAM).

МСИ поддерживает следующие дополнительные функции: Охранный Таймер, Монитор Питания и канал прямого доступа для АЦП. Для мультипроцессорного обмена и расширения в-в, имеются 32 программируемых в-в линии, I2C, SPI и стандартный UART интерфейсы.

Для гибкого управления в приложениях с низким потреблением в МСИ и аналоговой части предусмотрены 3 режима работы: нормальный, холостой и дежурный. Продукт специфицирован для 3В и 5В работы в индустриальном диапазоне температур и поставляется 52-выводном пластмассовом корпусе (PQF).

ФУНКЦИОНАЛЬНАЯ БЛОК-СХЕМА



ADuC812-Спецификация 1,2 (AVdd=+3B или +5B +/-10%, Vref=2.5B внутренний ИОН, MCLCIN=16.0MГц, DAC Vout Load to AGND; RI=10K, CI=100пф. Все спецификации приводятся для Та=от Тмин до Тмакс, если не указано особо.)

Параметр	ADu(Vd	C812 d=	Единицы	Условия/примечания
	5B	3B		
АЦП - СПЕЦИФИКАЦИЯ КАНАЛОВ Точность по постоянному току ^{3,4}				
Разрешение Интегральная нелинейность	12 ± 1/2 ± 1/5 ± 1/5	12 ± 1/2 ± 1/5	Биты LSB средняя LSB максим. LSB средняя	Fsampl=100ΚΓμ Fsampl=100ΚΓμ Fsampl=200ΚΓμ
Дифференциальная нелинейность	± 1	± 1	LSB средняя	Fsampl=100КГц Отсутствие пропуска кодов при 5В гарантируется
КАЛИБРОВОЧНЫЕ ОШИБКИ				
КОНЕЧНЫХ ТОЧЕК ШКАЛЫ ^{5,6}			I CD	
Ошибка смещения	± 5 ± 1	± 2	LSB максим. LSB средняя	
Согласованность ошибки	1	1	LSB средняя LSB средняя	
смещения (по каналам)	_	_	ЕЗВ средпии	
Ошибка усиления	± 6		LSB максим.	
·	± 1	± 2	LSB средняя	
Согласованность ошибки усиления	1.5	1.5	LSB средняя	
ПОЛЬЗОВАТЕЛЬСКАЯ СИСТЕМНАЯ КАЛИБРОВКА ⁷				
Диапазон калибровки смещения	± 5	± 5	% от Vref средн.	
Диапазон калибровки усиления ДИНАМИЧЕСКОЕ РАЗРЕШЕНИЕ	± 2.5	± 2.5	% от Vref средн.	Fig. 101/Fig. Course Course
ANIMAMINECROL PASPELLETIVE				Fin=10КГц Синус. Сигнал Fsampl=100КГц
Отношение сигнал-шум (SNR) ⁸	70	70	дБ среднее	r sampr Tooki q
Полный коэффициент гармоник (THD)	-78	-78	дБ средний	
Пиковая гармоника или шумовая помеха	-78	-78	дБ средняя	
АНАЛОГОВЫЙ ВХОД				
Диапазон входных напряжений	0 – Vref	0 – Vref	Вольты	
Входной ток	± 10	. 1	мкА максим.	
Входная емкость	± 1 20	± 1 20	мкА средний. пФ максим.	
ТЕМПЕРАТУРНЫЙ СЕНСОР ⁹	20	20	114 Makerini.	Измеряется встроенным АЦП
Выходное напряжение (25 'С)	600	600	мВ среднее	с точностью +/-0.5LSB
Температурный коэффициент (ТС)	-3.0	-3.0	мВ/°С средний	,
ЦАП - СПЕЦИФИКАЦИЯ КАНАЛ <u>О</u> В				
Точность по постоянному току ¹⁰	12	13	F	
Разрешение Относительная точность	12 ± 3	12 ± 3	Биты LSB средняя	
Дифференциальная нелинейность	± 0.5	± 1	LSB средняя LSB средняя	Гарантируется 12-битная
Ошибка смещения	± 50		мВ максим.	монотонность
·	± 25	± 25	мВ средняя	
Ошибка шкалы	± 25		мВ максим.	
C	± 10	± 10	мВ средняя	0/ 8
Согласование шкал	±0.5	± 0.5	% среднее	% Полной шкалы по ЦАП1
АНАЛОГОВЫЕ ВЫХОДЫ Диапазон напряжений 0	0 – Vref	0 – Vref	Вольты средний	
диапазон напряжений о Диапазон напряжений 1	0 – Viei 0 – Vdd	0 – Viei 0 – Vdd	Вольты средний	
Величина резистивной нагрузки	10	10	КОм средняя	
Величина емкостной нагрузки	100	100	пФ средняя	
Выходной импеданс	0.5	0.5	Ом средний	
выходной импеданс Isink	50	50	мкА средний	

ЦАП - ХАРАКТЕРИСТИКИ ПО				
ПЕРЕМЕННОМУ ТОКУ Время установления выходного напряжения	15	15	мкс среднее	Время установления максим.
Энергетика импульсной помехи из цифровой цепи	10	10	нВ сек средняя	превосходящей 0.5 LSB. При изменении входного кода с переносом единицы в старший разряд
ВХОДЫ/ВЫХОДЫ				
Диапазон входных напряжений Входной импеданс	2.3/Vdd 150	2.3/Vdd 150	Вольты мин/макс КОм средний	
входной импеданс Величина выходного напряжения	2.45/	150	Вольты мин/макс	
величина выходного наприжения	2.55		Donbibi Hvilly Hake	
	2.5	2.5	Вольты средняя	
Температурный коэффициент	40	40	ppm/°C	
выходного напряжения РАБОЧИЕ ХАРАКТЕРИСТИКИ ЭРПЗУ				
(FLASH) ^{11, 12}				
Допустимое число циклов	10000		Циклов минимум	
программирования	50000	50000	Циклов минимум	
Сохранность данных ОХРАННЫЙ ТАЙМЕР (WDT)	10		Лет минимум	
Частота генерации	64	64	КГц средняя	
ХАРАКТЕРИСТИКИ МОНИТОРА			та д ородиии	
ПИТАНИЯ (PSM)				
Точность установки порога	± 2.5		% от номинального	
срабатывания			значения выбранного порога максим.	
	± 1.0	± 1.0	% от номинального	
			значения выбранного	
			порога в среднем	
ЦИФРОВЫЕ ВХОДЫ Вх. напряжение высокого уровня	2.4		Вольты мин.	
Вх. напряжение высокого уровня Вх. напряжение низкого уровня	0.8		Вольты мин.	
Входной ток утечки (Порт 0, ЕА)	± 10		мкА макс.	Vin=0B или Vdd
	± 1	± 1	мкА средний	Vin=0B или Vdd
Входной ток Лог.1 (Все цифровые	± 10		мкА макс.	Vin=Vdd
входы) Входной ток Лог.0 (Порт 1,2, 3)	± 1 -80	± 1	мкА средний мкА макс.	Vin=Vdd
Входной ток логю (порт 1,2, 3)	- 4 0	-40	мкА средний	Vil=450mB
Ток при переходе Лог. 1-0	-700		мкА макс.	Vil=2B
(Порт 1, 2, 3)	-400	-400	мкА средний	Vil=2B
Входная емкость ЦИФРОВЫЕ ВЫХОДЫ	10	10	пФ средняя	
Выходное напряжение высокого	2.4	2.6	Вольты мин.	Vdd=4.5B - 5.5B, Isrc=80мкА
уровня (Voh)	4.0		Вольты среднее	Vdd=2.7B - 3.3B, Isrc=20мкА
Выходное напряжение низкого				
уровня (Vol) ALE, PSEN, Порт 0, 2	0.4	0.2 0.2	Вольты макс.	Isink=1.6MA
Порт 3 Ток утечки в «плавающем	0.2 0.4	0.2	Вольты среднее Вольты макс.	Isink=1.6mA Isink=8mA
состоянии»	0.2		Вольты среднее	Isink=8MA
Выходная емкость в «плавающем	± 10		мкА макс.	
состоянии»	± 5	± 5	мкА средний	
ИСТОЧНИК ПИТАНИЯ ^{13, 14, 15}	10	10	пФ средняя	
Нормальный режим ¹⁶	42		мА макс.	MCLKIN=16МГц
·	32	16	мА средний	MCLKIN=16МГц
	26	12	мА средний	MCLKIN=12МГц
Холостой режим	8 25	3	мА средний	MCLKIN=1MFu
лолостои режим	18	17	мА макс. мА средний	MCLKIN=16МГц MCLKIN=16МГц
	15	6	мА средний	MCLKIN=12MΓμ
17	7	2	мА средний	MCLKIN=1МГц
Дежурный режим ¹⁷	50	50	мА макс.	
	5	5	мА средний	1

ПРИМЕЧАНИЯ:

¹Спецификации используются после проведения калибровки.

 5 Измерено при производстве при Vdd=5B после выполнения процедуры калибровки и только при +25°C.

 6 Пользователю возможно потребуется выполнить процедуру калибровки для получения этих спецификаций, которые зависят от конфигурации.

 7 Диапазон коррекции при калибровке смещения и усиления определяется как диапазон напряжений, который ADuC812 может скомпенсировать при выполнении системной калибровки.

⁸Вычисление коэффициента шума (SNR) учитывают шумовую компоненту и искажения.

⁹Температурный сенсор измеряет непосредственно температуру кристалла, из этих результатов можно вычислить температуру окружающей среды.

 10 Линейность ЦАП вычисляется с vчетом:

сокращенного диапазона кодов от 48 до 4095, для диапазона от 0 до Vref сокращенного диапазона кодов от 48 до 3995, для диапазона от 0 до Vdd Нагрузка ЦАПа = 10KOм и 50пФ.

¹¹Рабочие спецификации FLASH ЭРПЗУ такие же как и в JEDEC спецификации A103 (Сохранность данных) и в JEDEC педварительной спецификации A117 (Допустимое число циклов программирования).

 12 Допустимое число циклов программирования оценивается в следующих условиях:

Режим Байтовое программирование, Циклическое стирание страницы

 Циклические данные
 00(H) до FF(H)

 Время стирания
 20мсек

 Время программирования
 100мксек

¹³Токопотребление (Idd) при других значений тактовой частоты MCLKIN определяется выражениями:

Нормальный режим (Vdd=5B)Idd=(1.6*MCLKIN)+6Нормальный режим (Vdd=3B)Idd=(0.8*MCLKIN)+3Холостй режим (Vdd=5B)Idd=(0.75*MCLKIN)+6Холостй режим (Vdd=3B)Idd=(0.25*MCLKIN)+3

Где MCLKIN выражается в МГц, а результат Idd в мА.

¹⁴Idd Ток выражается суммой аналогового и цифрового питания при работе Микроконвертера в Нормальном Режиме.

 15 Idd не измеряется в циклах стирания или программирования ЭРПЗУ; для этих циклов Idd обычно увеличивается на 10мА.

 16 Аналоговая часть Idd=2мA (в среднем) при нормальной работе (внутренний ИОН, АЦП и ЦАП включены).

 17 EA=Порт0=DVdd, XTAL1(вход), привязанный к DVdd, во время этих измерений.

Средние (Typical) спецификации не проверяются, но подтверждаются данными при выпуске изделий. Спецификации изменяются без объявления. За дополнительной информацией обращайтесь к Справочнику Пользователя, Краткому Справочнику, Справочнику по Применению и Листу Ошибок по http://www.analog.com

 $^{^{2}}$ Температурный диапазон от -40 до +85 $^{\prime}$ С.

³Линейность гарантирована при нормальной работе МП ядра.

⁴Линейность может ухудшаться при программировании или стирании 640Б ЭРПЗУ во время выполнения А-Ц преобразования из-за работы схемы зарядного насоса.

Предельно допустимые параметры *

(Ta = +25 °C, если не оговаривается особо)

Расположение контактов ADuC812

AVdd κ DVdd AGND κ DGND DVdd κ DGND, AVdd κ AGND	± 0.3 B ± 0.3 B -0.3 B+7 B
Цифровой вход к DGND Цифровой выход к DGND Vref к AGND	-0.3 B, DVdd + 0.3 B -0.3 B, DVdd + 0.3 B -0.3 B, Avdd + 0.3 B
Аналоговые входы к AGND	-0.3 B, Avdd + 0.3 B
Индустриальный диапазон рабочих температур (версия В)	-40′C +85′C
Температура хранения	-65'C +150'C
Температура перехода	+150′C
Qја Температурное сопротивление	+90′С/Вт
Температура выводов при пайке:	
при паике. В паровой фазе (60сек) Инфракрасная (15сек)	+215′C +220′C

Ном.	Наимен. контакта	Ном.	Наимен. контакта
конт	P1.0/ADC0/T2	конт	SDATA/MOSI
1	P1.1/ADC1/T2EX	27	P2.0/A8/A16
2	P1.2/ADC2	28	P2.1/A9/A17
3	P1.3/ADC3	29	P2.2/A10/A18
4	AVdd	30	P2.3/A11/A19
5	AGND	31	XTAL1 (in)
6	Cref	32	XTAL2 (out)
7	Vref	33	DVdd
8	DAC0	34	DGND
9	DAC1	35	P2.4/A12/A20
10	P1.4/ADC4	36	P2.5/A13/A21
11	P1.5/ADC5/SS/	37	P2.6/A14/A22
12	P1.6/ADC6	38	P2.7/A15/A23
13	P1.7/ADC7	39	EA//Vpp
14	RESET	40	PSEN/
15	P3.0/RxD	41	ALE
16	P3.1/TxD	42	P0.0/AD0
17	P3.2/INT0/	43	P0.1/AD1
18	P3.3/INT1//MISO	44	P0.2/AD2
19	DVdd	45	P0.3/AD3
20	DGND	46	DGND
21	P3.4/T0	47	DVdd
22	P3.5/T1/CONVST/	48	P0.4/AD4
23	P3.6/WR/	49	P0.5/AD5
24	P3.7/RD/	40	P0.6/AD6
25	SCLOCK	51	P0.7/AD7
26		52	

^{*} Превышение указанных выше предельных параметров может вызвать повреждение устройства. Эксплуатация устройства при предельных значениях параметров может повлиять на его надежность.

СПРАВКА ДЛЯ ЗАКАЗА

Модель	Температурный диапазон	Описание корпуса	Тип корпуса
ADuC812BS	-40′C +85′C	52-контактный пластмассовый квадратный плоский (PQF)	S-52

Система разработки программного обеспечения QuickStart™ Eval-ADuC812QS

ВНИМАНИЕ!

Устройство чувствительно к электростатическим разрядам (ESD). Разряд до 4000В может произойти неконтролируемым образом при простом прикосновении. Не смотря на то, что устройство имеет цепи защиты, для сохранения его работоспособности следует предпринять соответствующие меры.

ОПИСАНИЕ КОНТАКТОВ

Мнемоника	Тип	Функция
DVdd	Р	Положительное номинальное цифровое питание +3В или +5В.
AVdd	Р	Положительное номинальное аналоговое питание +3В или +5В.
Cref	I	Блокирующий конденсатор для внутреннего ИОН. 0.1мкФ на AGND
Vref	I/O	ИОН вход/выход. Этот контакт внутри соединен через последовательный резистор с
VICI	1,0	ИОН для АЦП. Номинальное напряжение ИОН 2.5В и появляется на контакте (как только АЦП и ЦАП разрешены). Внутренний ИОН подавляется подключением к
		этому контакту внешнего источника.
AGND	G	Аналоговая земля. Общая точка аналоговых цепей.
P1.0-P1.7	I	Порт1 только на ввод. Порт1 по умолчанию настраивается на ввод аналоговых
		сигналов, для конфигурирования контактов на цифровой ввод следует записать 0 соответствующий бит порта. Порт1 - многофункционален и перечисленные функции выполняет.
ADC0-ADC7	I	Аналоговые входы. 8 однофазных входов. Выбор канала осуществляется через регистр специального назначения (SFR) ADCCON2.
T2	I	Цифровой вход Таймера/Счетчика2. Когда разрешен Счетчик2 инкрементируется по перепаду 1-0 на входе Т2.
TOEV	т	
T2EX	I	Цифровой вход. Для триггера Захвата/Перезагрузки Счетчика2, так же работает как вход управления направлением счета Счетчика2.
SS/	I	Выбор ведомого (Slave Select). Для синхронного интерфейса (SPI).
SDATA	I/O	Выбираемый пользователем ввод/вывод для I2C и SPI.
SCLOCK	I/O	Синхронизация для I2C и SPI.
MOSI	I/O	Для SPI Ведущий Выход/Ведомый Вход.
MISO	I/O	Для SPI Ведущий Вход/Ведомый Вход. Для SPI Ведущий Вход/Ведомый Выход.
DAC0	0	Выходное напряжение с ЦАПО.
DAC1	Ō	Выходное напряжение с ЦАП1.
RESET	I	Цифровой вход. Высокий уровень сигнала на этом контакте в течение 24 периодов тактовой частоты при работающем осцилляторе вызывает выполнение устройством
P3.0-P3.7	I/O	сброса. Двунаправленный Порт3 с внутренними, подтягивающими к питанию резисторами. Контакты Порта3, с записанными в них 1 подтянуты вверх и могут использоваться так же как входы. При использовании контактов в качестве входов, следует иметь ввиду, что они дают ток во внешнюю цепь. Контакты Порта3 - мультиплексны.
RxD	I/O	Вход приемника асинхронного последовательного интерфейса (UART) или Вод/Вывод данных для синхронного.
TxD	0	Выход передатчика асинхронного последовательного интерфейса (UART) или Выход синхронизации для синхронного.
INTO/	I	Вход внешнего прерывания 0, программируется по перепаду/уровню; устанавливается один из 2-х уровней приоритета. Контакт может использоваться как строб управления для Таймера0.
INT1/	I	Вход внешнего прерывания 1, программируется по перепаду/уровню; устанавливается один из 2-х уровней приоритета. Контакт может использоваться как строб управления для Таймера1.
T0	I	Вход Таймера/Счетчика0.
T1	I	Вход Таймера/Счетчика0.
	I	
CONVST/	1	Вход Запуска Преобразования АЦП (активный низкий уровень) при разрешенном внешнем запуске. Переход 0-1 переводит схему в режим хранения и запускает цикл преобразования.
WR/	0	Выход сигнала управления Записью. Защелкивает байт данных из Порта0 во внешнюю память данных.
RD/	0	Выход сигнала управления Чтением. Разрешает ввод данных из внешней памяти в Порт0.
XTAL2	0	Инвертирующий выход генераторного усилителя.
XTAL2 XTAL1	I	Вход усилителя и вход доступа к внутренним цепям генератора.
	G	
DGND		Цифровая земля. Общая точка цифровых цепей.
P2.0-P2.7 (A8-A15) (A16-A23)	I/O	Двунаправленный Порт2 с внутренними, подтягивающими к питанию резисторами Контакты Порта2, с записанными в них 1 подтянуты вверх и могут использоваться так же как входы. При использовании контактов в качестве входов, следует иметь ввиду, что они дают ток во внешнюю цепь. При выборке памяти программ Порта
		содержит старший байт адреса, при обращении к памяти данных порт выдает средний и старший байты 24-разрядного адресного пространства.

PSEN/	0	Выход строба разрешения внешней памяти программ. Является сигналом управления внешней памяти программ. Активен в течение 6 периодов тактового генератора, исключая время доступа к внешней памяти данных. Контакт находится в состоянии Лог.1 при работе с внутренней памятью программ. Контакт можно использовать для разрешения режима последовательной загрузки в ЭРПЗУ, для этого контакт подключается через последовательный резистор к земле на время
		включения питания или генерации сигнала RESET/.
ALE	0	Выход строба записи адреса. Используется для защелкивания младшего байта
		адреса (при 24-битном пространстве - среднего байта адреса) при обращении к внешней памяти. Активен дважды в одном машинном цикле, исключая обращение к внутренней памяти данных.
EA/	I	Вход разрешения доступа к внешней памяти программ. Если =1, выборка производится из внутренней памяти 0000Н 1FFFH, если=0, то все инструкции
P0.0-P0.7	I/O	выбираются из внешней памяти.
(A0-A7)	1/0	Двунаправленный Порт0 с открытым истоком. Контакты порта с записанными в них 1 являются плавающими и могут быть высокоимпедансными входами. При
(40 47)		обращении к внешней памяти программ или данных Порто мультиплексирован
		магистралями младшего байта адреса и данных. При такой операции порт подтянут
		внутренним образом при наличие в нем 1.

ТЕРМИНОЛОГИЯ

Спецификации АЦП

Интегральная нелинейность

Представляет собой максимальное отклонение любого кода от прямой линии, проведенной через крайние точки передаточной функции АЦП. Крайними точками являются: нулевая - на 0.5LSB ниже точки появления первого кода и последняя - на 0.5LSB выше граничного кода шкалы.

Дифференциальная нелинейность

Представляет собой разницу между измеренной и идеальной шириной 1 кванта (1 LSB) АЦП.

Ошибка смещения

Представляет собой отклонение момента первичной смены кода с (000H) до (001H) от идеального значения $\tau.e. +0.5LSB$.

Ошибка полной шкалы

Представляет собой отклонение момента последней смены кода от идеального входного напряжения, соответствующего (полной шкале - 1.5LSB) после компенсации ошибки смешения.

Отношение сигнал/шум (шум квантования)

Представляет собой измеренное отношение сигнала к шуму на выходе АЦП. Сигнал - среднеквадратичный выходной сигнал с АЦП. Шум - среднеквадратичная сумма составляющих в полосе до (Fs/2 - половина частоты выборки), исключая постоянную составляющую. Отношение зависит от величины квантования в процессе преобразования сигнала. Чем больше число квантов, тем меньше шум квантования.

Для идеального АЦП с синусоидальным сигналом на входе:

SNR=(6.02*N + 1.76) (дБ) N-число разрядов. Таким образом, для 12 разрядного АЦП SNR=74дБ.

Коэффициент гармоник

Представляет собой отношение суммы среднеквадратичных сигналов гармоник к основной гармонике.

Спецификация ЦАП

Относительная точность

Относительная точность или линейность в конечной точке шкалы есть величина максимального отклонения функции передачи ЦАП от идеальной прямой, проведенной через крайние точки. Она измеряется после компенсации ошибок сдвига нуля и полной шкалы.

Время установления выходного напряжения

Представляет собой интервал времени, в течение которого выходное напряжение достигает заданного уровня при изменении входного кода до значения полной шкалы.

Величина импульсной помехи на аналоговом выходе со стороны цифрового входа

Представляет собой некоторую величину заряда, инжектированного на аналоговый выход при изменении входного кода. Помеха специфицируется площадью импульса в (HB^* сек).

Архитектура и основные характеристики


АDuC812 представляет собой 12-битную систему сбора информации высокой степени интеграции. Ядро системы представлено высокопроизводительным 8-битным микроконтроллером совместимым 8051 МСU со встроенным не разрушаемым FLASH ЭРПЗУ и 12-битным АЦП. Для поддержки ядра системы сбора чип содержит в себе необходимые вторичные элементы. Они включают в себя Пользовательское ЭРПЗУ данных, Охранный таймер (WDT), Монитор питания (PSM),

различные параллельные и последовательные интерфейсы промышленного стандарта.


Организация памяти

Подобно 8051 ADuC812 имеет разделенное пространство памяти программ и данных, как показано на Фиг.1. Для пользователя доступны 640 байт Пользовательского ЭРПЗУ в области данных. Пользовательское ЭРПЗУ доступно косвенно через группу регистров управления в области Регистров Специального Назначения (Special Function Registers - SFR).

Пространство памяти программ (только чтение)




Пространство памяти данных (чтение/запись)




Фиг.1. Распределение памяти программ и данных

Нижние 128 байт внутренней памяти данных распределяются так как показано на Фиг.2.



Фиг.2. 128 нижних байт внутренней RAM



Фиг.3. Программная модель ADuC812

Пространство от 0 до 31 байта разделено на 4 банка по 8 регистров с R0 по R7. Следующие 128 бит (16 байт), над банками, формируют блок битадресуемой памяти с адресами 00H до 7FH.

Пространство Регистров Специального Назначения (SFR) расположено в верхних 128

байтах внутренней памяти. SFR адресуются только непосредственно и они служат интерфейсом между SPU и всей периферией. На Фиг.3. приведена модель программирования через SFR.

ЦЕПИ АЦП

Общий обзор

Блок АЦП включает в себя 8-ми канальный 5-ти микросекундный А-Ц преобразователь с однополярным питанием. Пользователю дается многоканальный мультиплексор, устройство выборки-хранения, встроенный ИОН, система калибровок и, собственно АЦП. Все компоненты блока легко управляется через 3 интерфейсных SFRa.

А-Ц преобразователь состоит из стандартного конвертера последовательного приближения и

емкостного ЦАПа. Конвертер получает аналоговые входные сигналы в диапазоне 0 .. Vref. Ha кристалле расположен HON прецизионный блок дрейфом, низким C откалиброванный изготовителем до 2.5В. На контакте Vref внутренний ИОН может быть подавлен внешним. Внешний ИОН может быть в диапазоне от 2.3B до Vref.

Однократный или повторяющийся режимы преобразования могут выполняться программно или подачей внешнего сигнала Запуска


Преобразования на контакт 25 (CONVST/). Так же для инициирования повторяющегося процесса преобразования можно использовать сигналы Таймера2. АЦП можно установить в режим передачи данных по КПД (DMA), когда блок повторяет циклы преобразования и посылает выборки во внешнюю память данных (RAM), минуя процессор. Этот процесс может охватывать весь объем внешней памяти 16МБ.

ADuC812 поставляется заводскими калибровочными коэффициентами, которые загружаются автоматически по включению питания, обеспечивая тем самым оптимальную устройства. Ядро ΑЦП содержит внутренние регистры калибровок Смещения и Усиления, причем, обеспечено, чтобы программная процедура калибровки пользователя подавляла заводские установки, давая тем самым минимум ошибок в конечной системе.

Если необходимо, то через АЦП можно так же преобразовать сигнал внутреннего температурного сенсора (канал-9).

Функция передачи АЦП

Диапазон входных напряжений АЦП 0..Vref. Для этого диапазона напряжений смена соответствующих кодов происходит посередине между последовательными квантами (т.е. 1/2LSB, 3/2LSBs, 5/2LSBs, .., FS-3/2LSBs). Выходной код прямая в двоичном коде с 1LSB=FS/4096 или 2.5B/4096=0.61мВ при Vref=2.5B. Идеализированная функция передачи от 0 до Vref показана на Фиг.4.



Фиг.4. Функция передачи ADuC812

SFR ИНТЕРФЕЙС К АЦП

Работа АЦП полностью контролируется 3-мя SFR:

ADCCON1 - (SFR #1 управления АЦП)D1MD0CK1CK0AQ1AQ0T2CEXC

Регистр ADCCON1 управляет преобразованием, временем переключения, режимами преобразования и токопотреблением устройства.

Адрес SFR ЕFH Значение SFR по включению питания 20H Наличие битовой адресации нет

Таблица I. ADCCON1 SFR распределение бит.

Расположение бит	Мнемоника	Описание
ADCCON1.7 ADCCON1.6	MD1 MD0	(МD0 MD1) биты режима выбирают режимы работы АЦП следующим образом: МD1 MD0 Режим АЦП 0 0 Дежурный 1 0 Дежурный 1 0 Дежурный, если не выполняется цикл преобразования 1 Холостой, если не выполняется цикл преобразования
ADCCON1.5 ADCCON1.4	CK1 CK0	Биты деления тактовой частоты, выбирают коэффициент деления основной частоты микропроцессора для получения тактовой частоты АЦП. Цикл преобразования АЦП занимает 16 тактов, в дополнение к числу тактов переключения (см. ниже об AQ0-AQ1). Коэффициент выбирается из: СК1 СКО Делитель для МСLК 0 0 1 0 1 2 1 0 4 1 1 8
ADCCON1.3 ADCCON1.2	AQ1 AQ0	Биты задержки переключения, выбирают время, необходимое для перезарядки УВХ при переключении мультиплексора: AQ1 AQ0 Число тактов задержки запуска АЦП 0 0 1 0 1 2 1 0 3 1 1 4 Примечание: При импедансе входного источника сигналов менее 8КОм выбор (AQ1-AQ0=00 т.е. AQ=1). В противном случае задержку увеличивают до 2,3 или4 тактов.
ADCCON1.1	T2C	Бит запуска преобразования от Таймера2. Если бит установлен, то сигнал переполнения Таймера2 используется для запуска АЦП.
ADCCON1.0	EXC	Бит разрешения внешнего запуска. Если установлен, то контакт 23 (CONVST/) будет использоваться как сигнал запуска (активный низкий должен быть не менее 100нсек).

Замечание: Если АЦП находится в Холостом Режиме, Vref удерживается включенным, в то время как в Дежурном Режиме с целью минимизации потребления вся периферия АЦП выключена. Среднее потребление тока блоком АЦП составляет 1.6мА при Vdd=5B.

ADCCON2 - (SFR #2 управления АЦП)

ADCI	DMA	CCONV	SCONV	CS3	CS2	CS1	CS0

Регистр ADCCON2 управляет выбором номера канала и режимами преобразования.

Адрес SFR D8H 3начение SFR по включению питания 00H Наличие битовой адресации есть

Таблица II. ADCCON2 SFR распределение бит

Расположение бит	Мнемоника	Описание			
ADCCON2.7	ADCI	Бит прерывания АЦП устанавливается аппаратно по концу однократного цикла преобразования АЦП или по концу передачи блока в режиме КПД. ADCI очищается аппаратно при переходе по вектору на Процедуру Обслуживания Прерывания.			
ADCCON2.6	DMA	Бит разрешения режима КПД. Устанавливается пользователем для начала операции КПД со стороны АЦП.			
ADCCON2.5	CCONV	Бит циклического преобразования. Устанавливается пользователем для установки АЦП в режим непрерывного циклического преобразования. В этом режиме АЦП выполняет преобразование в соответствие с типом синхронизации и конфигурацией каналов, выбранными в других SFR.			
ADCCON2.4	SCONV	Бит запуска однократного преобразования. Устанавливается пользователем для однократного запуска АЦП. Бит сбрасывается автоматически по завершению преобразования.			
ADCCON2.3 ADCCON2.2 ADCCON2.1 ADCCON2.0	CS3 CS2 CS1 CS0	Биты выбора входных каналов (CS3CS0). Позволяют пользователю осуществлять выбор номера канала АЦП под управлением программы. Преобразование будет выполняться для канала, номер которого указан данными битами. В режиме КПД выбор номера канала осуществляется из ID канала, записанного во внешней памяти. CS3 CS2 CS1 CS0 CH# 0 n2 n1 n0 Номер входного канала (n2n1n0) 1 0 0 0 Температурный сенсор (внутренний) 1 X X X Другие комбинации 1 1 1 Останов КПД			

ADCCON3 - (SFR #3 управления АЦП)

		ND 000110	(3::: "	o ypab		••,	
BUSY	RSVD	RSVD	RSVD	CTYP	CAL1	CAL0	CALST

Регистр ADCCON3 Дает индикацию занятости АЦП для прикладных программ.

Адрес SFR F5H 3начение SFR по включению питания 00H Наличие битовой адресации нет

Таблица III. ADCCON3 SFR распределение бит

Расположение бит	Мнемоника	Описание
ADCCON3.7	BUSY	Бит занятости АЦП только для чтения. Устанавливается на время преобразования или калибровки АЦП. Автоматически снимается по завершению циклов преобразования или калибровки.
ADCCON3.6 ADCCON3.5 ADCCON3.4 ADCCON3.3 ADCCON3.2 ADCCON3.1 ADCCON3.0	RSVD RSVD RSVD RSVD RSVD RSVD RSVD	Биты ADCCON3.0-ADCCON3.6 - зарезервированы. Эти биты читаются нулями, их следует записывать только нулями.

Встроенный ИОН АЦП

Если используется внутренний ИОН оба контакта Cref должны быть блокированы конденсаторами 100нФ на аналоговую землю AGND. Емкости следует располагать к контактам близко, как только возможно. правильной работы устройства при использовании внешнего ИОН его величина должна быть в пределах от 2.3В до аналогового питания AVdd.

Если требуется, чтобы внутренний ИОН использовался вне устройства, его необходимо буферизовать от контакта Vref, конденсатор 100нФ на AGND так же следует использовать.

Внутренний ИОН калибруется на заводе с точностью 2.5В +/-50мВ. Следует отметить, что внутренний ИОН будет выключен до тех пор пока либо ЦАП либо АЦП не будут включены соответствующими битами разрешения.

Калибровка

Блок АЦП имеет четыре SFR, ответственные за проведение калибровки. Эти регистры управляют логикой калибровки, всегда гарантируя оптимальную работу 12-битного АЦП. Будучи частью логики инициализации по включению регистры автоматически питания, ЭТИ прозрачно для пользователя загружаются константами, запрограммированными при производстве устройства. многих приложениях использование заводских констант является достаточным, однако иногда

компенсации ошибок коэффициента усиления и смещения нуля всей системы в целом заводские константы могут быть подавлены пользовательскими, загружаемыми в SFRs.

Обзор калибровки

Блок АЦП включает в себя аппаратуру, которая всегда гарантирует оптимальную работу АЦП. Режимы калибровки выполняются как часть заводских процедур конечного тестирования. Результаты заводской калибровки записываются в ЭРПЗУ и автоматически перегружаются в регистры калибровки при инициализации АЦП по включению питания. Во многих приложениях эта функция автокалибровки является достаточной. противном случае, ДЛЯ компенсации значительных изменений эксплуатационных условий (например, тактовой частоты, диапазона входных сигналов, напряжения питания или ИОН), калибровку можно выполнить с помощью пользовательских программ.

свойство программной Эта встроенной калибровки позволяет пользователю ликвидировать системные ошибки (какой бы характер они не носили: внутренний или внешний) и использовать весь динамический диапазон АЦП путем подстройки диапазона входных сигналов для каждой конкретной системы. Связывайтесь с Analog Devices для получения дополнительной информации применению процедур калибровки в ваших конкретных приложениях.

РЕЖИМЫ РАБОТЫ АЦП

Типовая работа

Как только АЦП сконфигурирован с помощью ADCCON 1-3, он начнет преобразовывать аналоговые входные сигналы и давать 12-битные

выходные коды в SFR: ADCDATAH(L). В четырех верхних битах ADCDATAH будет записан код выбора канала результата. Формат 12-разрядного слова результата показан на Фиг. 5.



Фиг. 5. Формат слова результата АЦП

Режим КПД


Внутренний АЦП сконструирован таким образом, что может осуществлять выборки каждые 5мксек (частота выборок 200КГц). Таким образом, от пользовательских программ требуется обслужить прерывание, прочитать с АЦП результат и записать его для дальнейшей обработки, все следует выполнить в течение 5мксек, иначе результат следующей выборки можно потерять. Для приложений, где устройство не может поддерживать высокую скорость обработки

прерываний существует режим КПД АЦП к внешней памяти.

Режим КПД разрешается битом разрешения КПД (ADCCON2.6), позволяющим АЦП выполнять циклические выборки, как при конфигурировании через ADCCON SFR. Результат каждой выборки записывается во внешнюю статическую память (SRAM), минуя микропроцессорное ядро. Этот режим работы гарантирует, что устройство может выполнять циклические выборки с максимальной скоростью.

До разрешения режима КПД пользователь сначала должен разметить внешнюю память, в которую будут записываться выборки. Разметка состоит в записи идентификаторов номеров

каналов ID (четыре старших бита) во внешней памяти. На Фиг. 6. показана типовая разметка внешней памяти.




Фиг. 6. Типовая разметка внешней памяти для режима КПД

После разметки заносится значение указателя памяти КПД (DMAP, DMAH и DMAL) SFRs. В этих SFRs следует указывать стартовый адрес КПД во внешней памяти. Например, 000000Н, как на Фиг. 6. 3-х байтовый стартовый адрес следует записывать в следующем порядке: DMAL, DMAH и DMAP. Конец таблицы КПД обозначается записью «1 1 1 1» в поле выбора канала. Теперь, для КПД передачи результатов в И последовательные ячейки внешней памяти можно установить бит разрешения (ADCCON2.6,

DMA). Помните, режим КПД включится только тогда, когда пользователь предварительно установит время преобразования и режим запуска через SFRs ADCCON1 и 2. Конец КПД преобразования устанавливается битом прерывания АЦП в ADCCON2.7.

По окончанию КПД внешняя память данных окажется загруженной новыми результатами работы АЦП, как показано на Фиг. 7. Следует отметить, что результаты разметки сохраняются.



Фиг. 7. Типовое содержание внешней памяти после окончания режима КПД

Микрооперации во время выполнения режима КПД

Во время выполнения КПД ядро свободно для выполнения кода программы, включая внутреннее обслуживание и связь. Однако, следует особо отметить, что доступ МСИ к Портам2 и 3 (которые безусловно используются контроллером КПД) во время выполнения КПД блоком АЦП запрещен. Это означает, что если

даже при выполнении программы встретится обращение к Портам2 или 3, данных на внешних контактах этих портов не будет.

Как только требуемый блок данных по КПД будет набран и записан во внешнюю память, МикроКонвертер выполняет прерывание, что позволяет выполнять пост обработку данных без потери времени.

SFR ИНТЕРФЕЙС К БЛОКУ ЦАП

ADuC812 на кристалле содержит два 12-битных ЦАПа. Один SFR управления и четыре SFR данных осуществляют управление работой ЦАП:

 DACOL/DAC1L
 - содержат младших 8 бит байта ЦАП

 DACOH/DAC1H
 - содержат старших 4 бита байта ЦАП

DACCON - содержат биты управления общего назначения для контроля ЦАП

При нормальной работе каждый ЦАП модифицируется только тогда, когда записывается младший ниббл SFR (DACxL). Можно модифицировать оба ЦАПа одновременно путем использования бита SYNC в DACCON SFR.

При 8-ми битной работе байт, записанный в регистры DACxL, автоматически направляется в верхнюю часть 12-битного регистра ЦАП. Распределение бит DACCON SFR показано в Таблице IV.

DACCON (SFR управления АЦП)

Адрес SFR FDH Значение SFR по включению питания 04H Наличие битовой адресации нет

Таблица IV. DACCON SFR распределение бит

Расположение бит	Мнемоника	Описание			
DACCON.7	MODE	Бит устанавливает режим работы обоих ЦАП.			
		Если = 1, то 8-ми битный (запись 8-ми битов в DACxL SFR).			
		Если = 0, то 12-битный.			
DACCON.6	RNG1	Бит выбора диапазона ЦАП1.			
		Если = 1, то диапазон ЦАП1 0 Vdd.			
		Если = 0, то диапазон ЦАП1 0 Vref.			
DACCON.5	RNG0	Бит выбора диапазона ЦАПО.			
		Если = 1, то диапазон ЦАПО 0 Vdd.			
		Если = 0, то диапазон ЦАП0 0 Vref.			
DACCON.4	CLR1	Бит очистки ЦАП1.			
		Если = 1, то выход ЦАП1 соответствует коду.			
		Если = 0, то выход ЦАП $1 = 0$ В.			
DACCON.3	CLR0	Бит очистки ЦАПО.			
		Если = 1, то выход ЦАПО соответствует коду.			
		Если = 0 , то выход ЦАП $0 = 0$ В.			
DACCON.2	SYNC	Бит синхронизации ЦАПО/1.			
		Если = 1, то выходы ЦАПов изменяются сразу, как только данные попадают в регистры DACxL SFRs.			
		Пользователь может одновременно обновить выходы обоих ЦАПов путем			
		предварительной записи данных в DACxL/H при SYNC = 0.			
		Выходы обоих ЦАПов одновременно обновятся теперь при установке SYNC			
		= 1.			
DACCON.1	PD1	Бит выключения ЦАП1.			
		Если = 1, то ЦАП1 включен.			
		Если = 0, то ЦАП1 выключен.			
DACCON.0	PD0	Бит выключения ЦАПО.			
		Если = 1, то ЦАПО включен.			
		Если = 0, то ЦАП0 выключен.			

НЕРАЗРУШАЕМАЯ ПАМЯТЬ

Обзор FLASH памяти

ADuC812 включает в себя внутреннее ЭРПЗУ, выполненное по FLASH технологии для предоставлению пользователю не разрушаемой, программируемой в системе памяти программ (кода) и данных. FLASH ЭРПЗУ - новейший тип в

технологии памяти и основывается на архитектуре одно транзисторной ячейки. Эта технология вышла из известной технологии создания ЭПЗУ и была разработана в конце 1980-х годов. FLASH память обладает гибкостью программирования в системе (изделии),


присущей электрически стираемой программируемой памяти (ЭСПЗУ) и минимальным объемом, присущем электрически программируемой памяти (ЭПЗУ) (см. Фиг. 8.).

Так как FLASH технология базируется на архитектуре одно транзисторной ячейки, то FLASH память, подобно ЭПЗУ, можно применять в изделиях, где требуется очень высокая плотность размещения памяти.


Подобно ЭСПЗУ FLASH память можно программировать в составе системы на уровне байтов, хотя прежде она должна быть стерта; причем, стирание выполняется блоками. Таким

образом, FLASH память часто и, более правильно, называют FLASH/EE память (с электрическим стиранием).

FLASH/EE итоге, память представляет следующий шаг в направлении идеального устройства памяти, обладающего свойством не разрушаемости, программируемостью в составе системы, высокой плотностью упаковки и низкой стоимостью. FLASH/EE память в составе ADuC812 позволяет модифицировать программный дистанционно узлах системы В необходимости их смены в случае однократно программируемых устройств (ОТР).



Фиг. 8. Разработка FLASH памяти



Фиг. 9. Программирование FLASH/EE памяти в режиме последовательной загрузки

FLASH/EE память и ADuC812

приложений пользователя ADuC812 предоставляет два массива FLASH/EE памяти. 8К байт внутренней FLASH/EE памяти программ для выполняемого кода без необходимости установки внешней дискретной памяти ПЗУ. Эту память можно программировать стандартными программаторами от третьих производителей. Кроме того, данную память программировать в составе системы, используя имеющийся режим последовательной загрузки. 640 байт внутренней FLASH/EE памяти данных. Она может использоваться как не разрушаемая блокнотная память данных общего применения. Пользователь получает доступ к данной памяти через группу из шести SFR регистров. Память можно программировать на байтовом уровне, хотя, сначала, ее следует стереть 4-х байтовыми секторами.

Использование FLASH/EE памяти программ

Эти 8К байт FLASH/ЕЕ памяти программ в нижней части 64КБ полной памяти программ, адресуемой

устройством и они используются для пользовательского кода его приложений. Память программ может быть запрограммирована одним из 2-х способов:

Последовательная загрузка (программирование в составе системы)

ADuC812 обладает программой загрузки кода через стандартный асинхронный последовательный порт (UART), являющейся частью заводского загрузчика. Режим последовательной включается загрузки автоматически при подаче питания, если контакт PSEN/ подключен через внешний резистор на землю, как показано на Фиг. 9. Находясь в этом режиме, пользователь может загружать код в память программ в то время, как его устройство находится в составе аппаратуры конечной системы. Программа загрузки с РС так же существует как часть системы разработки ADuC812. Протокол QuickStart ДЛЯ последовательной загрузки детализирован в заметках по применению ADuC812 и может быть получен на ADI.

Параллельное программирование

Режим параллельного программирования полностью совместим с работой стандартных программаторов FLASH/EE памяти, поставляемых третьими поставщиками. На Фиг. 10.

приводится блок схема и конфигурация внешних контактов, требуемых для поддержки параллельного программирования. В этом режиме Порты Р0, Р1 и Р2 работают как

интерфейсные магистрали внешних данных и адреса, сигнал ALE служит стробом разрешения записи, а Порт РЗ используется в качестве порта общей конфигурации, задающего при программировании параллельном режимы программирования И стирания. Источник высокого напряжения (12В), необходимый для программирования FLASH/EE памяти выполнен на кристалле В виде «зарядного

+5В земля режим (табл.V.) земля +5В	Vdd GND P3 PSEN/ RST	ADuC812	P0 P1 P2 ALE	Данные (D0-7) Адрес (A0-A15) (P2.0-P1.7) Строб записи
кварц кварц	XTAL1 XTAL2		ALL	строо записи

Фиг. 10. Параллельное программирование FLASH/EE памяти

В Таблице V показаны режимы программирования, которые могут быть реализованы с помощью Порта 3.

Таблица V. Режимы программирования FLASH/ЕЕ памяти

Контакты Порта (РЗ.0-РЗ.7))-P3.	.7)	Режим программирования						
7	6	5	4	3	2	1	0				
1	Χ	Χ	Χ	0	0	0	1	Стирание FLASH программ, Стирание FLASH пользователя			
1	Χ	Χ	Χ	0	0	1	1	Чтение идентификаторов производителя и кристалла			
1	Χ	Χ	Χ	0	1	0	1	Программирование байта			
1	Χ	Χ	Χ	0	1	1	1	Чтение байта			
1	Χ	Χ	Χ	1	0	0	1	Зарезервирована			
1	Χ	Χ	Χ	1	0	1	1	Зарезервирована			
Oc	Остальные коды					Резервные					


Использование памяти данных

Память данных пользователя состоит из 640 байт, которые составляют 160 (от 00Н до 9FH) 4-байтовых страниц, как показано на Фиг. 11. Как для и для прочей периферии доступ к этой памяти производится через SFR регистры. Группа из 4-х регистров (EDATA1-4) используется для хранения данных 4-х байт страницы последнего обращения. EADRL используется для хранения адреса страницы, куда будет

осуществляться доступ. И, наконец, ECON - 8битный регистр управления, В который записывается одна из пяти команд управления доступом к памяти, допускающие различные операции чтения, записи, стирания верификации. Блок схема регистрового интерфейса к памяти пользователя показана на Фиг. 12.

9FH	Байт 1	Байт 2	Байт 3	Байт 4
00H	Байт 1	Байт 2	Байт 3	Байт 4

Фиг. 11. Конфигурация FLASH/EE памяти пользователя



Фиг. 12. Управление и конфигурация FLASH/EE памяти пользователя

ECON (Регистр управления памятью)

Регистр является интерпретатором команд и в него можно записать одну из пяти команд различных циклов чтения, программирования и стирания, как указано в Таблице VI.

Таблица VI. Регистр управления памятью ECON

Байт управления	Команда
01H	Команда Чтения. Результаты заносятся в регистры EDATA 1-4 со страницы, адрес которой содержится в EADRL.
02H	Команда Записи. Данные, содержащиеся в 4-х байтах (EDATA 1-4) записываются в память по адресу, указанному в EADRL. Предполагается, обозначенная для записи страница предварительно стерта.
03H	Резервная команда. Не использовать.
04H	Команда Верификации. Позволяет пользователю проверифицировать данные, которые содержатся в EDATA 1-4 с уже записанными по адресу указателя EADRL. Следующее чтение ECON SFR даст ноль, если верификация правильна и не ноль, в противном случае.
05H	Команда Стирания. Приводит к стиранию 4-байтовой страницы, адрес которой указан в EADRL.
06H	Команда Стирать Все. Приводит к стиранию всей памяти пользователя 160-станиц (640 байт).
07H FFH	Резервные команды. Зарезервированы для дальнейшего применения.

Временные соотношения при записи и стирании FLASH/ЕЕ памяти

Средние временные соотношения для FLASH/EE памяти составляют:

Стирание всего массива (640 байт) Стирание одной страницы (4 байта)

Программирование страницы (4 байта)

Чтение страницы (4 байта)

- 20мсек

- 20мсек
- 250мксек
- 1 командный цикл.

Использование интерфейса к FLASH/EE памяти

Как в случае памяти программ, данная память может быть запрограммирована в составе системы по байтно, при этом, конечно, она предварительно должна быть стерта страничными блоками.

Типовой цикл доступа к FLASH/EE памяти включает в себя установку адреса страницы доступа EADRL SFR, запись данных для программирования в EDATA 1-4 (в случае чтения - не записываются) и, наконец, запись команды в ECON, инициирующей действие в соответствие с Таблицей VI.

Следует отметить, что заданный режим работы инициируется по записи слова команды в ECON SFR. При этом, микропроцессорное ядро переходит в холостой режим и находится там до тех пор, пока выполнение команды не завершится.

На практике это означает, что даже если режим работы с FLASH/EE памятью инициируется 2-мя машинными циклами (инструкция MOV для записи в ECON SFR), следующая инструкция будет выполнена только после окончания цикла обслуживания FLASH/EE памяти (т.е. спустя 250мксек или 20мсек). Это означает, что ядро не будет обслуживать запросы на прерывание до тех пор, пока операция с FLASH/EE памятью не завершится, хотя функции управления ядра периферией будет выполняться, как, например, продолжение счета времени/событий Счетчиками/Таймерами на протяжении всего псевдо- холостого режима.

Стирание всей памяти

Хотя 640-байтовая FLASH/EE память пользователя с завода отгружается стертой т.е. в ячейки записан код FFH, является хорошей практикой при программировании включать цикл Стереть Всю Память при выполнении процедур ее реконфигурирования. Команда Стереть Все состоит в записи в регистр ECON SFR кода 06H, при этом инициируется стирание всех 640 байт памяти. На ассемблере 8051 это выглядит следующим образом:


MOV ECON, #06H ;Команда Стереть Все ;Длительность 20мсек


Программирование байта

Вообще говоря, в FLASH/ЕЕ памяти запрограммировать байт можно только тогда, когда этот байт был предварительно стерт (в ячейке предварительно записано FFH). В следствие особенности архитектуры FLASH/ЕЕ памяти, стирание можно производить только для 1 страницы (минимум 4-байта) при инициировании Команды Стирания.

Пример процесса Байт Программирования показан на Фиг. 13. графически. На этом примере пользователь запишет код F3H во 2-ой байт на Странице 03H пользовательской FLASH/EE памяти.

Однако, Страница03Н уже содержит данные в четырех байтах, а пользователю требуется изменить только содержимое одного байта; всю страницу следует сначала прочитать с тем, чтобы можно было стереть содержимое этой страницы без потери данных.





Фиг. 13. Пример программирования байта памяти пользователя

Затем новый байт записывается в EDATA SFR вслед за циклом стирания.

Если попытается начать цикл Программирования (ECON=02H), не выполняя цикла Стирания (ECON=05H), то в этом случае будут модифицированы только те биты, которые содержат единицы. Т.о. для правильной записи

массива необходимо выполнить предварительное стирание его. Так же следует отметить, что циклы стирания страницы и всей памяти имеют одинаковую длительность - 20мсек. Ассемблерный код 8051 приведенного примера выглядит следующим образом:

 MOV
 EADRL, #03H
 ;Установка указателя страницы

 MOV
 ECON,
 #01H
 ;Команда Чтения Страницы

 MOV
 EDATA2,
 #0F3H
 ;Запись нового байта


 MOV
 ECON,
 #02H
 ;Команда стирания страницы

MOV ECON, #05H ;Команда Программирования Страницы

Система прерывания

ADuC812 обеспечивает восемь источников и два уровня прерываний. На Фиг. 14. приводятся прерывания данного уровня в порядке убывания

приоритета, здесь же дается общий обзор источников прерываний их флагов запросов и управления. Адреса векторов прерываний приводятся в Таблице VII.



Фиг. 14. Источники запроса прерываний

Таблица VII. Адреса векторов прерываний

Прерывание	Наименование источника прерывания	Адрес вектора	Уровень приоритета
PSMI	Монитор Источника Питания	43H	1
IE0	Внешнее прерывание INTO/	03H	2
ADCI	Конец преобразования АЦП	33H	3
TF0	Переполнение Таймера 0	0BH	4
IE1	Внешнее прерывание INT1/	13H	5
TF1	Переполнение Таймера 1	1BH	6
I2CI/ISPI	Прерывание Последовательного интерфейса	3BH	7
RI/TI	Прерывание Асинхронного интерфейса UART	23H	8
TF2/EXF2	Прерывание от Таймера 2	2BH	9

Использование прерываний

Для обработки любого из прерываний следующие три шага следует предпринять.

- 1. Расположить процедуру обслуживания прерывания по адресу соответствующего прерывания (см. Таблицу VII).
- 2. Установить бит разрешения всех прерываний (EA) «1» в регистре IE SFR.

3. Установить бит разрешения индивидуального прерывания в «1» в IE или IE2 SFR.

Для разрешения и установки приоритета различных прерываний используются три регистра SFR. Распределение этих SFR приводится в Таблицах VIII, XI и X. Следует отметить, что в то время как IE и IP SFR бит адресуемые, IE2 - адресуется только байтом.

IE - (SFR разрешения прерывания)										
EA	EADC	ET2	ES	ET1	EX1	ET0	EX0			

IE регистр разрешает прерывание системе и семи источникам прерываний.

 Адрес SFR
 A8H

 Значение SFR по включению питания
 00H

 Наличие битовой адресации
 есть

Таблица VIII. Распределение бит в регистре разрешения прерывания (IE)

Расположение бит	Мнемоника	Описание
IE.7	EA	Бит Разрешения Глобального Прерывания (EA); должен быть установлен «1» для опознания любого источника прерывания ядром. Если EA=0, все прерывания запрещены.
IE.6	EADC	Бит Разрешения Прерывания АЦП (EADC) устанавливается «1» для разрешения прерывания от АЦП.
IE.5	ET2	Бит Разрешения Прерывания по Переполнению Таймера 2 (ET2) устанавливается «1» для разрешения прерывания от Таймера 2.
IE.4	ES	Бит Разрешения Прерывания от Последовательного Порта UART (ES) устанавливается «1» для разрешения прерывания от последовательного порта.
IE.3	ET1	Бит Разрешения Прерывания по Переполнению Таймера 1 (ET1) устанавливается «1» для разрешения прерывания от Таймера 1.
IE.2	EX1	Бит Разрешения Внешнего Прерывания INT1 (EX1) устанавливается «1» для разрешения внешнего прерывания.
IE.1	ET0	Бит Разрешения Прерывания по Переполнению Таймера 0 (ET0) устанавливается «1» для разрешения прерывания от Таймера 0.
IE.0	EX0	Бит Разрешения Внешнего Прерывания INTO (EXO) устанавливается «1» для разрешения внешнего прерывания.

IE2 - (2 SFR разрешения прерывания)								
NU	NU	NU	NU	NU	NU	EPSM	ESI	

ІЕ регистр разрешает прерывание двум дополнительным источникам прерываний.

Адрес SFR А9H Значение SFR по включению питания 00H Наличие битовой адресации нет

Таблица IX. Распределение бит в регистре разрешения прерывания 2 (IE2)

Расположение бит	Мнемоника	Описание
IE2.7	NU	Не используется
IE2.6	NU	Не используется
IE2.5	NU	Не используется
IE2.4	NU	Не используется
IE2.3	NU	Не используется
IE2.2	NU	Не используется
IE2.1	EPSM	Бит Разрешения Прерывания по Монитору Питания устанавливается «1»
		для разрешения прерывания от PSM.
IE2.0	ESI	Бит Разрешения Прерывания от Интерфейсов SPI/I2C (ESI) устанавливается
		«1» для разрешения прерывания от данных интерфейсов.

	ия)						
PS1	PADC	PT2	PS	PT1	PX1	PT0	PX0

IP регистр устанавливает один из двух возможных уровней прерывания для различных источников прерываний. Установите соответствующий бит в 1 для присвоения высокого уровня данному прерыванию и 0 - низкого.

Адрес SFR В8Н Значение SFR по включению питания 00Н Наличие битовой адресации есть

Таблица IX. Распределение бит в регистре разрешения прерывания 2 (IE2)

Расположение бит	Мнемоника	Описание
IP.7	PSI	Устанавливает приоритет прерыванию от SPI/I2C
IP.6	PADC	Устанавливает приоритет прерыванию от АЦП
IP.5	PT2	Устанавливает приоритет прерыванию от Таймера 2
IP.4	PS	Устанавливает приоритет прерыванию от последовательного порта UART
IP.3	PT1	Устанавливает приоритет прерыванию от Таймера 1
IP.2	PX1	Устанавливает приоритет прерыванию от Внешнего источника INT1
IP.1	PT0	Устанавливает приоритет прерыванию от Таймера 0
IP.0	PX0	Устанавливает приоритет прерыванию от Внешнего источника INTO

Внутренние периферийные устройства

Следующие далее разделы представляют собой краткий обзор различных вторичных устройств периферии, имеющихся в составе кристалла. Ниже приводятся краткие данные для набора регистров SFR, используемых для управления этой периферией.

Параллельные порты ввода - вывода

Для обмена с внешними устройствами в составе ADuC812 имеется четыре порта общего назначения. В дополнение к функции общего

ввода вывода (В-В), некоторые порты могут управлять операциями с внешней памятью, в то время как другие мультиплексируются альтернативными функциями для периферии. В общем случае, когда периферийная функция для контакта порта разрешена, тогда данный контакт не может употребляться в качестве бита порта В-В общего назначения.

Порты 0, 2 и 3 - двунаправленные, тогда как Порт 1 служит только для ввода. Все порты содержат выходную защелку и входной буфер, порты В-В содержат так же выходной буфер

(драйвер). Доступ к контактам Портов 0 - 3 по Чтению Записи выполняется через и соответствующие регистры специального назначения. Контакты Портов 0, 2 и 3 можно конфигурировать независимо как для цифрового ввода так и для вывода через соответствующие биты SFR порта. В то время как контакты Порта 1 конфигурировать только либо цифровой ввод, либо на ввод аналоговый; возможность цифрового вывода по Порту 1 не поддерживается.

Порты последовательного В-В

Асинхронный интерфейс (UART)

Последовательный порт - полнодуплексный, что означает возможность одновременной передачи и приема. Имеется буфер приема, что значит наличие возможности приема второго байта до считывания из регистра приемника предыдущего байта. Однако, если предыдущий байт не будет считан из регистра к моменту окончания приема второго байта, то один из байтов будет утерян.

Физический интерфейс к сети последовательных данных осуществляется через контакты интерфейс к сети последовательных данных осуществляется через контакты RxD(P3.0) и TxD(P3.1), а сам порт можно конфигурировать на четыре режима работы.

Последовательный периферийный интерфейс (SPI)

SPI является промышленным стандартным интерфейсом синхронного последовательного обмена, который допускает одновременно передавать и принимать синхронно восемь бит данных. Систему можно конфигурировать как Ведущую (Master) и как Ведомую (Slave).

I2C - совместимый последовательный интерфейс

ADuC812 поддерживает 2-проводный I2С-совместимый последовательный интерфейс. Этот интерфейс можно сконфигурировать как Программно Ведущий (Software Master) или как Аппаратно Ведомый (Hardware Slave) и он мультиплексируется с Портом SPI.

Таймеры - Счетчики

ADuC812 содержит 16-битных три Счетчика - Таймера: Таймер 0, Таймер 1 и Таймер 2. Аппаратура Таймеров - Счетчиков включена в состав чипа для того, чтобы высвободить микропроцессорное ядро излишних затрат свойственных pecypca, программной эмуляции процесса счета. Каждый Счетчик - Таймер состоит из двух 8-битных

регистров THx и TLx (x=0, 1 и 2). Все три можно сконфигурировать как таймеры, либо как счетчики событий.

В режиме «Таймера» регистр TLх инкрементируется в каждом машинном цикле. Т.о. в этом режиме работу можно рассматривать как счет машинных циклов. Так как машинный цикл состоит из 12 периодов осциллятора, то максимальная скорость счета составляет 1/12 от частоты осциллятора.

В режиме «Счетчика» регистр TLх инкрементируется по перепаду 1 - 0 на соответствующем контакте микросхемы T0, T1 или T2.

Внутренние мониторы

Для минимизации порчи кода или данных в следствие возникновения катастрофических программных или внешних сбоев системы ADuC812 включает в себя две мониторных функции. И, опять, обе мониторные функции конфигурируются через регистры SFR.

Охранный таймер (WDT)

Назначение WDT - сгенерировать сигнал Сброса устройства, если ADuC812 выполняет ошибочные действия, вероятно, по причине сбоя электрических программы, из-за электромагнитных помех. Действие WDT можно запретить очисткой бита Разрешения WDE в Управления Охранным регистре Таймером (WDCON) SFR. При разрешенном WDT таймер будет генерировать системный сброс если программа пользователя не обновляет его содержимое в интервале предустановленного времени. Интервал можно менять с помощью бит предустановки в диапазоне от 16мсек до 2048мсек через регистр SFR.

Монитор источника питания (PSM)

PSM генерирует прерывание, когда значение аналогового или цифрового напряжения питания падает ниже одной из пяти, устанавливаемой пользователем, пороговой величины (от 2.6В до 4.6В). Бит прерывания не будет очищаться в течение не менее 256мсек и до тех пор, пока напряжение источника не станет выше порогового значения.

Эта функция гарантирует, что пользователь успеет спасти рабочие регистры во избежание возможной порчи данных из-за низкого питания, И, что продолжение выполнения программного кода не продолжится до тех пор, пока не установится «безопасный» уровень питания. Монитор питания так же защищен OT импульсных помех В прерывания.

Система Разработки QuickStart

Система представляет собой функционально законченный не дорогой инструмент разработки, поддерживающий устройство ADuC812. Система включает в себя следующие (основанные на PC и Win-95 технологии) аппаратные И программные инструменты.

Разработка программного кода: Ассемблер и С - компилятор (Ограничен до 2К кода). Проверка работы: ADSIM812, Windows Симулятор. Загрузчик кода: Последовательный Загрузчик с асинхронного порта FLASH/ЕЕ памяти. Отладчик кода: Отладчик с Последовательного Порта.

Прочее: Документация на CD-ROM, источник питания, кабель последовательного порта.

Регистры Специального Назначения (SFR)

Все регистры, исключая счетчик команд и четыре банка регистров общего назначения, располагаются в области регистров специального назначения (SFR). Эти регистры включают в себя регистры управления, конфигурирования и регистры данных, которые все обеспечивают интерфейс между SPU и внутренней периферией. На Фиг. 16. показано расположение SFR в памяти и их состояние после выполнения Сброса системы.

SPIC	CON ¹	DAG	COL	DAC	СОН	DAG	C1L	DAC	C1H	DAC	CON				
ЕОП	ᄱᄱ	EOL	00H	FAH	004	EDLI	00H	FCH	OOL	FDH	OOL	PE3	EPB	HE I	исп.
FOIT	00H 3 ¹)FSL ³	ADCC	PFSH ³		AINL ³	ADCG		ADCO				SPI	DAT
		11200		11200		71200		71200				PE3	EPB		
	00H	F1H	00H	F2H	20H	F3H	00H	F4H	0H	F5H	00H				00H
1200	_		PE3EPB		EPB	PE3	FPR	PE3I	FPR	PF3	EPB	PE3	FPR	ADC	CON1
						1 23		1 25		1 23		1 23		EFH	20H
AC	CC¹	550		550		550		550		DE0		550		5-0	
F0H	00H	PE3I	EPB	PE3	EPB	PE3	EPB	PE3I	EPB	PE3	EPB	PE3	EPB	PE3	EPB
	CON2 ¹	ADCD	ATAL	ADCD	ATAH									PSM	CON
E011	0011	DOLL	0011	DALL	0011	PE3	EPB	PE3I	EPB	PE3	EPB	PE3	EPB	DELL	DCII
EUH	00H W 1	D9H	UUH		00H	DM	ΔH	DM	ΙΔΙ					DFH	DCH
		PE3I	EPB							PE3	EPB	PE3	EPB	PE3	EPB
	00H			D2H RCA	00H	D3H	00H	D4H	00H						
T2C	CON¹	DE3I	PE3EPB		P2L	RCA	P2H	TL	.2	TH	12	PE3	FPR	DE3	EPB
C8H	00H	1 25		CAH	00H	CBH	00H	CCH	00H	CDH	00H	1 23		1 23	
WDO	CON ¹		400					ETIM3	М3		ED/	ARL			
COH	00H			НЕ ИСП.		HE V	не исп. С4Н		C9H	PE3EPB	Сен	00H	PE3EPB		
II	00H P ¹	ECON		ETI	M1	ETI	M2		TA1	EDA	TA2	EDA		EDA	TA4
B8H	00H	В9Н	00H	BAH	52H										
B8H P 3	00H		00H			BBH	04H	ВСН	00H	BDH	00H	BEH	00H	BFH	00H
P:	3 ¹	В9H НЕ <i>И</i>		BAH HE V			04H		00H		00H	BEH		BFH	
B0H	3 ¹	HE V	1СП.			BBH	04H	ВСН	00H	BDH	00H	BEH	00H	BFH	00H
BOH II	3 ¹ FFH E ¹	HE V	1СП. : 2		1СП.	BBH	04Н 1СП.	ВСН	<u>00Н</u> 1СП.	BDH	<u>00Н</u> 1СП.	BEH	00Н 1СП.	BFH	00Н ИСП.
BOH II	3 ¹ FFH E ¹	HE V	1СП. : 2	HEν	1СП.	BBH HE V	04Н 1СП.	BCH HE V	<u>00Н</u> 1СП.	BDH HE V	<u>00Н</u> 1СП.	BEH HE I	00Н 1СП.	BFH HE I	00Н ИСП.
BOH II	131 FFH	HE V	1СП. • 2 00Н	HEν	1СП.	BBH HE V	04Н ИСП. ИСП.	BCH HE V	00Н 1СП. 1СП.	BDH HE V	00Н 1СП. 1СП.	BEH HE I	00Н ИСП. ИСП.	BFH HE I	00Н ИСП. ИСП.
80H II A8H P	FFH FFH 00H FFH FFH	HE V	1СП. • 2 00Н 1СП.	HE I	1СП. 1СП. 1СП.	HE V	04H ИСП. ИСП.	BCH HE V	00Н 1СП. 1СП.	BDH HE V	00Н 1СП. 1СП.	BEH HE I	00Н ИСП. ИСП.	BFH HE I	00Н ИСП. ИСП.
80H II A8H P	51 FFH E1 00H 21	HE V	1СП. • 2 00Н 1СП.	HE V	1СП. 1СП. 1СП.	BBH HE V	04H ИСП. ИСП.	HE V	00H ИСП. ИСП.	HE V	00Н ИСП. ИСП.	HE V	00Н ИСП. ИСП.	HE I	00Н ИСП. ИСП.
80H II A8H P A0H SC0	FFH 00H FFH 00H ON1 00H	HE V IE A9H HE V	1СП. • 2 00Н 1СП.	HE V	1СП. 1СП. 1СП.	HE V	04H ИСП. ИСП.	BCH HE V	00H ИСП. ИСП.	BDH HE V	00Н ИСП. ИСП.	BEH HE I	00Н ИСП. ИСП.	BFH HE I	00Н ИСП. ИСП.
80H II A8H P A0H SC0	FFH 00H 21 FFH ON1	HE V A9H HE V SBI	1СП. 22 00Н 1СП. UF	HE V HE V 12C	1СП. 1СП. 1СП. DAT	HE V HE V 12C	04H ИСП. ИСП. ИСП. АДДД	HE V	00H 1CП. 1CП.	HE V	00H 11CП. 11CП.	HE I	00H 14CFL. 14CFL.	HE I	00H ИСП. ИСП.
80H II A8H P. A0H SCC 98H P1	FFH 00H 00H 11,2	HE V IE A9H HE V	1СП. 22 00Н 1СП. UF	HE V	1СП. 1СП. 1СП. DAT	HE V	04H ИСП. ИСП. ИСП. АДДД	HE V	00H 1CП. 1CП.	HE V	00H 11CП. 11CП.	HE V	00H 14CFL. 14CFL.	HE I	00H ИСП. ИСП.
80H II A8H P A0H SCG 98H P1	FFH 00H FFH 00H ON1 00H	HE V A9H HE V SBI	1СП. 20 00Н 1СП. UF 00Н 1СП.	HE V HE V 12C	1СП. 1СП. 1СП. 1СП. 00H	HE V HE V 12C	04H ИСП. ИСП. ИСП. ООН	HE V	00H 1CП. 1CП. 1CП.	HE V	00H 1CП. 1CП. 1CП.	HE I	00H 14CFL. 14CFL.	HE I	00H ИСП. ИСП.
80H A8H A0H SC0 98H P1 90H TC0	FFH 00H 11,2 FFH 0N1	HE V A9H HE V SBI 99H HE V	1СП. 2 00Н 1СП. UF 00Н 1СП.	HE V HE V 12Cl 9AH HE V	100. 100. 100. 100. 100. 100. 100. 100.	HE V HE V 12CV 9BH HE V	04H ИСП. ИСП. ИСП. ООН ИСП.	HE V HE V	00H 1CП. 1CП. 1CП. 1CП.	HE V	00H 1CП. 1CП. 1CП.	HE I	00H 14CFL. 14CFL. 14CFL.	HE I	00H 1CП. 1CП. 1CП.
80H A8H A0H SC0 98H P1 90H TC0	FFH 00H 11,2 FFH 0N1	HE V A9H HE V SBI 99H HE V	1СП. 2 00Н 1СП. UF 00Н 1СП.	HE V HE V 12Cl 9AH HE V	100. 100. 100. 100. 100. 100. 100. 100.	HE V HE V 12C/ 9BH HE V 8BH	04H ИСП. ИСП. ИСП. ООН	HE V HE V HE V HE V	00H 1CП. 1CП. 1CП.	HE V	00H 1CП. 1CП. 1CП.	HE I	00H 14CFL. 14CFL. 14CFL.	HE I HE I	00H 4CП. 4CП. 4CП. 4CП.
80H III A8H P1 A0H SCC 98H P1 90H TCC	## FFH OOH 11-2 FFH OOH 11-2 FFH OOH FFH OON FFH OO	HE V A9H HE V SBI 99H HE V TMC 89H SI	100. 100. 100. 100. 100. 100. 100. 100. 100. 100. 100.	HE V HE V 12Cl 9AH HE V	1CП. 1CП. 1CП. 1CП. 1CП. 00H	HE V HE V 12C/ 9BH HE V 8BH DE	04H ИСП. ИСП. ИСП. ИСП. ООН ИСП. ООН РН	HE V HE V HE V HE V	00H ИСП. ИСП. ИСП. ИСП. ИСП. ИСП. ООН	HE V HE V HE V HE V	00H 1CП. 1CП. 1CП.	HE I	00H 11CП. 11CП. 11CП. 11CП. 11CП.	HE I HE I HE I PC	00H 4CП. 4CП. 4CП. 4CП.



Фиг. 16. Расположение Регистров Специального Назначения и их Значения по Сбросу Системы

Примечания:

 1 SFRs регистры, адреса которых оканчиваются на 0H или 8H являются бит адресуемыми.

²Основной функцией Порта 1 является ввод аналоговых сигналов, по этой причине для разрешения цифрового ввода по его контактам запишите «0» в соответствующие SFR биты Порта 1.

 3 Калибровочные коэффициенты загружаются по включению питания как величины, записанные на заводе.

Надпись «НЕ ИСП.» указывает на не занятую позицию SFR. Не занятые позиции в адресном пространстве SFR не используются т.е. на этом месте нет никаких регистров. Не занятые позиции возвращают при чтении непредсказуемые величины. Надпись «РЕЗЕРВ» указывает на зарезервированные для внутреннего тестирования позиции в адресном пространстве SFR. Зарезервированные позиции нельзя использовать в прикладных программах пользователя.

ADCCON1	Регистр управления АЦП #1
ADCCON1.7 ADCCON1.6	Биты управления питанием АЦП (выключено, норма, авто выключено,
	авто холостое)
ADCCON1.5	Время преобразования =
ADCCON1.4	16/ADCCLK;ADCCLK=MCLK / (1,2,4,8)
ADCCON1.3	Биты выбора задержки переключения
ADCCON1.2	AQT=(1,2,3,4) / ADCCLK
ADCCON1.1	Разрешение запуска от Таймера 2
ADCCON1.0	Разрешение внешнего запуска

ADCCON3	Регистр управления АЦП #3
ADCCON3.7	Флаг занятости (0=АЦП свободен)
ADCCON3.6 ADCCON3.5 ADCCON3.4 ADCCON3.3 ADCCON3.2 ADCCON3.1	Бит должен содержать ноль
ADCCON3.0	Бит должен содержать ноль

ADCCON2	Регистр управления АЦП #2
ADCI.7 DMA.6 CCONV.5	Флаг прерывания АЦП Разрешение режима КПД Бит разрешения циклического преобразования
SCONV.4 CS3.3 CS2.2 CS1.1 CS0.0	Бит однократного запуска АЦП Биты выбора входного канала 0000-0111=ADC0-ADC7 1XXX=Температурный сенсор 1111=Команда остановки КПД (Только для режима КПД)

ADCDATAH ADCDATAL	Регистры данных АЦП
DMAP, DMAL, DMAH	Указатель адреса КПД
ADCGAINH	Калибровочный коэффициент по
ADCGAINL	усилению
ADCOFSH	Калибровочный коэффициент по
ADCOFSL	смещению

<u>DACCON</u>	Регистр управления ЦАПом
DACCON.7 DACCON.6	Режим ЦАП (0=126ит, 1=86ит) Диапазон ЦАП1 (0=Vref, 1=Vdd)
DACCON.5	Диапазон ЦАПО (0=Vref, 1=Vdd)
DACCON.4	Очистка ЦАП1 (0=0B, 1=Нормальная работа)
DACCON.3	Очистка ЦАПО (0=0В, 1=Нормальная работа)
DACCON.2	Синхронизация ЦАПов (1=Синхронизация)
DACCON.1	(1—синхронизация) Питание ЦАП1 (0=выключено, 1=включено)
DACCON.0	1—включено) Питание ЦАП1 (0=выключено, 1=включено)

Регистры данных ЦАП1
Регистры данных ЦАПО

Фиг. 17. Регистры управления и конфигурации АЦП и ЦАП

<u>P0</u>	Регистр Порта0 (A0-A7, D0-D7)
<u>P1</u>	Регистр Порта1 (ввод)
T2EX.1	Таймер/Счетчик 2 Триггер Захвата/Перезагрузки
T2.0	Внешний вход Таймера/Счетчика 2
<u>P2</u>	Регистр Порта2 (А8-А15, А16-А23)
<u>P3</u>	Регистр Порта3
RD.7 WR.6 T1.5 T0.4 INT1.3 INT0.2 TxD.1	Строб чтения внеш. памяти данных Строб записи во внеш. память данных Внешний вход Таймера/Счетчика 1 Внешний вход Таймера/Счетчика 0 Внешнее прерывание 1 Внешнее прерывание 0 Выход передатчика
RxD.0	последовательного порта Вход приемника последовательного порта
<u>SCON</u>	Регистр управления последовательной связью
SM0.7 SM1.6	Биты управления скоростью 00-8бит регистр сдвига Fosc/12 01-8бит UART Частота Переп. Таймера2/32*2 10-9бит UART Fosc/64*2 11-9бит UART Частота Переп. Таймера2/32*2
SM2.5	В режимах 2и3 разрешает
REN.4 TB8.3 RB8.2 TI.1 RI.0	многопроцессорную связь Бит разрешения приема В режимах 2и3 9-й переданный бит В режимах 2и3 9-й принятый бит Флаг прерывания передатчика Флаг прерывания приемника

WDCON	Регистр управления WDT
PRE2.7 PRE1.6 PRE0.5 WDR1.3 WDR2.2 WDS.1 WDE.0	Биты выбора тайм-аута WDT Тайм-аут (16, 32, 64, 128, 256, 512, 1024, 2048) мсек Биты обновления WDT Устанавливать последовательно Флаг статуса WDT Разрешение WDT
<u>PSMCON</u>	Регистр управления монитором питания
PSMCON.7 PSMCON.6 PSMCON.5 PSMCON.4 PSMCON.3 PSMCON.2	Не используется Бит статуса PSM (1=норма, 0=сбой) Бит прерывания от PSM Биты установки порога срабатывания [4.63B, 4.37B, 3.08B, 2.93B, 2.63B]
PSMCON.1 PSMCON.0	Слежение (1=аналог., 0=цифровое) Управление питанием PSM (1=вкл)

<u>SBUF</u>	Буферный регистр
	последовательного порта
<u>PCON</u>	Регистр управления питанием
	v.
PCON.7	Удвоение скорости передачи
PCON.4	Запрет строба «ALE»
DCON 3	(0=норма, 1=ALE-высокий уровень) Флаг общего назначения
PCON.3 PCON.2	Флаг общего назначения Флаг общего назначения
PCON.2 PCON.1	Бит выключения питания
PCON.1	(восстанавливается при аппаратном
	сбросе)
PCON.0	Управление Холостым Режимом
	(восстанавливается при разрешенном
	прерывании)
<u>PSW</u>	Статусное слово программы
CY.7	Флаг переноса
AC.6	Флаг вспомогательного переноса
F0.5	Флаг общего назначения 0
RS1.4	Биты выбора банка регистров
RS0.3	Активный банк = [0, 1, 2, 3]
OV.2	Флаг переполнения
F1.1 P.0	Флаг общего назначения 1
P.0	Паритет аккумулятора
DPP	Указатель страницы данных
<u>DFF</u>	Указатель страницы данных
DPH, DPL	Указатель данных
(DPTR)	Указатель данных
(DI TIC)	
ACC	Аккумулятор
<u></u>	,
В	
=	
SP	Указатель Стека
<u>51</u>	TRADATORID CTCRA

<u>ECON</u>	Регистр команд управления FLASH памятью данных
<u>EADRL</u>	Регистр адреса Flash памяти данных
EDATA1, EDATA2, EDATA3, EDATA4	Регистры памяти Flash памяти данных
ETIM1, ETIM2, ETIM3	Регистры синхронизации Flash памяти данных

Фиг.18. Регистры SFR ядра 8051, встроенных мониторов, Flash памяти данных

<u>IE</u>	Регистр разрешения прерыв. #1
EA.7	Разрешение прерываний (0=все
FADC	прерывания запрещены)
EADC.6 ET2.5	Разрешение прерываний от АЦП Разрешение TF2/EXF2 прерываний по
L12.3	переполнению Таймера2
ES.4	Разрешение прерываний от
	последовательного порта
ET1.3	Разрешение TF1 прерываний по
5)// 0	переполнению Таймера1
EX1.2 ET0.1	Разрешение внешних прерываний 1
E10.1	Разрешение TF0 прерываний по переполнению Таймера0
EX0.0	Разрешение внешних прерываний 0
<u>IE2</u>	Регистр разрешения прерыв. #2
IE2.1	Разрешение прерываний от монитора
	питания PSMI
IE2.0	Разрешение прерываний от
	интерфейса ISPI / I2CI
<u>IP</u>	Регистр приоритета прерывания
PSI.7	Приоритет интерфейса I2CI/ISPI
PADC.6	Приоритет АЦП
PT2.5 PS.4	Приоритет переполнения Таймера2 Приоритет послед. порта RI/TI
PT1.3	Приоритет послед. Порта КГ/ 11 Приоритет переполнения Таймера1
PX1.2	Приоритет внешнего прерывания 1
PT0.1	Приоритет переполнения Таймера0
PX0.0	Приоритет внешнего прерывания 0
TMOD	Регистр режима таймера
TMOD.3/.7	Бит контроля вентиля
TMOD 2/6	(0=игнорируются прерывания INTx)
TMOD.2/.6	Бит выбора режима Счетчик/Таймер (0=Таймер)
TMOD.1/.5	Биты выбора режима таймера
TMOD.0/.4	F (0.2): Takinan 4 (4.7):Takinan
	Биты (0-3): Таймер 1, (4-7):Таймер 2

<u>SPICON</u>	Регистр управления SPI
ISPI.7	Прерывание от SPI (устанавливается в конце передачи)
WCOL.6	Флаг ошибки по Столкновению при Записи
SPE.5	Разрешение SPI (0=запрет)
SPIM.4	Выбор режима Ведущий (0=Ведомый)
CPOL.3	Выбор полярности синхронизации
SPHA.2	Выбор фазы синхронизации
CDD1 1	(защелкивание по перед. фронту)
SPR1.1	Биты выбора скорости обмена по SPI.
SPR0.0	Скорость=Fosc/[4, 8, 32, 64]
<u>I2CADD</u>	Адресный регистр I2C
<u>I2CDAT</u>	Регистр данных I2C

TCON	Регистр управления таймером
TF1.7	Флаг переполнения Таймера1
TR1.6	(автоматически очищается по ISR) Бит управления работой Таймера1
TF0.5	(0=выключен, 1=включен) Флаг переполнения Таймера0
	(автоматически очищается по ISR)
TR0.4	Бит управления работой Таймера0 (0=выключен, 1=включен)
IE1.3	Флаг внешнего прерывания 1
IT1.2 IE0.1	(автоматически очищается по ISR) Тип IE1 (0=по уровню, 1=по фронту) Флаг внешнего прерывания 0
ITO.0	(автоматически очищается по ISR) Тип IE0 (0=по уровню, 1=по фронту)
TH0, TL0	Регистры Таймера0
TH1, TL1	Регистры Таймера1
T2CON	Регистр управления Таймером2
TF2.7	Флаг переполнения Таймера2
EXF2.6 RCLK.5	Внешний флаг Разрешение синхронизации
TCLK.4	приемника (0=используется Таймер1) Разрешение синхронизации
ICLN.4	разрешение синхронизации передатчика (1=использ. Таймер1)
EXEN2.3	Разрешение внешнего (0=игнорировать T2EX, 1=CAP/RL)
TR2.2	Бит управления работой Таймера2
CNT2.1	(0=выключен, 1=включен) Бит выбора режима Счетчик/Таймер
CAP2.0	(0=Таймер, 1=Счетчик) Выбор режима Захват/Перезагрузка (0=Перезагрузка, 1=Захват)
TH2, TL2	Регистры Таймера2
RCAP2H, RCAP2L	Таймер2 Захват/Перезагрузка

<u>SPIDAT</u>	Регистр данных SPI
I2CCON	Регистр управления I2C
MDO.7	Выход последовательных данных в режиме Ведущий
MDE.6	Бит разрешения Выхода послед. данных в режиме Ведущий
MCO.5	Бит синхронизации в режиме Ведущий
MDI.4	Вход последовательных данных в режиме Ведущий
I2CM.3	Выбор режима Ведущий
I2CRS.2	Сброс последовательного порта
I2CTX.1	Состояние направления передачи
I2CI.0	Прерывание последовательного интерфейса

Фиг. 19. SFR регистры управления Прерыванием, Таймером и Интерфейсами SPI и I2C

СПИСОК ДИАГРАММ ВРЕМЕННЫХ СООТНОШЕНИЙ

(доступны в оригинальной. версии)

- Фиг. 20. Временные соотношения на Входе XTAL 1
- Фиг. 21. Временные Характеристики Сигналов
- Фиг. 22. Временные соотношения при выполнении цикла Чтения из Внешней Памяти Программ
- Фиг. 23. Временные соотношения при выполнении цикла Чтения из Внешней Памяти Данных
- Фиг. 24. Временные соотношения при выполнении цикла Записи во Внешнюю Память Данных
- Фиг. 25. Временные соотношения интерфейса UART в режиме Регистра Сдвига
- Фиг. 26. Временные соотношения I2C совместимого интерфейса
- Фиг. 27. Временные соотношения SPI в режиме Ведущий (CPHA=1)
- Фиг. 28. Временные соотношения SPI в режиме Ведущий (СРНА=0)
- Фиг. 29. Временные соотношения SPI в режиме Ведомый (CPHA=1)