# ΟΜΑΔΑ 10 ΔΑΣΟΥΛΑΣ ΙΩΑΝΝΗΣ 1053711 ΜΑΡΓΑΡΙΤΗΣ ΓΡΗΓΟΡΙΟΣ 1053651

# ΑΣΚΗΣΗ 1


# Σχεδίαση και Υλοποίηση μίας ALU

Στόχος της άσκησης είναι αρχικά να σχεδιαστεί μια πλήρως λειτουργική μονάδα αριθμητικών και λογικών πράξεων σε δομική σχεδιαστική μορφή. Η μονάδα θα πρέπει να έχει τις εξής εισόδους και εξόδους: Α: Είσοδος (8-bit) – Πρώτος τελεστέος σε συμπλήρωμα ως προς 2 Β: Είσοδος (8-bit) – Δεύτερος τελεστέος σε συμπλήρωμα ως προς 2 Ορ: Είσοδος (3-bit) – Κωδικός πράξης Out: Έξοδος (8-bit) – Αποτέλεσμα σε συμπλήρωμα ως προς 2. Zero: Έξοδος (1-bit) – Ενεργοποιημένη αν το αποτέλεσμα είναι μηδέν Cout: Έξοδος (1-bit) – Ενεργοποιημένη αν υπήρξε κρατούμενο (Carry)


Κωδικός	Πράξη	Αποτέλεσμα
Op = 000	Πρόσθεση	Out = A + B
Op = 001	Αφαίρεση	Out = A - B
Op = 100	Λογικό «ΚΑΙ»	Out = A & B
Op = 101	Αντιστροφή του Α	Out = ! A
Op = 110	Λογικό «Ή»	Out = A   B
Op = 111	Λογικό «XOR»	$Out = A \oplus B$

Για την υλοποίηση της ALU έπρεπε να χρησιμοποιήσουμε 4 επίπεδα ιεραρχίας σύμφωνα με το παρακάτω σχήμα

# Ιεραρχία της σχεδίασης:




Για αυτό χρησιμοποιήθηκαν 5 αρχεία .vhd όπως φαίνεται στην παρακάτω φωτογραφία.




# Επίπεδο πλήρους αθροιστή

Αυτό αποτελεί το χαμηλότερο επίπεδο σχεδίασης και είναι ουσιαστικά ένας πλήρης αθροιστής του 1 μπιτ με σήματα εισόδου 2 μπιτ και ένα κρατούμενο και 2 σήματα εξόδου του 1 μπιτ το αποτέλεσμα και το κρατούμενο .Υλοποιήθηκε με πύλες σύμφωνα με την λογική



# ΑΠΟΤΕΛΕΣΜΑΤΑ



# ΕΠΙΠΕΔΟ ΙΕΡΑΡΧΙΑΣ ΑΘΡΟΙΣΤΗΣ 8ΒΙΤ

```
library ieee;
 use ieee.std_logic_l164.all;
p entity bit8 fa is
port(A,B:in std logic vector(7 downto 0);
         C: out std logic vector(7 downto 0);
         COUT:out std logic);
end bit8 fa;
architecture bit8_arch of bit8_fa is
          signal c_out:std_logic_vector(6 downto 0);
          signal temp carry:std logic;
         signal temp msb:std logic;
         component fa
            port(a,b,cin:in std_logic;
                 output, cout:out std_logic);
         end component ;
         begin
         fa0:fa port map(A(0),B(0),'0',C(0),c_out(0));
         generate label:
         for i in 1 to 6 generate
            fa_i:fa port map(A(i),B(i),c_out(i-1),C(i),c_out(i));
         end generate;
          fa7:fa port map(A(7),B(7),c_out(6),temp_msb,temp_carry);
         C(7) <= temp msb;
          COUT<='1' when (temp_msb='1' and A(7)='0' and B(7)='0')else
          temp_carry;
 end bit8 arch;
```

Αξίζει να σημειωθεί ότι έχουμε μια ειδική περίπτωση παραγωγής κρατούμενο αν το 8° μπιτ είναι 0 και οι 2 προσθετέοι είναι θετικοί διότι έχουμε αναπαράσταση σε συμπλήρωμα ως προς 2 και το αποτέλεσμα χρειάζεται άλλο ένα 0 για να μην είναι αρνητικό. Για την πρόσθεση μπιτ μπιτ χρησιμοποιήθηκε ο προηγούμενος κώδικας.

#### ΑΠΟΤΕΛΕΣΜΑΤΑ


<b>→</b>	Msgs			
→ /bit8_fa/A	00000000	00000001	11111111	00000000
→ /bit8_fa/B	00000000	01111111		00000000
	00000000	10000000	01111110	00000000
♦ /bit8_fa/COUT	0			
r				

# Επίπεδο AU(Arithmetic Unit)

```
library ieee;
         use ieee.std_logic_l164.all;
         use ieee.std_logic_unsigned.all;
         entity Arethmetic_Unit is
                   port (OpCode :in std_logic_vector (2 downto 0);
                             A,B: in std logic vector (7 downto 0);
                             C: out std logic vector (7 downto 0);
                              Zero, Carry: out std logic);
         end Arethmetic Unit;
         architecture AU of Arethmetic Unit is
                    component bit8_fa is
                             port(A,B:in std_logic_vector(7 downto 0);
                             C: out std logic vector (7 downto 0);
                             COUT:out std_logic);
                   end component;
                    signal B_Comp, B_temp: std_logic_vector (7 downto 0);
                   signal C_add, C_sub: std_logic_vector (7 downto 0);
                   signal temp carry, CarryA, CarryS: std logic;
                   begin
                   B temp <= not B;
                   B_Comp <= B_temp + 1;
                   B_Add: bit8_fa port map (A, B, C_add, CarryA);
                    B_Sub: bit8_fa port map (A, B_Comp, C_sub, CarryS);
   C sub(7) &C sub(6) &C sub(5) &C sub(4) &C sub(3) &C sub(2) &C sub(1) &C sub(0) when ((OpCode)="001" )else "00000000";
   temp_carry<= '1' when (((A(7)='1') and (B(7)='1') and (C_add(7)='0' or C_sub(7)='0')) or ((A(7)='0') and (B(7)='0') and (C_add(7)='1' or C_sub(7)='1'))) and (Opcode="000" or Opcode="001" or C_sub(7)='1')).
   Carry<=temp_carry;
   Zero<-'1' when ((temp_carry-'0' and (C_add)="00000000" and (OpCode="000"))or (temp_carry-'0' and (C_sub)="00000000" and (OpCode="001"))) else '0';
```

Αν είχαμε υπερχείλιση δεν επεξεργαζόμασταν κάπως το αποτέλεσμα απλά σηκώναμε το carry flag.

#### ΑΠΟΤΕΛΕΣΜΑΤΑ




Επίπεδο LU(Logic Unit)

```
-- 11/06/2020
-- Logic Unit
library ieee;
        use ieee.std_logic_1164.all;
        use ieee.std logic unsigned.all;
        entity logic_unit is
                port (OpCode :in std logic vector (2 downto 0);
                        A,B: in std_logic_vector (7 downto 0);
                        C: out std_logic_vector (7 downto 0);
                        zero: out std logic);
        end logic_unit;
        architecture LU of logic_unit is
                begin
                C<=A and B when OpCode="100" else
                A or B when OpCode="110" else
                A xor B when OpCode="111" else
                (not A) when OpCode="101";
                zero<='1' when ((A xor B)="00000000" and OpCode="111" )or
                     ((A or B)="00000000" and OpCode="110")or
                      ((A and B)="00000000" and OpCode="100")or
                      (A="111111111" and Opcode="101")else '0';
        end LU;
```

Να σημειωθεί ότι στη λογική μονάδα υπήρχε μόνο zero flag και όχι carry flag.

## ΑΠΟΤΕΛΕΣΜΑΤΑ



Επίπεδο ALU(Arithmetic Logic Unit)

```
library ieee;
         use ieee.std_logic_l164.all;
         entity Arethmetic_Logic_Unit is
                 port (Op :in std_logic_vector (2 downto 0);
                         A,B: in std_logic_vector (7 downto 0);
                         OUTPUT: out std_logic_vector (7 downto 0);
                         Zero, Cout: out std_logic);
         end Arethmetic_Logic_Unit;
architecture ALU of Arethmetic_Logic_Unit is
                 component logic_unit
                         port (OpCode :in std_logic_vector (2 downto 0);
                                 A,B: in std_logic_vector (7 downto 0);
                                 C: out std_logic_vector (7 downto 0);
                                 Zero: out std_logic);
                 end component;
                 Component Arethmetic_Unit
                 port (OpCode :in std_logic_vector (2 downto 0);
                         A,B: in std_logic_vector (7 downto 0);
                         C: out std_logic_vector (7 downto 0);
                         Zero, Carry: out std_logic);
                 end component;
                 signal output_temp1,output_temp2:std_logic_vector(7 downto 0);
                 begin
                         AU1: Arethmetic_Unit port map (Op, A, B, output_templ, Zero, Cout);
                         LU1: logic_unit port map (Op, A, B, output_temp2, Zero);
                         OUTPUT<=output_temp1 when Op(2)='0'else
                                 output_temp2;
         end ;
```


#### ΑΠΟΤΕΛΕΣΜΑΤΑ

	110	(000	001	100	101	110	111
<b>∓</b> -	01010001	01010001					
<b>∓</b> -  ✓ /arethmetic_logic_unit/B	00100111	01100111	00100111				
<b>I</b> I− <b>♦</b> /arethmetic_logic_unit/OUTPUT	01110111	10111000	00101010	(00000001	10101110	01110111	(01110110
👍 /arethmetic_logic_unit/Zero	0						
/arethmetic_logic_unit/Cout	0						
		i i i i i i i i i i i i i i i i i i i					

# ΑΣΚΗΣΗ 2

## 16-bit Carry-Select Adder

Για την άσκηση χρησιμοποιήθηκαν 7 files, στο  $1^\circ$  ιεραρχικό επίπεδο τα 3 αρχεία carry\_select\_adders, στο  $2^\circ$  ιεραρχικό επίπεδο τα αρχεία 2\_bit\_adders, 4\_bit\_adders, 8\_bit\_adders και στο τελευταίο ιεραρχικό επίπεδο το αρχείο full\_adder.



a)

Carry select adder με block των 4 bits

Αρχικά, υλοποιήθηκε o full adder, όπως παρακάτω:

```
library ieee;
use ieee.std_logic_l164.all;
entity full_adder is
    port(fa_in1,fa_in2,fa_cin : in STD_LOGIC;
        fa_out1,fa_cout : out STD_LOGIC
        );
end full_adder;
architecture full_adder_arch of full_adder is

begin
    fa_out1 <= fa_in1 xor fa_in2 xor fa_cin;
    fa_cout <= (fa_in1 and fa_in2) or (fa_cin and fa_in1) or (fa_cin and fa_in2);
end full_adder_arch;</pre>
```


O full adder έπειτα χρησιμοποιήθηκε για την υλοποίηση του 4 bit adder, ως component, κάνοντας χρήση της εντολής

```
library ieee;
use ieee.std_logic_l164.all;
entity four bit adder is
    port(fba in1, fba in2 : in STD LOGIC VECTOR (3 downto 0);
         fba out1 : out STD LOGIC VECTOR (3 downto 0);
         fba cin: in STD LOGIC;
         fba cout : out STD LOGIC
         );
end four bit adder;
architecture four_bit_adder_arch of four_bit_adder is
component full_adder
   port(fa_in1,fa_in2,fa_cin : in STD_LOGIC;
        fa_out1,fa_cout : out STD_LOGIC
        );
end component full_adder;
signal carries : STD LOGIC VECTOR (3 downto 0);
begin
    addl: full adder port map( fa inl => fba inl(0), fa in2 => fba in2(0),
        fa_cin => fba_cin, fa_outl => fba_outl(0), fa_cout => carries(0)) ;
    gen: for i in 1 to 3 generate
        add2: full_adder port map( fa_inl => fba_inl(i), fa_in2 => fba_in2(i),
        fa_cin => carries(i-1), fa_out1 =>fba_out1(i), fa_cout => carries(i));
    end generate gen;
    fba_cout <= carries(3);
end four bit adder arch;
```

Αντίστοιχα, χρησιμοποιώντας τον 4 bit adder ως component, δημιουργήθηκε ο carry select 16 bit adder με blocks των 4 bits.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity carry_select_adder_4_block is
        Port ( in1, in2 : in STD_LOGIC_VECTOR (15 downto 0);
                       out1 : out STD_LOGIC_VECTOR (15 downto 0);
                       cout : out STD LOGIC);
end carry_select_adder_4_block;
architecture carry_select_adder_4_block_arch of carry_select_adder_4_block is
component four_bit_adder
        port(fba_inl : in STD_LOGIC_VECTOR (3 downto 0);
                   fba_in2 : in STD_LOGIC_VECTOR (3 downto 0);
                   fba_out1 : out STD_LOGIC_VECTOR (3 downto 0);
                   fba_cin: in STD_LOGIC;
                   fba_cout : out STD_LOGIC
end component four bit adder;
signal s : STD LOGIC VECTOR (21 downto 0);
signal s1 : STD_LOGIC_VECTOR (15 downto 0);
signal s2 : STD_LOGIC_VECTOR (15 downto 0);
begin
     ml: four_bit_adder port map( fba_in1 => in1(3 downto 0), fba_in2 => in2(3 downto 0),
    fba_out1 => out1(3 downto 0), fba_cin => '0', fba_cout => s(0));
     gen: for i in 1 to 3 generate
                 m2: four_bit_adder port map(fba_inl => inl((4*i+3) downto (4*i)), fba_in2 => in2((4*i+3) downto (4*i)),
                 \begin{array}{l} \text{fba} \ \text{outl} \ \Rightarrow \ \text{sl} \left( (4^{\text{$^{k}$}} + 3) \ \text{downto} \ \left( 4^{\text{$^{k}$}} \right) \right), \ \text{fba} \ \text{cin} \ \Rightarrow \ \ \ \ \ ^{0}^{\text{!`}}, \ \text{fba} \ \text{cout} \ \Rightarrow \ \text{sl} \left( 3^{\text{$^{k}$}} - 2 \right) \ ; \\ \text{m3:} \ \text{four} \ \text{bit} \ \text{adder} \ \text{port} \ \text{map} \left( \ \text{fba} \ \text{inl} \ \Rightarrow \ \text{inl} \left( \left( 4^{\text{$^{k}$}} + 3 \right) \ \text{downto} \ \left( 4^{\text{$^{k}$}} \right) \right), \ \text{fba} \ \text{in2} \ \Rightarrow \ \text{in2} \left( \left( 4^{\text{$^{k}$}} + 3 \right) \ \text{downto} \ \left( 4^{\text{$^{k}$}} \right) \right), \\ \text{fba} \ \text{outl} \ \Rightarrow \ \text{sl} \left( \left( 4^{\text{$^{k}$}} + 3 \right) \ \text{downto} \ \left( 4^{\text{$^{k}$}} \right) \right), \ \text{fba} \ \text{cout} \ \Rightarrow \ \text{sl} \left( 3^{\text{$^{k}$}} - 1 \right) \right) ; \\ \end{array} 
                 s(3*i) \le (s(3*i-3) \text{ and } s(3*i-1)) \text{ or } s(3*i-2);
     end generate gen;
     cout <= s(9);
end carry select adder 4 block arch:
```

#### Αποτελέσματα:



Τα αποτελέσματα (σε δεκαδική μορφή) επαληθεύουν τη σωστή λειτουργία, όταν δεν υπάρχει overflow.

Carry select adder με block των 2 bits

Αρχικά, δημιουργήθηκε το component 2 bit adder:

```
library ieee;
use ieee.std_logic_l164.all;
entity two_bit_adder is
   port(tba in1,tba in2 : in STD LOGIC VECTOR (1 downto 0);
        tba_out1 : out STD_LOGIC_VECTOR (1 downto 0);
        tba_cin: in STD_LOGIC;
        tba_cout : out STD_LOGIC
end two_bit_adder;
architecture two bit adder arch of two bit adder is
component full adder
   port(fa_in1,fa_in2,fa_cin : in STD_LOGIC;
        fa_out1,fa_cout : out STD_LOGIC
        );
end component full_adder;
signal carry: STD_LOGIC;
begin
     addl: full_adder port map( fa_inl => tba_inl(0), fa_in2 => tba_in2(0),
        fa_cin => tba_cin, fa_outl =>tba_outl(0), fa_cout => carry) ;
     add2: full_adder port map( fa_inl => tba_inl(1), fa_in2 => tba_in2(1), fa_cin => carry,
        fa outl =>tba outl(1), fa cout => tba cout) ;
end two_bit_adder_arch;
Έπειτα, ο αθροιστής με τα 8x2-bit blocks:
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity carry select adder 2 block is
    Port (in1, in2 : in STD LOGIC VECTOR (15 downto 0);
            out1 : out STD LOGIC VECTOR (15 downto 0);
            cout : out STD LOGIC);
end carry_select_adder_2_block;
architecture carry select_adder_2_block_arch_of_carry_select_adder_2_block_is
component two bit adder
    port(tba in1 : in STD LOGIC VECTOR (1 downto 0);
          tba in2 : in STD LOGIC VECTOR (1 downto 0);
          tba_outl : out STD_LOGIC_VECTOR (1 downto 0);
          tba cin: in STD LOGIC;
          tba_cout : out STD_LOGIC
         );
end component two bit adder;
```

## Αποτελέσματα:



Τα αποτελέσματα (σε δεκαδική μορφή) επαληθεύουν τη σωστή λειτουργία, όταν δεν υπάρχει overflow.

Carry select adder με block των 8 bits


Αρχικά, δημιουργήθηκε το component 8 bit adder:

```
library ieee;
use ieee.std_logic_1164.all;
entity eight_bit_adder is
    port(eba_in1,eba_in2 : in STD_LOGIC_VECTOR (7 downto 0);
        eba_outl : out STD_LOGIC_VECTOR (7 downto 0);
        eba_cin: in STD_LOGIC;
        eba_cout : out STD_LOGIC
        );
end eight_bit_adder;
```

```
architecture eight_bit_adder_arch of eight_bit_adder is
component full_adder
   port(fa_in1,fa_in2,fa_cin : in STD_LOGIC;
        fa_out1,fa_cout : out STD_LOGIC
end component full_adder;
signal carries : STD_LOGIC_VECTOR (7 downto 0);
begin
    addl: full_adder port map( fa_inl => eba_inl(0), fa_in2 => eba_in2(0), fa_cin => eba_cin,
       fa_outl => eba_outl(0), fa_cout => carries(0));
     gen: for i in 1 to 7 generate
        add2: full_adder port map( fa_inl => eba_inl(i), fa_in2 => eba_in2(i),
        fa_cin => carries(i-1), fa_outl => eba_outl(i), fa_cout => carries(i));
     end generate gen;
     eba_cout <= carries(7);
end eight bit adder arch;
Έπειτα, ο αθροιστής με τα 2x8-bit blocks:
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity carry select adder 8 block is
    Port (in1, in2 : in STD LOGIC VECTOR (15 downto 0);
            out1 : out STD LOGIC VECTOR (15 downto 0);
            cout : out STD LOGIC);
end carry select adder 8 block;
architecture carry_select_adder_8_block_arch of carry_select_adder_8_block is
component eight bit adder
    port(eba in1, eba in2 : in STD LOGIC VECTOR (7 downto 0);
          eba out1 : out STD LOGIC VECTOR (7 downto 0);
          eba cin: in STD LOGIC;
          eba_cout : out STD_LOGIC
          ):
end component eight_bit_adder;
signal s : STD LOGIC VECTOR (2 downto 0);
signal s1 : STD LOGIC VECTOR (15 downto 0);
signal s2 : STD_LOGIC_VECTOR (15 downto 0);
begin
   ml: eight bit_adder port map( eba in1 => in1(7 downto 0), eba_in2 => in2(7 downto 0),
       eba_outl => outl(7 downto 0), eba_cin => '0', eba_cout => s(0));
   m2: eight_bit_adder port map( eba_in1 => in1(15 downto 8), eba_in2 => in2(15 downto 8),
        eba_out1 => s1(15 downto 8), eba_cin => '0', eba_cout => s(1)) ;
    m3: eight_bit_adder port map( eba_in1 => in1(15 downto 8), eba_in2 => in2(15 downto 8),
       eba_out1 => s2(15 downto 8), eba_cin => '1', eba_cout => s(2)) ;
    outl(15 downto 8) <= s1(15 downto 8) when s(0) = '0' else s2(15 downto 8);
   cout <= (s(0) and s(2)) or s(1);
```

end carry\_select\_adder\_8\_block\_arch;

# Αποτελέσματα:



Τα αποτελέσματα (σε δεκαδική μορφή) επαληθεύουν τη σωστή λειτουργία, όταν δεν υπάρχει overflow.