Εργαστήριο Σχεδιασμού Ολοκληρωμένων Κυκλωμάτων ΙΙ Ακαδημαϊκό Έτος 2018-2019






6^η Εργαστηριακή Άσκηση σε VHDL

<u>Ομάδα 16</u>

| ΟΝΟΜΑΤΑ ΦΟΙΤΗΤΩΝ | A.M. |
|----------------------|---------|
| ΜΑΤΑΡΑΓΚΑΣ ΜΙΛΤΙΑΔΗΣ | 1046865 |
| ΑΛΜΠΑΝΗΣ ΙΩΑΝΝΗΣ | 1018982 |

1. Σχεδίαση και υλοποίηση ενός 8 bit barrel shifter

Το δομικό διάγραμμα του barrel shifter φαίνεται παρακάτω:



Η είσοδος shift είναι αυτή που ορίζει κατά πόσα bits θα ολισθήσει η λέξη εισόδου. Η καθυστέρηση διάδοσης του σήματος εισόδου μέχρι την έξοδο είναι ίση τρείς τρεις φορές την καθυστέρηση ενός mux. Ο κώδικας που περιγράφει τον mux είναι ο παρακάτω:

Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών Πάτρας Εργαστήριο Σχεδιασμού Ολοκληρωμένων Κυκλωμάτων ΙΙ


Με χρήση της εντολής generate κάνουμε τις κατάλληλες διασυνδέσεις μεταξύ των πολυπλεκτών και προκύπτει το επιθυμητό κύκλωμα. Οι διασυνδέσεις περιγράφονται παρακάτω:


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Barrel_shifter is
    Port ( input : in STD_LOGIC_VECTOR (7 downto 0);
            shift : in STD_LOGIC_VECTOR (2 downto 0);
            output : out STD_LOGIC_VECTOR (7 downto 0));
end Barrel_shifter;
architecture Structural of Barrel_shifter is
    port ( in0,in1,s : in std_logic;
                  : out std_logic);
end component mux;
signal t1 : STD_LOGIC_VECTOR (7 downto 0);
signal t2 : STD_LOGIC_VECTOR (7 downto 0);
     E1: mux port map (in0 => input(7) , in1 => '0' , s => shift(0) , o => t1(7));
    G1: for i in 7 downto 1 generate
             E2: mux port map(in0 => input(i-1)), in1 => input(i), s => shift(0), o => t1(i-1);
         end generate G1;
    E3: mux port map (in0 => t1(7) , in1 => '0' , s => shift(1) , o => t2(7)); E4: mux port map (in0 => t1(6) , in1 => '0' , s => shift(1) , o => t2(6));
    G2: for i in 7 downto 2 generate
             E5: mux port map (in0 \Rightarrow t1(i-2), in1 \Rightarrow t1(i), s \Rightarrow shift(1), o \Rightarrow t2(i-2));
         end generate G2;
    G3: for i in 7 downto 4 generate
         E6: mux port map (in0 \Rightarrow t2(i), in1 \Rightarrow '0', s \Rightarrow shift(2), o \Rightarrow output(i));
    end generate G3;
    G4: for i in 7 downto 4 generate
              E8: mux port map (in0 \Rightarrow t2(i-4), in1 \Rightarrow t2(i), s \Rightarrow shift(2), o \Rightarrow output(i-4);
end Structural;
```

Στο επόμενο διαγράμματο διαπιστώνεται η ορθή λειτουργεία του κυκλώματος:

| <u>→</u> | -No Data- | (8'b00110101 | | 8'b01000011 | |
|---|-----------|--------------|-------------|-------------|--------------|
| ≖ - 4 /barrel_shifter/shift | -No Data- | (3'b001 | 3'b011 | | (3'b001 |
| → /barrel_shifter/output | -No Data- | (8'b00011010 | 8'b00000110 | 8500001000 | [8'b00100001 |
| - '' | | | | | |

2. Σχεδίαση και υλοποίηση ενός αθροιστή που αποτελείται από CSAs και CLAs (Carry Look-Ahead Adders).





Όπου κάθε block αποτελείται απο τον αντίστοιχο αριθμό CSA η CLA Blocks του ενός bit.

Ο κώδικας που περιγράφει το κάθε block δίνεται πιο κάτω.

```
-- 31/05/2019
-- Carry Select Adder (Full adder but the input Carry is now the 3rd word's bit)
library IEEE;
        use ieee.std logic 1164.all;
        use ieee.std logic unsigned.all;
        entity CSA Block is
                port (x,y,z: in std logic;
                        s,c: out std logic);
        end CSA Block;
        architecture CSA of CSA Block is
               begin
                s <=(x xor y) xor z;
                c \le ((x xor y) and z) or(x and y);
        end CSA;
-- 01/06/2019
-- Carry Look-Ahead Adder
library ieee;
        use ieee.std_logic_l164.all;
        entity CLA_Block is
                port (a,b,Cin: in std_logic;
                        p,g,sum,cout: out std_logic);
        end CLA_Block;
        architecture CLA of CLA_Block is
                signal prop, gen:std_logic;
                begin
-- Carry_Propagate
                prop <= a xor b;
                p <= prop;
-- Carry_Generate
                gen <= a and b;
                g <= gen;
-- Sum Output
                sum <= prop xor Cin;</pre>
-- Carry Output
                cout <= (prop and Cin) or gen;
```

Ας σημειωθεί πως ο Carry Look Ahead Adder μεταδίδει με υψηλή ταχύτητα τον υπολογισμό του κρατουμένου καθώς δεν απαιτείται ο υπολογισμός των προηγούμενων carry για την εύρεση του τελικού. Με την προσομοίωση επαληθεύουμε την ορθή λειτουργία του κυκλώματός μας

end CLA;

