




## S2 –Electronique - Projet Synthétiseur

### Générateur d'enveloppe « ADSR ».

Présentation projet.....	2
I. Contexte.....	2
II. Présentation fonctionnelle.....	3
III. Réalisation.....	4
Cahier des charges (à 5 % près) :.....	4
Contraintes :.....	5
IV. Organisation - Objectifs:.....	6
Annexes.....	7
Annexe 1 : <i>liste des taches à traiter</i> .....	7
Annexe 2 : procédure d'acquisition de signaux sur l'oscilloscope TEKTRONIX.....	9
Annexe 3 : VCO intégré -rappel des valeurs significatives.....	10
Annexe 4 : AD633.....	11
Annexe 5 : Bonnes pratiques de développement.....	12
Annexe 6 : synthé complet sur LTSpice.....	13
Annexe 7 : Grille d'évaluation.....	14

## I. Contexte.




A chaque appui sur une touche du **clavier** (alimenté en 12V) , une **trame MIDI** codant toutes les informations nécessaires à la bonne restitution musicale de cette action est générée.

Elle est envoyée au **MCV4** (alimenté en 12V) qui transcrit tous les paramètres sous forme de tensions continues sur ses différentes sorties :

- La sortie **CV1** génère une tension continue dont la valeur est proportionnelle à la fréquence de la note jouée, lorsque l'on est dans le mode Hz/V du MCV4.  
Reliée à un **Oscillateur Contrôlé en Tension** elle permet d'obtenir un signal triangulaire à cette même fréquence (câblé en S1, fourni sous forme de CI ce semestre).
- La sortie **GATE** fournit un signal de type créneau **0- 12V** restant à l'état haut tant que l'on appuie sur la touche.  
Reliée à un **Générateur d'Enveloppe**, elle permet d'obtenir un profil en amplitude encore appelé enveloppe. (**projet S2** )
- Les deux signaux sont ensuite « mixés » par un **multiplieur** (AD633) ce qui permet d'envelopper le signal triangulaire et faire que le signal sonore est cohérent avec l'appui sur la touche clavier.
- Le signal final sera envoyé vers le casque ou des hauts parleurs après **amplification réglable**.

## II. Présentation fonctionnelle.




### Précisions :

- On note  $V_{CC} = 15V$  et  $V_{SS} = -15V$  les deux tensions d'alimentations continues de la plaque Labdec.
- On utilisera des composants numériques de la famille HCT, nécessitant une alimentation  $V_{DD} \approx 5V$ . Cette référence de tension sera fournie par un **Régulateur Intégré de Tension** (AS78L05).
- L'enveloppe à générer (signal  $v_s$ ) sera obtenue par une succession de **3 charges ou décharges d'un condensateur  $C_{out}$** .
- Le choix du circuit de charge ou décharge de ce condensateur  $C_{out}$  se fera par les **switches commandés** (HEF4066). La commande de ces switches se fera par les 4 premières sorties d'un **décodeur 3 bits d'adresse** (74HCT138).  
Le cas de la remise à 0 « instantanée » du signal d'enveloppe devra être traité.
- En concordance avec le signal  $v_{gate}$ , La sortie CV1 du MCV4,  $V_{CV1}$ , excitera un VCO intégré fourni qui générera un signal triangulaire,  $v_{triangle}$ , à la fréquence de la note jouée.  
Le VCO est alimenté en  $\pm 15V$ .
- Les signaux  $v_{triangle}$  et  $v_s$  seront multipliés grâce à un multiplieur (AD633, alimentation  $\pm 15V$ ).  
L'offset de sortie sera à compenser.

### III. Réalisation.

#### Courbes à obtenir :





#### Cahier des charges (à 5 % près) :

- L'**Attack Time** (AT) durera **100 ms**. On impose qu'à  $t = AT/2$ ,  $v_s = 3V$  et à  $t = AT$ ,  $v_s = 4,2V$ .
- Le Decay time (DT) durera **100 ms**. Il est défini par le temps que met  $v_s$  pour atteindre 3V depuis le niveau atteint à la fin de l'Attack Time.
- Le Sustain Level (SL) est fixé à **2V**.
- Le Release Time (RT) devra être **réglable** entre **250 ms et 400ms**.

## Contraintes :

- Le RIT devra être stabilisé y compris lorsque les différents éléments effectueront des appels de courants.
- Les condensateurs utilisés seront non polarisés, celui de sortie  $C_{out}$  est imposé à **0,47  $\mu$ F**.
- La valeur réelle du condensateur de sortie devra être vérifiée expérimentalement.
- Tout le système devra fonctionner avec des signaux  $v_{gate}$  issus du MCV4 dont les niveaux hauts pourront être compris entre **9 et 12V**.
- La création des signaux  $v_{imp}$  et  $v_B$  se fera dans un même circuit passif à deux sorties distinctes. On impose les niveaux hauts de  $v_{imp}$  et  $v_B$  compris entre **4,5V et 5,7V**.
- Les impulsions déclenchant le monostable devront être supérieures à  $V_{DD}/2$  pendant **70  $\mu$ s**.
- Le monostable devra être utilisé en mode redéclenchable. Dans la documentation technique, il est conseillé de rajouter une diode autour du montage: son rôle devra être expliqué.
- L'ensemble décodeur / inverseurs / Switches sera à tester à part, grâce au câblage ci-dessous :



- Une fois validé le fonctionnement de cette partie logique, les 4 résistances R devront être décâblées et **chaque circuit  $\{V_x; R_x\}$  devra apparaître distinctement**.
- Les tensions  $V_x$  devront être dans la plage d'alimentation des switches  $[0 ; V_{DD} = 5V]$ .
- Les résistances  $R_x$  seront ajustables.
- L'ensemble du schéma câblé pour générer le signal d'enveloppe devra être validé par simulation.

#### IV. Organisation - Objectifs:

Les étudiants forment un quadrinome : 2 couples B1-B2.

Le projet se déroule sur 4 semaines soit un total de 48h de travail.

Un outil de gestion de projet est nécessaire. La méthode agile ou kan ban est préconisée. L'outil n'est pas imposé (tableur, appli en ligne, logiciel)

L'objectif est de fournir à la fin de la 4<sup>e</sup> séance

- Un montage complet à relier au synthétiseur câblé sur plaque labdec et le fichier de simulation correspondant.
- Un tableur conçu de manière à pouvoir rapidement répondre à un cahier des charges différent.
- Un rapport collectif de 8 pages maximum, rédigé, restituant
  - votre bonne compréhension du contexte, du fonctionnement du schéma proposé et des raisonnements à mener pour trouver les composants nécessaires à son bon fonctionnement,
  - la caractérisation précise du signal obtenu et la preuve du respect du CDC
  - Un focus sur votre méthode de travail en groupe et la synthèse des compétences acquises.

Chaque début de séance un étudiant présentiel présente à l'enseignant :

- l'avancée du projet : quels tâches ont été traitées et par quel membre du groupe
- quelles tâches sont finies, quelles tâches posent problème, quel sont les blocages.
- quelles tâches vont être affectées à chaque membre pendant la séance

Avant de vous lancer dans les calculs et les câblages, nous vous conseillons de

- Bien lire le sujet, analyser les courbes à obtenir. *Réflexion globale sur le mode de fonctionnement attendu du montage. Lien entre signaux de commande du décodeur et « phase » de l'enveloppe générée.*
- Prendre connaissance de la liste de tâches fournie, *vérifiez que tous les items sont compris et justifiés.*
- Choisir et configurer l'outil de gestion de projet. Répartir les rôles et attributions au sein du groupe.
- préparer un tableur permettant de calculer les composants (*zone « données du CdC » zone équations de fonctionnements, zone calcul de composants*),
- Préparer du document texte collaboratif permettant de rédiger le rapport au fur et à mesure,
- Prendre en main des documentations techniques de composants « nouveaux » : brochage, valeurs limites de fonctionnement, etc.

## **Annexe 1 : liste des taches à traiter**

Tache	Précisions
<p>Câblage composants numériques</p> <p>=&gt; préparation sur papier, repérage des broches</p> <p>=&gt; entrées non utilisées à la masse</p> <p>=&gt; sorties non utilisées surtout pas à la masse</p> <p>=&gt; utilisation couleurs par chemin de contrôle</p>	<p>* Comment faire pour que les fils ne se croisent pas ? Peut être changer le sens des composants ?</p> <p>* Ne pas oublier que les lignes de contacts sur plaque labdec sont précâblées.</p> <p>* schéma de test : connaissance des niveau d'entrées de chaque switch =&gt; facile de vérifier quel switch s'est fermé. Contrôle du décodeur avec fils volants sur <math>V_{dd}</math> ou 0</p> <p>* Bien clarifier quel couleur dépend de quel contrôle pour savoir où relier les <math>V_x</math> et <math>R_x</math> correspondants.</p> <p>* Définir le lien entre le code contrôle sur 2 bit et la partie de l'enveloppe générée =&gt; clarifie quel signal doit être envoyée sur chaque patte.</p> <p>* prendre le moins de place possible</p>
RIT, contrôle des pics de courants	<p>* vérifier dans la doc si l'info n'est pas donnée.</p> <p>* simuler en reliant en sortie du RIT une source de courant simulant des pics de courants positifs et négatifs. Comparer un RIT « brut » et un RIT instrumenté</p> <p>* évaluer la pointe de courant max appelée par l'ensemble du montage (somme des courants max dispo dans les docs)</p>
Adaptation1 : création du signal $v_B$ , cohérent avec $v_{gate}$ mais de niveau haut plus faible	<p>* Quel circuit permet de diminuer un niveau haut continu ? Du courant va-t-il être appelé en aval de ce montage ?</p> <p>* vérifier les calculs sur les tensions <math>v_{gate}</math> extrêmes, si problème, penser à rajouter des diodes qui pourront écrêter le signal</p> <p>* Bien nommer le signal produit et repérer sur quel bit d'entrée du décodeur on veut le mettre</p>
Adaptation2 : création de l'impulsion cohérente avec le front montant de $v_{gate}$	<p>* Quel circuit peut fabriquer une impulsion à partir d'un signal carré ? Peut-on régler la valeur max de l'impulsion ET sa durée ?</p> <p>* la durée totale de l'impulsion vaut <math>3\tau</math> mais le cahier des charges parle d'une durée entre pic et <math>V_{DD}/2</math> =&gt; mise en équation temporelle</p> <p>* Bien nommer le signal produit et repérer sur quel bit d'entrée du décodeur on veut le mettre.</p> <p>* gérer l'élimination de l'impulsion négative (non nécessaire et mauvaise pour le monostable numérique)</p> <p>* réfléchir au réglages GBF permettant de visualiser correctement cette impulsion, beaucoup plus rapide que le reste des signaux de ce montage...</p>
Câblage Adaptations : les 2 circuits doivent être en parallèle (tous les deux ont le même signal d'entrée $v_{gate}$ )	<p>* comment faire si le tableur donne des valeurs de composants non normalisés ? Prendre la R normalisée inférieure et rajouter un potentiomètre pour ajustement expérimental (en regardant le résultat réel à l'oscilloscope)</p>

Monostable :	<ul style="list-style-type: none"> <li>* Beaucoup d'infos dans la doc, bien la lire.</li> <li>* préparer le schéma de câblage</li> <li>* Tester le monostable à part avec un signal d'entrée généré par GBF, utiliser le rapport cyclique pour avoir un signal ressemblant à une impulsion. Ajuster expérimentalement le temps à l'état haut de <math>v_A</math></li> </ul>
Couples $V_x$ , $R_x$	<ul style="list-style-type: none"> <li>* bien clarifier quel contrôle correspond à quelle étape de l'entrée et repérer la constante de temps nécessaire et le niveau du régime permanent = <math>V_x</math></li> <li>* si <math>V_x = 0</math> ou <math>V_{dd}</math>, directement dispo sur la plaque mais si <math>V_x</math> différent, tension correspondante à créer (pont diviseur =&gt; modèle de Thévenin=&gt; <math>R_x = R_{th}</math>)</li> <li>* penser à rajouter un potentiomètre en série avec une R normalisée pour réglage fin</li> <li>* câblage de chaque « ligne » avec le même code couleur que la partie numérique</li> <li>* pour le release variable nécessité d'insérer un potentiomètre permettant d'atteindre les valeurs extrêmes demandées. Si valeur de potentiomètre non normalisée, construction par mise en parallèle d'une résistance...</li> </ul>
Câblage de l'ensemble : <b>1 seul pavé alimenté en +15V ; -15V</b> sur lequel on câblera RIT, VCO, AD633. => 3 pavés pour le reste alimenté en 0/5V.	<ul style="list-style-type: none"> <li>* bien repérer les différents blocs, prévoir les signaux d'entrées de tests qu'on pourrait envoyer avec un gbf</li> <li>* test réel avec MCV4 =&gt; bien repérer la sortie <math>v_{gate}</math> et relier la masse du MCV4 au montage.</li> <li>* utiliser le fonctionnement en acquisition de l'oscilloscope (voir annexe sujet)</li> <li>* possibilité utilisation fritzing pour préparer le schéma plaque labdec</li> </ul>
VCO et AD633	<ul style="list-style-type: none"> <li>* Bien laisser la place pour ces 2 composants dans le pavé alimenté en -15V/+15V.</li> <li>* Vérif fonctionnement du VCO sur CI avec tension continue entre 0,5V et 2V en entrée (à fabriquer vite fait avec pont diviseur sur l'alim et voltmètre continu)</li> <li>* vérif fonctionnement avec <math>v_{CV1}</math> du MCV4 en entrée</li> <li>* câblage AD633, vérif oscillo création du signal final demandé.</li> </ul>
Sortie son	Utiliser platine d'écoute ou câbler AOP en amplificateur réglable sur la plaque labdec
Qualification du montage	<p>Utiliser l'oscilloscope et son menu mesure ou des curseurs pour afficher à l'écran des signaux d'entrée et de sortie de chaque bloc fonctionnel et les mesures prouvant le respect du Cdc. Si les valeurs ne sont pas exactement celles demandées, prévoir une explication...</p> <p>Faire des photos de l'écran d'oscillo, réduire leur poids numérique et les insérer dans la partie correspondante du rapport.</p>
Tableur * but premier : calculs des composants	<ul style="list-style-type: none"> <li>* Bien reporter toutes les données du cahier des charges et les composants imposés</li> <li>* mettre en lien les durées des différentes « étapes » de l'enveloppe et les adresse envoyées au décodeur.</li> </ul>
Rapport	<ul style="list-style-type: none"> <li>* au fil du travail, chaque petit bout compris doit engendrer directement une ou deux phrases d'explications.</li> <li>* ensuite synthèse et rédaction d'un paragraphe expliquant le fonctionnement de l'ensemble.</li> <li>* pas trop de détails d'équations, juste les eq de fonctionnement et le raisonnement</li> <li>* surtout parler des détails découverts au fur et à mesure du projet</li> <li>* ne pas oublier la mise en page, l'intro expliquant le contexte et une conclusion</li> <li>* insérer au dernier moment les caractérisations (photos d'oscillo avec menu mesure et contexte )</li> </ul>
Simulations	* Chaque partie du montage sera testée dans un schéma LTSPice avec la source simulant la tension de commande attendue.



	<p>* Préparer des schémas de simulation et des réglages de sources reproduisant <math>v_{gate}</math>, <math>v_B</math>, <math>v_{imp}</math>, <math>v_A</math>.</p> <p>* Au fur et à mesure que chaque montage sera validé ils seront assemblés dans le fichier global fourni.</p>
--	---

## **Annexe 2 : procédure d'acquisition de signaux sur l'oscilloscope TEKTRONIX**

principe d'acquisition sur déclenchement.


Technique de capture d'écran « programmée » sur une durée et avec des calibres permettant d'observer proprement les signaux des deux voies de l'oscilloscope. Le déclenchement de cette acquisition se fait au passage du signal de la voie sélectionnée par une valeur prédéterminée.

### Procédure à suivre :

- Réglez les boutons **VOLTS/DIV** et **SEC/DIV** à des valeurs adaptées aux signaux à visualiser.
- Appuyez sur le bouton **ACQUIRE** et sélectionnez **NORMALE**.
- Appuyez sur le bouton **TRIGGER MENU** et choisissez le **MODE NORMAL**.
- Sélectionner la voie ( **SOURCE**) sur laquelle aura lieu le déclenchement.
- Sélectionnez **PENTE MONTANTE** s'il s'agit d'une tension croissante ou **PENTE DESCENDANTE** s'il s'agit d'une tension décroissante.
- Utilisez le bouton rotatif **LEVEL** du menu Trigger pour régler le seuil de déclenchement entre les deux niveaux extrêmes de la tension.
- Utilisez le bouton rotatif **POSITION** du menu **HORIZONTAL** pour régler la position horizontale de déclenchement (1<sup>ère</sup> ou 2<sup>ème</sup> division en partant de la gauche de l'écran par exemple).
- *Attention le temps total d'acquisition correspond à un écran...calculez bien votre base de temps pour tout voir !*
- Si la mention « **Armed** » (armé) ou « **Ready** » (prêt) n'apparaît pas en haut de l'écran, appuyez sur **RUN/STOP**. La mention « **Armed** » (armé) apparaît en haut de l'écran indiquant que l'oscilloscope « prépare » l'acquisition puis « **Ready** » (prêt) lorsqu'un passage du signal déclencheur par le niveau réglé déclenchera à coup sûr une acquisition.
- Lorsque l'acquisition est terminée, « **Stop** » s'affiche. Vous pouvez alors utiliser les curseurs pour faire des mesures.
- En appuyant à nouveau sur **Single Seq** vous pourrez lancer une nouvelle acquisition.


### Annexe 3 : VCO intégré -rappel des valeurs significatives.

Schéma structurel :



Intégration :

- utilisation d'un TL082 (2 AOP dans un boîtier 8broches-mêmes propriétés que le TL081)
- Alimentations symétriques prévues pour être récupérées sur la plaque labdec :




Attention, le module fourni est prévu pour trouver Vcc sur la colonne B, la masse sur la colonne C et Vss sur la colonne E. Si vous essayez de vous relier à d'autres colonnes d'alimentation la broche centrale n'est plus en face de la colonne C et se casse...

- Valeurs références de test :

Note jouée au clavier	Tension générée par le MCV4 en mode V/Hz	Fréquence du son attendue
Do(octave 1)	0,59V	262 Hz
La (octave 1)	0,98 V	440 Hz
Do (octave 2)	1,16 V	523 Hz
La (octave 2)	1,93 V	880 Hz
Do (octave 3)	2,3 V	1046 Hz

## Annexe 4 : AD633

### AD633 :



Dans le cadre du projet synthétiseur,

\* Alimentation Vcc en broche 8 ; Vss en broche 5

\* Les signaux à multiplier sont référencés à la masse

=> sortie VCO sur broche 1 et broche 2 reliée à la masse.

=> enveloppe sur broche 3

=> broche 4 reliée à la masse via une résistance de même valeur que celle utilisée dans le release time. (nécessité au vu des forts courants de polarisation en entrée de ce composant)

\* Aucun offset n'est à rajouter en sortie

(fonction utilisée en modulation)

=> broche 6 à la masse.

\* signal mixé récupéré sur la broche 7 et éventuellement à amplifier ou au minimum à reporter vers le casque via un montage suiveur pour éviter la chute de tension liée à la résistance interne du casque trop faible

*Rque : Les courants de polarisation de ce composants sont non négligeables, il peut être nécessaire d'équilibrer la tension différentielle d'entrée pour qu'elle soit réellement à 0V lorsque  $v_{gate}$  est à l'état bas. Pour cela il suffit de relier une résistance entre la broche 4 et la masse et d'ajuster sa valeur de manière à rétablir une différence de potentiel nulle..*

## **Annexe 5 : Bonnes pratiques de développement.**

- **De manière Générale.**

- Découper le montage en différentes parties et tester chaque partie au fur et à mesure en injectant un signal généré par le GBF ou issu des alimentations continues mais représentatifs des signaux attendus en entrée de la partie testée.
- Prévoir un découpage des différentes étapes nécessaires et un planning d'avancement du binôme.

- **Câblage sur plaque labdec**

- La taille de la plaque labdec est limitée, ne pas trop éparpiller les composants.
- Utiliser des fils **noirs** exclusivement pour tout ce qui concerne la masse, **rouges** pour la ou les alimentations positives et **bleus** pour l'alimentation négative.
- Éviter au maximum de placer des fils par dessus des composants.
- En cas de doute, vérifier la valeur des résistances avec le multimètre, ainsi que les différentes connexions (il peut y avoir un fil cassé).
- Vérifier les tensions / courants max admissibles des composants sur les documentations techniques.
- Augmenter progressivement la tension d'alimentation en limitant le courant et vérifier qu'il n'y ait pas de court-circuit (Led de l'alimentation allumée).
- Noter toutes les modifications apportées au schéma initial au cours de la manip (reprendre éventuellement les calculs et la simulation entre deux séances de manip).

- **Simulation**

- Un pas de simulation trop petit va rendre l'affichage des courbes plus lent, mais un pas de simulation trop grand peut entraîner une erreur de lecture (segmentation des courbes).
- Ce n'est pas parce que ça marche en simulation que ça marchera en pratique; il faut néanmoins s'assurer que tout fonctionne en simulation avant de câbler réellement le circuit.
- Pensez à versionner et archiver vos différents essais.

- **Câblage d'un Montage à CI**

- Commencer par câbler les alimentations et vérifier leur présence directement sur les broches du CI.
- Bien consulter les documentations techniques pour connaître les limites d'utilisation.
- Tester le CI en réalisant un montage simple.

- **Mesure à l'oscilloscope**

- Brancher l'entrée du montage sur CH1 et la sortie sur CH2.
- Ne brancher qu'une seule masse pour les deux entrées de l'oscilloscope (les masses des deux voies sont reliées en interne).
- Vérifier le couplage de la voie (couplage CC pour voir tout le signal, CA pour voir uniquement la composante alternative) et la présence éventuelle de coefficient multiplicateur ou d'inversion.
- Penser à utiliser une sonde d'oscilloscope.
- Régler la synchronisation de l'affichage sur l'entrée de préférence (Menu Trigger).
- Utilisation la fonction « single seq » en calibrant correctement son déclenchement et sa durée pour obtenir des scans analysables.

### **Annexe 6 : synthé complet sur LTSpice**

- Retrouver un schéma LTSpice fonctionnel et validé de VCO (projet synthé S1)
- Créer un nouveau fichier synthe.asc
- Avec vos trois fichiers .asc ouverts, copier coller tout votre VCO et tout votre ADSR dans synthe.asc
- Vérifier que vous n'avez bien qu'une alim +15V, qu'une alim -15V et modifier si besoin les labels pour qu'il n'y ait pas de court circuit.
- On nomme **V\_CV1** la source continue qui commande le VCO et **V\_gate** la source qui commande l'ADSR
- Rajouter le composant AD633. *(bien vérifier que les fichiers .sub et .asy de ce composant sont dans votre répertoire de travail)*. Le câbler comme indiqué sur le schéma fonctionnel et sur la doc technique. Nommer **V\_son** la sortie de ce composant.  
*En sortie on doit récupérer un triangle de la fréquence correspondante à V\_CV1, encadrée par l'enveloppe de l'ADSR.*
- Créer un répertoire *sortie\_son* dans votre répertoire de travail.
- Insérer dans votre fichier synthe.asc la directive spice suivante :

**.wave ./sortie\_son/son\_1 16 4411 V\_son V\_son**

*Cet ordre indique qu'avec le signal V\_son sera codé sur 16 bits, échantillonné à 44100 points par secondes et envoyé sur les 2 canaux (oreille gauche et droite).*

*Vous retrouverez alors le fichier son\_1.wav dans le répertoire sortie\_son*

- Pour aller plus loin, si vous voulez « jouer » un vrai morceau il faudra paramétrer vos sources V\_CV1 et V\_gate en PWL : liste de points reliés par des segments pour générer des signaux carrés non périodiques.
- Le rythme correspondra aux niveaux hauts de Vgate et les changements de notes seront codés dans V\_CV1

## Annexe 7 : Grille d'évaluation

Présentation du rapport (propreté, orthographe, ...)		10 pts
mise en contexte / conclusion		
planning prévisionnel du binôme		
avancement -coopération		
intelligence du tableur utilisé		
explication fonctionnement global (Machine à état)		
RIT	interet	15 pts
	schéma LTSPice pic courant	
	Schéma – calculs – explications	
adaptations Vgate	LTSPice	
	Explication redéclenchabilité	
monostable	LTSPice	
Décodeur + inverseur+ switches	schéma de test de l'ensemble décodeur/swi	
détermination des Vx ; Rx	Préparation Câblage	
simulation respectant CDC		15 pts
câblage	Câblage ADSR fonctionnel	
qualification de l'enveloppe	Propreté câblage-respect des usages	
câblage VCO, AD633, son		
maitrise appareils de mesures		
implication TP		